JP6365106B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6365106B2 JP6365106B2 JP2014166057A JP2014166057A JP6365106B2 JP 6365106 B2 JP6365106 B2 JP 6365106B2 JP 2014166057 A JP2014166057 A JP 2014166057A JP 2014166057 A JP2014166057 A JP 2014166057A JP 6365106 B2 JP6365106 B2 JP 6365106B2
- Authority
- JP
- Japan
- Prior art keywords
- organic insulating
- insulating film
- insulating layer
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。
電子機器の小型化及び高性能化の要求に伴い、半導体チップの小型化及び高性能化が要求されている。また、半導体チップを搭載する回路基板の小型化が要求されている。半導体チップ及び回路基板が備える配線を形成する方法として、セミアディティブ工法やデュアルダマシン工法が知られている。
半導体チップの小型化及び高性能化の要求に伴い、半導体チップが微細化され、配線間距離が狭くなっている。また、半導体チップを搭載する回路基板の小型化の要求に伴い、回路基板が微細化され、配線間距離が狭くなっている。例えば、Ｌ／Ｓ（ライン／スペース）＝２／２μｍ以下の微細配線では、高速伝送を可能とするため、高電流が印加される。しかし、高電流が印加されることにより、隣接する配線間で絶縁破壊が発生する可能性がある。そのため、隣接する配線同士のショート不良が発生することが懸念されている。隣接する配線間を広げたり、電流密度を下げるために配線の断面積を増加させたりすることにより、絶縁破壊の発生を抑止することが行われている。隣接する配線間を広げたり、電流密度を下げるために配線の断面積を増加させたりする場合、配線の挟ピッチ化に対応できないという問題がある。
本件は、導体の周囲の絶縁破壊の発生を抑止する技術を提供することを目的とする。
本件の一観点による半導体装置は、基板と、前記基板上に形成された有機絶縁層と、前記有機絶縁層の内部に設けられた導体と、前記有機絶縁層と前記導体との間に配置され、前記導体の少なくとも側面を覆う無機絶縁膜と、を備える。
本件によれば、導体の周囲の絶縁破壊の発生を抑止できる。
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について説明する。以下の実施例の構成は例示であり、実施形態に係る半導体装置及び半導体装置の製造方法は、実施例の構成に限定されない。実施形態に係る半導体装置及び半導体装置の製造方法において、実施例に応じた具体的構成が適宜採用されてもよい。
〈実施例１〉
実施例１に係る半導体装置１について説明する。図１は、実施例１に係る半導体装置１の断面図である。半導体装置１は、例えば、ＬＳＩ（Large Scale Integration）等の半
導体チップ（半導体素子）が搭載される回路基板（インターポーザ）である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８及び複数の無機絶縁膜９を備えている。基板２上に密着層３が形成され、密着層３上に有機絶縁層４が形成されている。例えば、半導体チップの外部端子がランド８上に設けられ、半導体チップの外部端子とランド８とが半田ボールを介して接合される。有機絶縁層４の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８及び複数の無機絶縁膜９が設けられている。密着層３上に配線５Ａ、５Ｂが形成されている。なお、密着層３の形成を省略することにより、基板２上に有機絶縁層４及び配線５Ａ、５Ｂを形成してもよい。配線６、ビア７及びランド８は、導体の一例である。
実施例１に係る半導体装置１について説明する。図１は、実施例１に係る半導体装置１の断面図である。半導体装置１は、例えば、ＬＳＩ（Large Scale Integration）等の半
導体チップ（半導体素子）が搭載される回路基板（インターポーザ）である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８及び複数の無機絶縁膜９を備えている。基板２上に密着層３が形成され、密着層３上に有機絶縁層４が形成されている。例えば、半導体チップの外部端子がランド８上に設けられ、半導体チップの外部端子とランド８とが半田ボールを介して接合される。有機絶縁層４の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８及び複数の無機絶縁膜９が設けられている。密着層３上に配線５Ａ、５Ｂが形成されている。なお、密着層３の形成を省略することにより、基板２上に有機絶縁層４及び配線５Ａ、５Ｂを形成してもよい。配線６、ビア７及びランド８は、導体の一例である。
有機絶縁層４と各配線６との間に無機絶縁膜９が配置されている。無機絶縁膜９は、各配線６の側面及び下面を覆っている。配線５Ｂ上にビア７が形成されており、ビア７上にランド８が形成されている。有機絶縁層４とビア７及びランド８との間に無機絶縁膜９が配置されている。無機絶縁膜９は、ビア７の側面と、ランド８の側面及び下面とを覆っている。
基板２は、例えば、ガラス基板又はシリコン基板である。密着層３は、例えば、ポリイミド樹脂で形成されている。有機絶縁層４は、例えば、感光性フェノール樹脂で形成されている。有機絶縁層４は、例えば、ポリイミド樹脂、ＢＣＢ（Benzocyclobutene）、エポキシ樹脂、エポキシアクリレート、ＰＢＯ（Polybenzooxazole）等で形成されてもよい。配線５Ａ、５Ｂ、複数の配線６、ビア７及びランド８は、例えば、Ｃｕ（銅）で形成されている。基板２と配線５Ａ、５Ｂとの間に密着層３を配置することにより、基板２と配線５Ａ、５Ｂとの密着性が向上する。無機絶縁膜９は、例えば、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜、ＳｉＣ、ＴｉＣ
、Ｗ2Ｃ等の無機炭化膜である。
、Ｗ2Ｃ等の無機炭化膜である。
図２は、実施例１に係る半導体装置１の断面図である。図２に示す半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８及び複数の無機絶縁膜９を備え、更に、複数のバリア膜１０を備えている。バリア膜１０は、例えば、Ｔｉ（チタン）、Ｔａ（タンタル）、ＴｉＮ、ＴａＮ等で形成されている。基板２上に密着層３が形成され、密着層３上に有機絶縁層４が形成されている。有機絶縁層４の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９及び複数のバリア膜１０が設けられている。密着層３上に配線５Ａ、５Ｂが形成されている。なお、密着層３の形成を省略することにより、基板２上に有機絶縁層４及び配線５Ａ、５Ｂを形成してもよい。
有機絶縁層４と各配線６との間に無機絶縁膜９及びバリア膜１０がそれぞれ配置され、各配線６と各無機絶縁膜９との間にバリア膜１０がそれぞれ配置されている。各無機絶縁膜９及び各バリア膜１０は、各配線６の側面及び下面を覆っている。有機絶縁層４とビア７及びランド８との間に無機絶縁膜９及びバリア膜１０が配置され、ビア７及びランド８と無機絶縁膜９との間にバリア膜１０が配置されている。無機絶縁膜９及びバリア膜１０は、ビア７の側面と、ランド８の側面及び下面とを覆っている。バリア膜１０は、配線６、ビア７及びランド８の構成原子であるＣｕが有機絶縁層４及び無機絶縁膜９に拡散することを抑止する。
無機絶縁膜９が、各配線６の周囲を覆うことにより、各配線６の周囲に配置された有機絶縁層４を含む絶縁体の誘電率が低下する。その結果、高電流が印加される場合において、各配線６の周囲の絶縁破壊が抑止され、各配線６間のショート不良が抑止される。無機絶縁膜９が、ビア７及びランド８の周囲を覆うことにより、ビア７及びランド８の周囲に配置された有機絶縁層４を含む絶縁体の誘電率が低下する。その結果、高電流が印加される場合において、ビア７及びランド８の周囲の絶縁破壊が抑止され、各配線６とビア７及びランド８との間のショート不良が抑止される。これにより、半導体装置１の配線構造の信頼性の向上を図ることができ、高電流が印加される場合における半導体装置１の信頼性が向上する。
無機絶縁膜９は、耐熱性に優れている。各配線６、ビア７及びランド８に高電流が流れることによる各配線６、ビア７及びランド８の温度上昇に耐えることができる。したがって、各配線６、ビア７及びランド８に高電流が流れる場合においても、各配線６、ビア７及びランド８の周囲の絶縁破壊が抑止される。また、各配線６、ビア７及びランド８の熱が無機絶縁膜９に伝わることにより、各配線６、ビア７及びランド８の外周部分の酸化を抑止することができる。
〈実施例１に係る半導体装置１の製造方法〉
実施例１に係る半導体装置１の製造方法について説明する。図３〜図７を参照して、図１に示す半導体装置１の製造方法を説明する。図３〜図７は、実施例１に係る半導体装置１の製造工程の一例を示す断面図である。まず、図３に示すように、基板２を用意した後、基板２上に密着層３を形成する。密着層３は、例えば、ポリイミド樹脂で形成されている。密着層３の厚さは、例えば、１μｍ以上５μｍ以下である。次いで、図３に示すように、密着層３上に配線５Ａ、５Ｂを離間して形成する。配線５Ａ、５Ｂの幅は、例えば、９０μｍ程度である。なお、密着層３の形成を省略することにより、基板２上に配線５Ａ、５Ｂを形成してもよい。
実施例１に係る半導体装置１の製造方法について説明する。図３〜図７を参照して、図１に示す半導体装置１の製造方法を説明する。図３〜図７は、実施例１に係る半導体装置１の製造工程の一例を示す断面図である。まず、図３に示すように、基板２を用意した後、基板２上に密着層３を形成する。密着層３は、例えば、ポリイミド樹脂で形成されている。密着層３の厚さは、例えば、１μｍ以上５μｍ以下である。次いで、図３に示すように、密着層３上に配線５Ａ、５Ｂを離間して形成する。配線５Ａ、５Ｂの幅は、例えば、９０μｍ程度である。なお、密着層３の形成を省略することにより、基板２上に配線５Ａ、５Ｂを形成してもよい。
配線５Ａ、５Ｂの形成は、例えば、以下の方法により行ってもよい。基板２上に厚さ２μｍのレジスト膜を形成する。レジスト膜を露光、現像することにより、配線５Ａ、５Ｂ
が形成される領域が開口されたレジストパターンを形成する。銅めっき及びＣＭＰ（Chemical Mechanical Polishing）を行った後、レジストパターンの剥離を行うことにより、
配線５Ａ、５Ｂが形成される。
が形成される領域が開口されたレジストパターンを形成する。銅めっき及びＣＭＰ（Chemical Mechanical Polishing）を行った後、レジストパターンの剥離を行うことにより、
配線５Ａ、５Ｂが形成される。
次に、図４に示すように、基板２上に有機絶縁層４Ａを形成する。有機絶縁層４Ａの形成は、例えば、以下の方法により行ってもよい。まず、基板２上に感光性フェノール樹脂を貼付する。感光性フェノール樹脂として、露光された部分が硬化するドライフィルムを用いる。感光性フェノール樹脂の厚さは、例えば、１０μｍ以上２０μｍ以下である。次いで、直径４０μｍのビアがパターニングされた露光マスクを用いて感光性フェノール樹脂を露光し、現像液を使用して感光性フェノール樹脂を現像処理することにより、有機絶縁層４Ａを形成する。現像液は、例えば、ＴＭＡＨ（Tetramethylammonium hydroxide）
である。有機絶縁層４Ａは、配線５Ｂの一部が露出する溝１１を有する。
である。有機絶縁層４Ａは、配線５Ｂの一部が露出する溝１１を有する。
次いで、図５に示すように、有機絶縁層４Ａ上に有機絶縁層４Ｂを形成することにより、基板２上に有機絶縁層４を形成する。有機絶縁層４Ｂの形成は、例えば、以下の方法により行ってもよい。まず、有機絶縁層４Ａ上に感光性フェノール樹脂を貼付する。感光性フェノール樹脂の厚さは、例えば、４μｍ以上１０μｍ以下である。次いで、Ｌ／Ｓ＝２／２μｍの配線及び直径９０μｍのランドがパターニングされた露光マスクを用いて、感光性フェノール樹脂を露光し、現像液を使用して感光性フェノール樹脂を現像処理することにより、有機絶縁層４Ｂを形成する。現像液は、例えば、ＴＭＡＨである。
有機絶縁層４は、複数の溝１２を有する。有機絶縁層４Ｂは、有機絶縁層４Ａの溝１１に繋がる溝１３を有する。有機絶縁層４Ａの溝１１の直径が約４０μｍであり、有機絶縁層４Ｂの溝１３の直径が約９０μｍである。したがって、有機絶縁層４は、配線５Ｂに達する階段状の溝１４を有する。
次に、図６に示すように、例えば、ＣＶＤ（Chemical Vapor Deposition）により有機
絶縁層４上に無機絶縁膜９を形成するとともに、配線５Ｂ上に無機絶縁膜９を形成する。無機絶縁膜９は、有機絶縁層４の溝１２の側面及び底面と、有機絶縁層４の溝１４の側面及び底面とに形成される。無機絶縁膜９の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
絶縁層４上に無機絶縁膜９を形成するとともに、配線５Ｂ上に無機絶縁膜９を形成する。無機絶縁膜９は、有機絶縁層４の溝１２の側面及び底面と、有機絶縁層４の溝１４の側面及び底面とに形成される。無機絶縁膜９の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
次いで、図７に示すように、無機絶縁膜９上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、無機絶縁膜９上にレジストパターン１５を形成する。現像液は、例えば、ＴＭＡＨである。レジストパターン１５は、有機絶縁層４の溝１４の底面に形成された無機絶縁膜９が露出する開口を有する。
次に、図７に示すように、レジストパターン１５をマスクとして異方性エッチングを行うことにより、有機絶縁層４の溝１４の底面に形成された無機絶縁膜９を除去する。すなわち、配線５Ｂ上に形成された無機絶縁膜９を除去する。これにより、配線５Ｂの一部が、有機絶縁層４の溝１４内に露出する。次いで、剥離液を用いてレジストパターン１５を除去する。剥離液は、例えば、ＮＭＰ（N-Methyl-2-pyrrolidone）である。
次に、スパッタ装置を用いて、配線５Ｂ及び無機絶縁膜９上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層４の各溝１２内及び
溝１４内にＣｕシード層及びＣｕ層が埋め込まれる。
溝１４内にＣｕシード層及びＣｕ層が埋め込まれる。
次に、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、Ｃｕ層、Ｃｕシード層及び無機絶縁膜９を研磨することにより、図１に示す半導体装置１が製造される。有機絶縁層４の各溝１２内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の各溝１２内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の溝１４内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９が除去されているため、配線５Ｂとビア７とが電気的に接続されている。
図８を参照して、図２に示す半導体装置１の製造方法を説明する。図８は、実施例１に係る半導体装置１の製造工程の一例を示す断面図である。図８に示す工程は、図３〜図７に示す工程を行った後に行われる。すなわち、レジストパターン１５を除去する工程を行った後、図８に示すように、スパッタ装置を用いて、配線５Ｂ及び無機絶縁膜９上にバリア膜１０を形成する。バリア膜１０は、有機絶縁層４の溝１２内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面にバリア膜１０が形成される。また、バリア膜１０は、有機絶縁層４の溝１４内における無機絶縁膜９の露出面と、有機絶縁層４の溝１４内における配線５Ｂの露出面とに形成される。したがって、有機絶縁層４の溝１４の側面及び底面にバリア膜１０が形成される。バリア膜１０の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
次に、スパッタ装置を用いて、バリア膜１０上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層４の各溝１２内及び溝１４内にＣ
ｕシード層及びＣｕ層が埋め込まれる。
ｕシード層及びＣｕ層が埋め込まれる。
次に、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、Ｃｕ層、Ｃｕシード層、無機絶縁膜９及びバリア膜１０を研磨することにより、図２に示す半導体装置１が製造される。有機絶縁層４の各溝１２内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の各溝１２内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の溝１４内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９が除去されているため、バリア膜１０を介して配線５Ｂとビア７とが電気的に接続されている。
図９及び図１０を参照して、実施例１の効果を確認するために行った調査結果について説明する。図９は、実施例１に係る試験体の断面図である。図９に示すように、基板２上に密着膜３を形成し、密着膜３上に有機絶縁層４、配線６、ビア２１及び引き出し電極２２を形成することにより、実施例１に係る試験体を製造した。実施例１に係る試験体として、配線６の側面及び下面が無機絶縁膜９によって覆われた状態の第１試験体と、配線６の側面及び下面が無機絶縁膜９及びバリア膜１０によって覆われた状態の第２試験体とを用いた。無機絶縁膜９の材料としてＳｉＯ2を用い、バリア膜１０の材料としてＴｉを用
いた。また、比較例に係る試験体として、バリア膜１０上に配線６を形成した状態の第３試験体を用いた。第１〜第３試験体の配線６は、いずれもＬ／Ｓ＝２／２μｍである。
いた。また、比較例に係る試験体として、バリア膜１０上に配線６を形成した状態の第３試験体を用いた。第１〜第３試験体の配線６は、いずれもＬ／Ｓ＝２／２μｍである。
第１〜第３試験体をステージ２３上に配置し、電源２４からプローブ２５を介して、電流密度が１０6Ａ／ｃｍ2の条件で、配線６に電流を印加し、配線６の抵抗変化率（ΔＲ／Ｒ）を測定した。図１０は、第１〜第３試験体の配線６の抵抗変化率を測定した結果を示す図である。図１０の横軸は、試験時間（hours）であり、図１０の縦軸は、配線６の抵
抗変化率（％）である。
抗変化率（％）である。
図１０に示すように、実施例１に係る第１試験体は、測定時間が１００時間に達しても、配線６の抵抗変化率が１０％以下に抑えられている。図１０に示すように、実施例１に係る第２試験体は、測定時間が１００時間に達しても、配線６の抵抗変化率が５％以下に抑えられている。図１０に示すように、比較例に係る第３試験体は、短時間で配線６の抵抗変化率が急激に増加し、配線６にオープン不良が発生している。無機絶縁膜９として、Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜
、ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜のそれぞれを用いた場合についても、図１０に
示す結果と同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、図１０に示す結果と同様の結果が確認された。
、ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜のそれぞれを用いた場合についても、図１０に
示す結果と同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、図１０に示す結果と同様の結果が確認された。
〈実施例２〉
実施例２に係る半導体装置１について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。図１１は、実施例２に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層３１、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９及び複数のバリア膜１０を備えている。基板２上に密着層３が形成され、密着層３上に有機絶縁層３１が形成されている。有機絶縁層３１の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９及び複数のバリア膜１０が設けられている。密着層３上に配線５Ａ、５Ｂが形成されている。なお、密着層３の形成を省略することにより、基板２上に有機絶縁層３１及び配線５Ａ、５Ｂを形成してもよい。有機絶縁層３１は、例えば、ポリイミド樹脂で形成されている。有機絶縁層３１は、例えば、感光性フェノール樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されてもよい。
実施例２に係る半導体装置１について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。図１１は、実施例２に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層３１、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９及び複数のバリア膜１０を備えている。基板２上に密着層３が形成され、密着層３上に有機絶縁層３１が形成されている。有機絶縁層３１の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９及び複数のバリア膜１０が設けられている。密着層３上に配線５Ａ、５Ｂが形成されている。なお、密着層３の形成を省略することにより、基板２上に有機絶縁層３１及び配線５Ａ、５Ｂを形成してもよい。有機絶縁層３１は、例えば、ポリイミド樹脂で形成されている。有機絶縁層３１は、例えば、感光性フェノール樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されてもよい。
有機絶縁層３１と各配線６との間に無機絶縁膜９及びバリア膜１０がそれぞれ配置され、各配線６と各無機絶縁膜９との間にバリア膜１０がそれぞれ配置されている。無機絶縁膜９及びバリア膜１０は、各配線６の側面及び下面を覆っている。有機絶縁層３１とビア７及びランド８との間に無機絶縁膜９及びバリア膜１０が配置され、ビア７及びランド８とバリア膜１０との間に無機絶縁膜９が配置されている。無機絶縁膜９及びバリア膜１０は、ビア７の側面と、ランド８の側面及び下面とを覆っている。バリア膜１０は、各配線６、ビア７及びランド８の構成原子であるＣｕが有機絶縁層３１に拡散することを抑止する。
無機絶縁膜９が、各配線６の周囲を覆うことにより、各配線６の周囲に配置された有機絶縁層３１を含む絶縁体の誘電率が低下する。その結果、高電流が印加される場合において、各配線６の周囲の絶縁破壊が抑止され、各配線６間のショート不良が抑止される。無機絶縁膜９が、ビア７及びランド８の周囲を覆うことにより、ビア７及びランド８の周囲に配置された有機絶縁層３１を含む絶縁体の誘電率が低下する。その結果、高電流が印加される場合において、ビア７及びランド８の周囲の絶縁破壊が抑止され、各配線６とビア７及びランド８との間のショート不良が抑止される。これにより、半導体装置１の配線構造の信頼性の向上を図ることができ、高電流が印加される場合における半導体装置１の信頼性が向上する。
無機絶縁膜９は、耐熱性に優れている。各配線６、ビア７及びランド８に高電流が流れることによる各配線６、ビア７及びランド８の温度上昇に耐えることができる。したがって、各配線６、ビア７及びランド８に高電流が流れる場合においても、各配線６、ビア７及びランド８の周囲の絶縁破壊が抑止される。また、各配線６、ビア７及びランド８の熱が無機絶縁膜９に伝わることにより、各配線６、ビア７及びランド８の外周部分の酸化を抑止することができる。
〈実施例２に係る半導体装置１の製造方法〉
実施例２に係る半導体装置１の製造方法について説明する。図１２〜図１６は、実施例２に係る半導体装置１の製造工程の一例を示す断面図である。実施例２では、実施例１における配線５Ａ、５Ｂを形成する工程（図３参照）と同様の工程を行う。この工程は、実施例１において説明しているで、実施例２では、その説明を省略する。
実施例２に係る半導体装置１の製造方法について説明する。図１２〜図１６は、実施例２に係る半導体装置１の製造工程の一例を示す断面図である。実施例２では、実施例１における配線５Ａ、５Ｂを形成する工程（図３参照）と同様の工程を行う。この工程は、実施例１において説明しているで、実施例２では、その説明を省略する。
配線５Ａ、５Ｂを形成する工程を行った後、図１２に示すように、基板２上に有機絶縁層３１Ａを形成する。有機絶縁層３１Ａの形成は、例えば、以下の方法により行ってもよい。まず、基板２上にポリイミド樹脂を塗布する。ポリイミド樹脂として、露光された部分が硬化する液状樹脂を用いる。ポリイミド樹脂の厚さは、例えば、１０μｍ以上２０μｍ以下である。次いで、直径４０μｍのビアがパターニングされた露光マスクを用いてポリイミド樹脂を露光し、現像液を使用してポリイミド樹脂を現像処理することにより、有機絶縁層３１Ａを形成する。現像液は、例えば、ＴＭＡＨである。有機絶縁層３１Ａは、配線５Ｂの一部が露出する溝３２を有する。
次いで、図１３に示すように、有機絶縁層３１Ａ上に有機絶縁層３１Ｂを形成することにより、基板２上に有機絶縁層３１を形成する。有機絶縁層３１Ｂの形成は、例えば、以下の方法により行ってもよい。まず、基板２上にポリイミド樹脂を塗布する。これにより、有機絶縁層３１Ａ上にポリイミド樹脂が塗布されるとともに、有機絶縁層３１Ａの溝３２内にポリイミド樹脂が塗布される。ポリイミド樹脂の厚さは、例えば、４μｍ以上１０μｍ以下である。次いで、Ｌ／Ｓ＝２／２μｍの配線及び直径９０μｍのランドがパターニングされた露光マスクを用いて、有機絶縁層３１Ａ上に塗布されたポリイミド樹脂を露光する。次に、直径４０μｍのビアがパターニングされた露光マスクを用いて、有機絶縁層３１Ａの溝３２内に塗布されたポリイミド樹脂を露光する。次いで、現像液を使用してポリイミド樹脂を現像処理することにより、有機絶縁層３１Ａ上に有機絶縁層３１Ｂを形成する。現像液は、例えば、ＴＭＡＨである。
有機絶縁層３１は、複数の溝３３を有する。有機絶縁層３１Ｂは、有機絶縁層３１Ａの溝３２に繋がる溝３４を有する。有機絶縁層３１Ａの溝３２の直径が約４０μｍであり、有機絶縁層３１Ｂの溝３４の直径が約９０μｍである。したがって、有機絶縁層３１は、配線５Ｂに達する階段状の溝３５を有する。
次に、図１４に示すように、スパッタ装置を用いて、有機絶縁層３１上にバリア膜１０を形成するとともに、配線５Ｂ上にバリア膜１０を形成する。バリア膜１０は、有機絶縁層３１の溝３３の側面及び底面と、有機絶縁層３１の溝３５の側面及び底面とに形成される。バリア膜１０の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
次いで、図１５に示すように、ＣＶＤによりバリア膜１０上に無機絶縁膜９を形成する。無機絶縁膜９は、有機絶縁層３１の溝３３内におけるバリア膜１０の露出面に形成される。したがって、有機絶縁層３１の溝３３の側面及び底面に無機絶縁膜９が形成される。また、無機絶縁膜９は、有機絶縁層３１の溝３５内におけるバリア膜１０の露出面に形成される。したがって、有機絶縁層３１の溝３５の側面及び底面に無機絶縁膜９が形成される。無機絶縁膜９の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
次に、図１６に示すように、バリア膜１０上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、バリア膜１０上にレジストパターン３６を形成する。現像液は、例えば、ＴＭＡＨである。レジストパターン３６は、有機絶縁層３１の溝３５の底面に形成された無機絶縁膜９が露出する開口を有する。
次に、図１６に示すように、レジストパターン３６をマスクとして異方性エッチングを
行うことにより、有機絶縁層３１の溝３５の底面に形成された無機絶縁膜９を除去する。すなわち、配線５Ｂ上方の無機絶縁膜９を除去する。これにより、配線５Ｂ上に形成されたバリア膜１０が、有機絶縁層３１の溝３５内に露出する。次いで、剥離液を用いてレジストパターン３６を除去する。剥離液は、例えば、ＮＭＰである。
行うことにより、有機絶縁層３１の溝３５の底面に形成された無機絶縁膜９を除去する。すなわち、配線５Ｂ上方の無機絶縁膜９を除去する。これにより、配線５Ｂ上に形成されたバリア膜１０が、有機絶縁層３１の溝３５内に露出する。次いで、剥離液を用いてレジストパターン３６を除去する。剥離液は、例えば、ＮＭＰである。
次に、スパッタ装置を用いて、無機絶縁膜９及びバリア膜１０上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層３１の各溝３３
内及び溝３５内にＣｕシード層及びＣｕ層が埋め込まれる。
内及び溝３５内にＣｕシード層及びＣｕ層が埋め込まれる。
次に、例えば、ＣＭＰにより、有機絶縁層３１の表面が露出するまで、Ｃｕ層、Ｃｕシード層、無機絶縁膜９及びバリア膜１０を研磨することにより、図１１に示す半導体装置１が製造される。有機絶縁層３１の各溝３３内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層３１の各溝３３内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層３１の溝３５内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層３１の溝３５内にビア７及びランド８が形成される。有機絶縁層３１の溝３５の底面に形成された無機絶縁膜９が除去されているため、バリア膜１０を介して配線５Ｂとビア７とが電気的に接続されている。
実施例２の効果を確認するため、実施例１と同様の測定方法により、実施例２に係る試験体の配線６の抵抗変化率を測定した。無機絶縁膜９の材料としてＳｉＮを用い、バリア膜１０の材料としてＴｉを用いた。実施例２に係る試験体について、測定時間が１００時間に達しても、配線６の抵抗変化率が１０％以下に抑えられていることが確認された。無機絶縁膜９として、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＡｌＮ等の無機窒化膜、ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜のそれぞれを用いた場合に
ついても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
ついても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
〈実施例３〉
実施例３に係る半導体装置１について説明する。実施例１及び実施例２と同一の構成要素については、実施例１及び実施例２と同一の符号を付し、その説明を省略する。実施例３は、複数の配線６、ビア７及びランド８をはんだで形成する方法について説明する。図１７及び図１８は、実施例３に係る半導体装置１の製造工程の一例を示す断面図である。実施例３では、実施例１における配線５Ａ、５Ｂを形成する工程からレジストパターン１５を除去する工程（図３〜図７参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例３では、その説明を省略する。
実施例３に係る半導体装置１について説明する。実施例１及び実施例２と同一の構成要素については、実施例１及び実施例２と同一の符号を付し、その説明を省略する。実施例３は、複数の配線６、ビア７及びランド８をはんだで形成する方法について説明する。図１７及び図１８は、実施例３に係る半導体装置１の製造工程の一例を示す断面図である。実施例３では、実施例１における配線５Ａ、５Ｂを形成する工程からレジストパターン１５を除去する工程（図３〜図７参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例３では、その説明を省略する。
レジストパターン１５を除去する工程を行った後、図１７に示すように、スパッタ装置を用いて、配線５Ｂ及び無機絶縁膜９上にバリア膜１０を形成する。バリア膜１０は、有機絶縁層４の溝１２内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面にバリア膜１０が形成される。また、バリア膜１０は、有機絶縁層４の溝１４内における無機絶縁膜９の露出面と、有機絶縁層４の溝１４内における配線５Ｂの露出面とに形成される。したがって、有機絶縁層４の溝１４の側面及び底面にバリア膜１０が形成される。バリア膜１０の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
次に、図１７に示すように、スキージ４１を用いて、はんだペースト４２を印刷する。これにより、有機絶縁層４の各溝１２内及び溝１４内に、はんだペースト４２が埋め込まれる。はんだペースト４２は、例えば、Ｓｎ−Ａｇ−Ｃｕはんだペーストである。次いで
、処理温度２４０℃程度の条件でリフロー（加熱処理）を行い、はんだペースト４２を硬化する。
、処理温度２４０℃程度の条件でリフロー（加熱処理）を行い、はんだペースト４２を硬化する。
次に、図１８に示すように、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、はんだ、無機絶縁膜９及びバリア膜１０を研磨する。有機絶縁層４の各溝１２内に、はんだが残存することにより、有機絶縁層４の各溝１２内に配線４３が形成される。配線４３の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にはんだが残存することにより、有機絶縁層４の溝１４内にビア４４及びランド４５が形成される。配線５Ｂ上の無機絶縁膜９が除去されているため、バリア膜１０を介して配線５Ｂとビア４４とが電気的に接続されている。図１７及び図１８では、バリア膜１０を形成する例を示しているが、実施例３はこの例に限定されず、バリア膜１０の形成を省略してもよい。配線４３、ビア４４及びランド４５は、導体の一例である。
実施例３の効果を確認するため、実施例１と同様の測定方法により、実施例３に係る試験体の配線４３の抵抗変化率を測定した。無機絶縁膜９の材料としてＳｉＣを用い、バリア膜１０の材料としてＴｉを用いた。実施例３に係る試験体について、測定時間が１００時間に達しても、配線４３の抵抗変化率が１０％以下に抑えられていることが確認された。無機絶縁膜９として、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜のそれぞれを用いた場
合についても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
合についても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
〈実施例４〉
実施例４に係る半導体装置１について説明する。実施例１〜３と同一の構成要素については、実施例１〜３と同一の符号を付し、その説明を省略する。実施例４は、配線５Ａ、５Ｂ、複数の配線６、ビア７及びランド８をＡｇ（銀）で形成する方法について説明する。図１９〜図２１は、実施例４に係る半導体装置１の製造工程の一例を示す断面図である。
実施例４に係る半導体装置１について説明する。実施例１〜３と同一の構成要素については、実施例１〜３と同一の符号を付し、その説明を省略する。実施例４は、配線５Ａ、５Ｂ、複数の配線６、ビア７及びランド８をＡｇ（銀）で形成する方法について説明する。図１９〜図２１は、実施例４に係る半導体装置１の製造工程の一例を示す断面図である。
まず、図１９に示すように、基板２を用意した後、基板２上に密着層３を形成する。密着層３は、例えば、ポリイミド樹脂で形成されている。密着層３の厚さは、例えば、１μｍ以上５μｍ以下である。次いで、図１９に示すように、密着層３上に配線５１Ａ、５１Ｂを離間して形成する。配線５１Ａ、５１Ｂの幅は、例えば、９０μｍ程度である。なお、密着層３の形成を省略することにより、基板２上に配線５１Ａ、５１Ｂを形成してもよい。
配線５１Ａ、５１Ｂの形成は、例えば、以下の方法により行ってもよい。基板２上に厚さ２μｍのレジスト膜を形成する。レジスト膜を露光、現像することにより、配線５１Ａ、５１Ｂが形成される領域が開口されたレジストパターンを形成する。Ａｇペースト印刷及びＣＭＰを行った後、レジストパターンの剥離を行うことにより、配線５１Ａ、５１Ｂが形成される。その後、実施例４では、実施例１における有機絶縁層４を形成する工程からレジストパターン１５を除去する工程（図４〜図７参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例４では、その説明を省略する。
レジストパターン１５を除去する工程を行った後、図２０に示すように、スキージ４１を用いて、導体ペースト５２を印刷する。導体ペースト５２は、例えば、Ａｇペースト、Ａｕ（金）ペースト、Ａｌ（アルミニウム）ペーストである。これにより、有機絶縁層４の各溝１２内及び溝１４内に、導体ペースト５２が埋め込まれる。次いで、処理温度１００℃、処理時間３０分の条件でリフロー（加熱処理）を行い、導体ペースト５２を硬化する。
次に、図２１に示すように、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、導体及び無機絶縁膜９を研磨する。有機絶縁層４の各溝１２内に、導体が残存することにより、有機絶縁層４の各溝１２内に配線５３が形成される。配線５３の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内に導体が残存することにより、有機絶縁層４の溝１４内にビア５４及びランド５５が形成される。配線５１Ｂ上の無機絶縁膜９が除去されているため、配線５１Ｂとビア５４とが電気的に接続されている。各配線５３と各無機絶縁膜９との間にバリア膜１０がそれぞれ配置されてもよい。ビア５４及びランド５５と無機絶縁膜９との間にバリア膜１０が配置されてもよい。バリア膜１０は、配線５３、ビア５４及びランド５５の構成原子が有機絶縁層４及び無機絶縁膜９に拡散することを抑止する。配線５３、ビア５４及びランド５５は、導体の一例である。
実施例４の効果を確認するため、実施例１と同様の測定方法により、実施例４に係る試験体の配線５３の抵抗変化率を測定した。導体ペースト５２としてＡｇペーストを用い、無機絶縁膜９の材料としてＳｉＣを用い、バリア膜１０の材料としてＴｉを用いた。実施例４に係る試験体について、測定時間が１００時間に達しても、配線５３の抵抗変化率が１０％以下に抑えられていることが確認された。無機絶縁膜９として、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜のそれぞれを用いた場合についても、同様の結果が確認された。
導体ペースト５２として、Ａｕペースト及びＡｌペーストのそれぞれを用いた場合についても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
導体ペースト５２として、Ａｕペースト及びＡｌペーストのそれぞれを用いた場合についても、同様の結果が確認された。バリア膜１０の材料として、Ｔａ、ＴｉＮ及びＴａＮのそれぞれを用いた場合についても、同様の結果が確認された。
〈実施例５〉
実施例５に係る半導体装置１について説明する。実施例１〜４と同一の構成要素については、実施例１〜４と同一の符号を付し、その説明を省略する。図２２は、実施例５に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の有機絶縁膜６１を備えている。有機絶縁膜６１は、例えば、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されている。有機絶縁層４の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の有機絶縁膜６１が設けられている。
実施例５に係る半導体装置１について説明する。実施例１〜４と同一の構成要素については、実施例１〜４と同一の符号を付し、その説明を省略する。図２２は、実施例５に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の有機絶縁膜６１を備えている。有機絶縁膜６１は、例えば、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されている。有機絶縁層４の内部に配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の有機絶縁膜６１が設けられている。
有機絶縁層４と各配線６との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９の順に配置されている。無機絶縁膜９、バリア膜１０及び有機絶縁膜６１は、各配線６の側面及び下面を覆っている。有機絶縁層４とビア７との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９の順に配置されている。有機絶縁層４とランド８との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９の順に配置されている。無機絶縁膜９、バリア膜１０及び有機絶縁膜６１は、ビア７の側面と、ランド８の側面及び下面とを覆っている。
有機絶縁膜６１の誘電率は、無機絶縁膜９の誘電率より小さい。無機絶縁膜９及び有機絶縁膜６１が、各配線６の周囲を覆うことにより、各配線６の周囲に配置された有機絶縁層４を含む絶縁体の誘電率が更に低下する。その結果、高電流が印加される場合において、各配線６の周囲の絶縁破壊が更に抑止され、各配線６間のショート不良が更に抑止される。無機絶縁膜９及び有機絶縁膜６１が、ビア７及びランド８の周囲を覆うことにより、ビア７及びランド８の周囲に配置された有機絶縁層４を含む絶縁体の誘電率が更に低下す
る。その結果、高電流が印加される場合において、ビア７及びランド８の周囲の絶縁破壊が更に抑止され、各配線６とビア７及びランド８との間のショート不良が更に抑止される。
る。その結果、高電流が印加される場合において、ビア７及びランド８の周囲の絶縁破壊が更に抑止され、各配線６とビア７及びランド８との間のショート不良が更に抑止される。
実施例５に係る半導体装置１の構造を以下のように変形してもよい。
〈実施例５の変形例１〉
バリア膜１０の形成を省略してもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とランド８との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。
〈実施例５の変形例１〉
バリア膜１０の形成を省略してもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とランド８との間に、無機絶縁膜９及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１及び無機絶縁膜９の順に配置されてもよい。
〈実施例５の変形例２〉
バリア膜１０及び有機絶縁膜６１の配置を替えてもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１、バリア膜１０及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９の順に配置されている。有機絶縁層４とランド８との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１、バリア膜１０及び無機絶縁膜９の順に配置されてもよい。
バリア膜１０及び有機絶縁膜６１の配置を替えてもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１、バリア膜１０及び無機絶縁膜９の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９の順に配置されている。有機絶縁層４とランド８との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１、バリア膜１０及び無機絶縁膜９の順に配置されてもよい。
〈実施例５の変形例３〉
無機絶縁膜９、バリア膜１０及び有機絶縁膜６１の配置を替えてもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。有機絶縁層４とランド８との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。
無機絶縁膜９、バリア膜１０及び有機絶縁膜６１の配置を替えてもよい。有機絶縁層４と各配線６との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、配線６から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。有機絶縁層４とビア７との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ビア７から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。有機絶縁層４とランド８との間に、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１がそれぞれ配置され、ランド８から有機絶縁層４に向かって、有機絶縁膜６１、無機絶縁膜９及びバリア膜１０の順に配置されてもよい。
〈実施例５に係る半導体装置１の製造方法〉
実施例５に係る半導体装置１の製造方法について説明する。図２３〜図２５は、実施例５に係る半導体装置１の製造工程の一例を示す断面図である。実施例５では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例５では、その説明を省略する。
実施例５に係る半導体装置１の製造方法について説明する。図２３〜図２５は、実施例５に係る半導体装置１の製造工程の一例を示す断面図である。実施例５では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例５では、その説明を省略する。
無機絶縁膜９を形成する工程を行った後、図２３に示すように、例えば、ＣＶＤにより無機絶縁膜９上に有機絶縁膜６１を形成する。有機絶縁膜６１は、有機絶縁層４の溝１２内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面に有機絶縁膜６１が形成される。また、有機絶縁膜６１は、有機絶縁層４の溝１４内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１４の側面及び底面に有機絶縁膜６１が形成される。有機絶縁膜６１の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
次いで、図２４に示すように、有機絶縁膜６１上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、有機絶縁膜６１上にレジストパターン６２を形成する。現像液は、例えば、ＴＭＡＨである。レジストパターン６２は、有機絶縁層４の溝１４の底面に形成された有機絶縁膜６１が露出する開口を有する。
次に、図２４に示すように、レジストパターン６２をマスクとして異方性エッチングを行うことにより、有機絶縁層４の溝１４の底面に形成された無機絶縁膜９及び有機絶縁膜６１を除去する。すなわち、配線５Ｂ上に形成された無機絶縁膜９及び有機絶縁膜６１を除去する。これにより、配線５Ｂの一部が、有機絶縁層４の溝１４内に露出する。次いで、剥離液を用いてレジストパターン６２を除去する。剥離液は、例えば、ＮＭＰである。
次に、図２５に示すように、スパッタ装置を用いて、配線５Ｂ及び有機絶縁膜６１上にバリア膜１０を形成する。バリア膜１０は、有機絶縁層４の溝１２内における有機絶縁膜６１の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面にバリア膜１０が形成される。また、バリア膜１０は、有機絶縁層４の溝１４内における有機絶縁膜６１の露出面と、有機絶縁層４の溝１４内における配線５Ｂの露出面とに形成される。したがって、有機絶縁層４の溝１４の側面及び底面にバリア膜１０が形成される。バリア膜１０の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
次に、スパッタ装置を用いて、配線５Ｂ及びバリア膜１０上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層４の各溝１２内及び
溝１４内にＣｕシード層及びＣｕ層が埋め込まれる。
溝１４内にＣｕシード層及びＣｕ層が埋め込まれる。
次に、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、Ｃｕ層、Ｃｕシード層、バリア膜１０、有機絶縁膜６１及び無機絶縁膜９を研磨することにより、図２２に示す半導体装置１が製造される。有機絶縁層４の各溝１２内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の各溝１２内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の溝１４内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９及び有機絶縁膜６１が除去されているため、バリア膜１０を介して配線５Ｂとビア７とが電気的に接続されている。
〈実施例５の変形例１に係る半導体装置１の製造方法〉
実施例５の変形例１に係る半導体装置１の製造方法について説明する。図２６は、実施例５の変形例１に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例１では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。そして、実施例５の変形例１では、実施例５における有機絶縁膜６１を形成する工程からレジストパターン６２を除去する工程（図２３及び図２４参照）と同様の工程を行う。これらの工程は、実施例１及び実施例５において説明しているで、実施例５の変形例１では、その説明を省略する。
実施例５の変形例１に係る半導体装置１の製造方法について説明する。図２６は、実施例５の変形例１に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例１では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。そして、実施例５の変形例１では、実施例５における有機絶縁膜６１を形成する工程からレジストパターン６２を除去する工程（図２３及び図２４参照）と同様の工程を行う。これらの工程は、実施例１及び実施例５において説明しているで、実施例５の変形例１では、その説明を省略する。
レジストパターン６２を除去する工程を行った後、スパッタ装置を用いて、配線５Ｂ及び有機絶縁膜６１上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる
。これにより、有機絶縁層４の各溝１２内及び溝１４内にＣｕシード層及びＣｕ層が埋め
込まれる。
。これにより、有機絶縁層４の各溝１２内及び溝１４内にＣｕシード層及びＣｕ層が埋め
込まれる。
次に、図２６に示すように、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、Ｃｕ層、Ｃｕシード層、無機絶縁膜９及び有機絶縁膜６１を研磨する。有機絶縁層４の各溝１２内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の各溝１２内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の溝１４内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９及び有機絶縁膜６１が除去されているため、配線５Ｂとビア７とが電気的に接続されている。
〈実施例５の変形例２に係る半導体装置１の製造方法〉
実施例５の変形例２に係る半導体装置１の製造方法について説明する。図２７〜図３０は、実施例５の変形例２に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例２では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例５の変形例２では、その説明を省略する。
実施例５の変形例２に係る半導体装置１の製造方法について説明する。図２７〜図３０は、実施例５の変形例２に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例２では、実施例１における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図３〜図６参照）と同様の工程を行う。これらの工程は、実施例１において説明しているで、実施例５の変形例２では、その説明を省略する。
無機絶縁膜９を形成する工程を行った後、図２７に示すように、例えば、スパッタ装置を用いて、無機絶縁膜９上にバリア膜１０を形成する。バリア膜１０は、有機絶縁層４の溝１２内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面にバリア膜１０が形成される。また、バリア膜１０は、有機絶縁層４の溝１４内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層４の溝１４の側面及び底面にバリア膜１０が形成される。バリア膜１０の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下である。
次に、図２８に示すように、例えば、ＣＶＤによりバリア膜１０上に有機絶縁膜６１を形成する。有機絶縁膜６１は、有機絶縁層４の溝１２内におけるバリア膜１０の露出面に形成される。したがって、有機絶縁層４の溝１２の側面及び底面に有機絶縁膜６１が形成される。また、有機絶縁膜６１は、有機絶縁層４の溝１４内におけるバリア膜１０の露出面に形成される。したがって、有機絶縁層４の溝１４の側面及び底面に有機絶縁膜６１が形成される。有機絶縁膜６１の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
次いで、図２９に示すように、有機絶縁膜６１上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、有機絶縁膜６１上にレジストパターン６３を形成する。現像液は、例えば、ＴＭＡＨである。レジストパターン６３は、有機絶縁層４の溝１４の底面に形成された有機絶縁膜６１が露出する開口を有する。
次に、図２９に示すように、レジストパターン６３をマスクとして異方性エッチングを行うことにより、有機絶縁層４の溝１４の底面に形成された無機絶縁膜９、バリア膜１０及び有機絶縁膜６１を除去する。すなわち、配線５Ｂ上に形成された無機絶縁膜９、バリア膜１０及び有機絶縁膜６１を除去する。これにより、配線５Ｂの一部が、有機絶縁層４の溝１４内に露出する。次いで、剥離液を用いてレジストパターン６３を除去する。剥離液は、例えば、ＮＭＰである。
次いで、スパッタ装置を用いて、有機絶縁膜６１上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層４の各溝１２内及び溝１４内
にＣｕシード層及びＣｕ層が埋め込まれる。
にＣｕシード層及びＣｕ層が埋め込まれる。
次に、図３０に示すように、例えば、ＣＭＰにより、有機絶縁層４の表面が露出するまで、Ｃｕ層、Ｃｕシード層、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１を研磨する。有機絶縁層４の各溝１２内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の各溝１２内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層４の溝１４内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層４の溝１４内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９、バリア膜１０及び有機絶縁膜６１が除去されているため、配線５Ｂとビア７とが電気的に接続されている。
〈実施例５の変形例３に係る半導体装置１の製造方法〉
実施例５の変形例３に係る半導体装置１の製造方法について説明する。図３１〜図３３は、実施例５の変形例３に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例３では、実施例２における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図１２〜図１５参照）と同様の工程を行う。これらの工程は、実施例２において説明しているで、実施例５の変形例３では、その説明を省略する。
実施例５の変形例３に係る半導体装置１の製造方法について説明する。図３１〜図３３は、実施例５の変形例３に係る半導体装置１の製造工程の一例を示す断面図である。実施例５の変形例３では、実施例２における配線５Ａ、５Ｂを形成する工程から無機絶縁膜９を形成する工程（図１２〜図１５参照）と同様の工程を行う。これらの工程は、実施例２において説明しているで、実施例５の変形例３では、その説明を省略する。
無機絶縁膜９を形成する工程を行った後、図３１に示すように、例えば、ＣＶＤにより無機絶縁膜９上に有機絶縁膜６１を形成する。有機絶縁膜６１は、有機絶縁層３１の溝３３内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層３１の溝３３の側面及び底面に有機絶縁膜６１が形成される。また、有機絶縁膜６１は、有機絶縁層３１の溝３５内における無機絶縁膜９の露出面に形成される。したがって、有機絶縁層３１の溝３５の側面及び底面に有機絶縁膜６１が形成される。有機絶縁膜６１の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。
次に、図３２に示すように、有機絶縁膜６１上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、有機絶縁膜６１上にレジストパターン６４を形成する。現像液は、例えば、ＴＭＡＨである。レジストパターン６４は、有機絶縁層３１の溝３５の底面に形成された有機絶縁膜６１が露出する開口を有する。
次に、図３２に示すように、レジストパターン６４をマスクとして異方性エッチングを行うことにより、有機絶縁層３１の溝３５の底面に形成された無機絶縁膜９及び有機絶縁膜６１を除去する。すなわち、配線５Ｂ上に形成された無機絶縁膜９及び有機絶縁膜６１を除去する。これにより、配線５Ｂ上に形成されたバリア膜１０が、有機絶縁層３１の溝３５内に露出する。次いで、剥離液を用いてレジストパターン６４を除去する。剥離液は、例えば、ＮＭＰである。
次いで、スパッタ装置を用いて、有機絶縁膜６１上にＣｕシード層を形成する。Ｃｕシード層の厚さは、例えば、１００ｎｍ以上２５０ｎｍ以下である。次いで、例えば、電解めっき法により、Ｃｕシード層上にＣｕ層を形成する。電界めっき法は、例えば、４Ａ／ｃｍ2程度の電流密度で行われる。これにより、有機絶縁層３１の各溝３１内及び溝３５
内にＣｕシード層及びＣｕ層が埋め込まれる。
内にＣｕシード層及びＣｕ層が埋め込まれる。
次に、図３３に示すように、例えば、ＣＭＰにより、有機絶縁層３１の表面が露出するまで、Ｃｕ層、Ｃｕシード層、無機絶縁膜９、バリア膜１０及び有機絶縁膜６１を研磨する。有機絶縁層３１の各溝３１内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層３１の各溝３１内に配線６が形成される。配線６の高さは、例えば、２μｍ程度である。有機絶縁層３１の溝３５内にＣｕ層及びＣｕシード層が残存することにより、有機絶縁層３１の溝３５内にビア７及びランド８が形成される。配線５Ｂ上の無機絶縁膜９及
び有機絶縁膜６１が除去されているため、バリア膜１０を介して配線５Ｂとビア７とが電気的に接続されている。
び有機絶縁膜６１が除去されているため、バリア膜１０を介して配線５Ｂとビア７とが電気的に接続されている。
〈実施例６〉
実施例６に係る半導体装置１について説明する。実施例１〜５と同一の構成要素については、実施例１〜５と同一の符号を付し、その説明を省略する。図３４は、実施例６に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層７１、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜７２を備えている。無機絶縁膜７２は、例えば、ＳｉＯ2、
Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜
、ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜である。有機絶縁層７１の内部に配線５Ａ、５
Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜７２が設けられている。無機絶縁膜７２は、第２の無機絶縁膜の一例である。
実施例６に係る半導体装置１について説明する。実施例１〜５と同一の構成要素については、実施例１〜５と同一の符号を付し、その説明を省略する。図３４は、実施例６に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層７１、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜７２を備えている。無機絶縁膜７２は、例えば、ＳｉＯ2、
Ａｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜
、ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜である。有機絶縁層７１の内部に配線５Ａ、５
Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜７２が設けられている。無機絶縁膜７２は、第２の無機絶縁膜の一例である。
有機絶縁層７１と各配線６との間に無機絶縁膜９、７２が配置されている。無機絶縁膜９は、各配線６の側面及び下面を覆っている。無機絶縁膜７２は、各配線６の上面を覆っている。配線５Ｂ上にビア７が形成されており、ビア７上にランド８が形成されている。有機絶縁層７１とビア７及びランド８との間に無機絶縁膜９、７２が配置されている。無機絶縁膜９は、ビア７の側面と、ランド８の側面及び下面とを覆っている。無機絶縁膜７２は、ランド８の上面を覆っている。
無機絶縁膜９が、各配線６の側面及び下面を覆い、無機絶縁膜７２が、各配線６の上面を覆うことにより、各配線６の周囲に配置された有機絶縁層７１を含む絶縁体の誘電率が更に低下する。その結果、高電流が印加された場合において、各配線６の周囲の絶縁破壊が更に抑止され、各配線６間のショート不良が更に抑止される。また、配線６の上方に他の配線が配置される場合において、配線６と他の配線との間のショート不良が抑止される。無機絶縁膜９が、ビア７の側面と、ランド８の側面及び下面とを覆い、無機絶縁膜７２が、ランド８の上面を覆うことにより、ビア７及びランド８の周囲に配置された有機絶縁層７１を含む絶縁体の誘電率が更に低下する。その結果、高電流が印加された場合において、ビア７及びランド８の周囲の絶縁破壊が更に抑止され、各配線６とビア７及びランド８との間のショート不良が更に抑止される。
〈実施例６に係る半導体装置１の製造方法〉
実施例６に係る半導体装置１の製造方法について説明する。図３５〜図３９は、実施例６に係る半導体装置１の製造工程の一例を示す断面図である。図３５に示すように、例えば、ＣＶＤにより有機絶縁層４上に無機絶縁膜７２を形成する。無機絶縁膜７２の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。図３５は、実施例１の図１に示す半導体装置１が備える有機絶縁層４上に無機絶縁膜７２を形成した場合の工程を示している。
実施例６に係る半導体装置１の製造方法について説明する。図３５〜図３９は、実施例６に係る半導体装置１の製造工程の一例を示す断面図である。図３５に示すように、例えば、ＣＶＤにより有機絶縁層４上に無機絶縁膜７２を形成する。無機絶縁膜７２の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。図３５は、実施例１の図１に示す半導体装置１が備える有機絶縁層４上に無機絶縁膜７２を形成した場合の工程を示している。
次に、図３６に示すように、無機絶縁膜７２上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、無機絶縁膜７２上にレジストパターン７３を形成する。現像液は、例えば、ＴＭＡＨである。
次いで、図３７に示すように、レジストパターン７３をマスクとして異方性エッチングを行うことにより、無機絶縁膜７２を部分的に除去する。レジストパターン７３が形成されていない部分の無機絶縁膜７２が除去される。次に、図３８に示すように、剥離液を用いてレジストパターン７３を除去する。剥離液は、例えば、ＮＭＰである。次いで、図３９に示すように、有機絶縁層４上に有機絶縁層７４を形成することにより、基板２上に有
機絶縁層７１を形成する。有機絶縁層７４は、例えば、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されている。有機絶縁層７４の厚さは、例えば、４μｍ以上２０μｍ以下である。
機絶縁層７１を形成する。有機絶縁層７４は、例えば、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、エポキシ樹脂、エポキシアクリレート、ＰＢＯ等で形成されている。有機絶縁層７４の厚さは、例えば、４μｍ以上２０μｍ以下である。
実施例６を実施例１〜５及び実施例５の変形例１〜３に適用してもよい。したがって、実施例１、２、５及び実施例５の変形例１〜３に係る半導体装置１が備える各配線６及びランド８の上面が無機絶縁膜７２によって覆われてもよい。実施例３に係る半導体装置１が備える各配線４３及びランド４５の上面が無機絶縁膜７２によって覆われてもよい。実施例４に係る半導体装置１が備える各配線５３及びランド５５の上面が無機絶縁膜７２によって覆われてもよい。実施例１、２、５及び実施例５の変形例１〜３に係る半導体装置１が備えるランド８の上面に対する無機絶縁膜７２の形成を省略してもよい。実施例３に係る半導体装置１が備えるランド４５の上面に対する無機絶縁膜７２の形成を省略してもよい。実施例４に係る半導体装置１が備えるランド５５の上面に対する無機絶縁膜７２の形成を省略してもよい。
実施例１、２、５及び実施例５の変形例１〜３に係る半導体装置１が備える各配線６及びランド８の上面に無機絶縁膜７２を形成する工程は、実施例６の図３５〜図３９に示す工程と同様の工程により行われる。実施例３に係る半導体装置１が備える各配線４３及びランド４５の上面に無機絶縁膜７２を形成する工程は、実施例６の図３５〜図３９に示す工程と同様の工程により行われる。実施例４に係る半導体装置１が備える各配線５３及びランド５５の上面に無機絶縁膜７２を形成する工程は、実施例６の図３５〜図３９に示す工程と同様の工程により行われる。
〈実施例７〉
実施例７に係る半導体装置１について説明する。実施例１〜６と同一の構成要素については、実施例１〜６と同一の符号を付し、その説明を省略する。図４０は、実施例７に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜８１を備えている。無機絶縁膜８１は、例えば、ＳｉＯ2、Ａ
ｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜、
ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜である。無機絶縁膜８１は、第３の無機絶縁膜の
一例である。
実施例７に係る半導体装置１について説明する。実施例１〜６と同一の構成要素については、実施例１〜６と同一の符号を付し、その説明を省略する。図４０は、実施例７に係る半導体装置１の断面図である。半導体装置１は、基板２、密着層３、有機絶縁層４、配線５Ａ、５Ｂ、複数の配線６、ビア７、ランド８、複数の無機絶縁膜９、複数のバリア膜１０及び複数の無機絶縁膜８１を備えている。無機絶縁膜８１は、例えば、ＳｉＯ2、Ａ
ｌ2Ｏ3、Ｔａ2Ｏ5、Ｃｏ3Ｏ4、ＷＯ3等の無機酸化膜、ＳｉＮ、ＡｌＮ等の無機窒化膜、
ＳｉＣ、ＴｉＣ、Ｗ2Ｃ等の無機炭化膜である。無機絶縁膜８１は、第３の無機絶縁膜の
一例である。
有機絶縁層４と配線５Ａとの間に無機絶縁膜８１が配置されている。無機絶縁膜８１は、配線５Ａの側面及び上面を覆っている。無機絶縁膜８１は、配線５Ｂの側面及び上面を覆っている。配線５Ｂの側面及び上面を覆う無機絶縁膜８１は、ビア７の側面を覆う無機絶縁膜９と繋がっている。すなわち、配線５Ｂの側面及び上面を覆う無機絶縁膜８１と、ビア７の側面を覆う無機絶縁膜９とは一体的に形成されている。
無機絶縁膜９がビア７の側面を覆うとともに、無機絶縁膜８１が配線５Ｂの側面及び上面を覆うことにより、配線５Ｂとビア７との接続部分におけるエレクトロマイグレーションの発生を抑止することができる。また、無機絶縁膜９がビア７の側面を覆うとともに、無機絶縁膜８１が配線５Ｂの側面及び上面を覆うことにより、配線５Ｂのエッジ及びビア７のエッジにおけるエレクトロマイグレーションの発生を抑止することができる。
〈実施例７に係る半導体装置１の製造方法〉
実施例７に係る半導体装置１の製造方法について説明する。図４１〜図４４は、実施例７に係る半導体装置１の製造工程の一例を示す断面図である。実施例７では、実施例１における配線５Ａ、５Ｂを形成する工程（図３参照）と同様の工程を行う。この工程は、実施例１において説明しているで、実施例７では、その説明を省略する。
実施例７に係る半導体装置１の製造方法について説明する。図４１〜図４４は、実施例７に係る半導体装置１の製造工程の一例を示す断面図である。実施例７では、実施例１における配線５Ａ、５Ｂを形成する工程（図３参照）と同様の工程を行う。この工程は、実施例１において説明しているで、実施例７では、その説明を省略する。
配線５Ａ、５Ｂを形成する工程を行った後、図４１に示すように、例えば、ＣＶＤにより密着層３上に無機絶縁膜８１を形成する。密着層３の形成を省略する場合、基板２上に無機絶縁膜８１を形成する。無機絶縁膜８１の厚さは、例えば、１００ｎｍ以上３００ｎｍ以下である。無機絶縁膜８１は、配線５Ａの側面及び上面と、配線５Ｂの側面及び上面とを覆っている。
次に、図４２に示すように、無機絶縁膜８１上に感光性レジストを塗布した後、露光マスクを用いて感光性レジストを露光し、現像液を使用して感光性レジストを現像処理することにより、無機絶縁膜８１上にレジストパターン８２を形成する。現像液は、例えば、ＴＭＡＨである。
次いで、図４３に示すように、レジストパターン８２をマスクとして異方性エッチングを行うことにより、無機絶縁膜８１を部分的に除去する。レジストパターン８２が形成されていない部分の無機絶縁膜８１が除去される。次に、図４４に示すように、剥離液を用いてレジストパターン８２を除去する。剥離液は、例えば、ＮＭＰである。レジストパターン８２を除去する工程を行った後、実施例１における有機絶縁層４を形成する工程から複数の配線６、ビア７及びランド８を形成する工程（図４〜図７参照）と同様の工程を行うことにより、図４０に示す半導体装置１が製造される。なお、図７に示す工程では、レジストパターン１５をマスクとして異方性エッチングを行うことにより、有機絶縁層４の溝１４の底面に形成された無機絶縁膜９、８１を除去する。
実施例７を実施例１〜６及び実施例５の変形例１〜３に適用してもよい。したがって、実施例１〜３、５、６及び実施例５の変形例１〜３に係る半導体装置１が備える配線５Ａ及び５Ｂの側面及び上面が無機絶縁膜８１によって覆われてもよい。実施例４に係る半導体装置１が備える配線５１Ａ及び５１Ｂの側面及び上面が無機絶縁膜８１によって覆われてもよい。実施例１〜６及び実施例５の変形例１〜３に係る半導体装置１が備える配線５Ａ、５Ｂの側面及び上面に無機絶縁膜８１を形成する工程は、実施例７の図４１〜図４４に示す工程と同様の工程により行われる。実施例４に係る半導体装置１が備える配線５１Ａ及び５１Ｂの側面及び上面に無機絶縁膜８１を形成する工程は、実施例７の図４１〜図４４に示す工程と同様の工程により行われる。
実施例１〜７及び実施例５の変形例１〜３に係る半導体装置１を、半導体チップに適用してもよい。例えば、実施例１〜７及び実施例５の変形例１〜３に係る半導体装置１を、積層半導体チップにおける上部の半導体チップ及び下部の半導体チップに適用してもよい。例えば、実施例１〜７及び実施例５の変形例１〜３に係る半導体装置１を、半導体チップと、当該半導体チップが搭載された回路基板とに適用してもよい。例えば、実施例１〜７及び実施例５の変形例１〜３に係る半導体装置１を、積層回路基板における上部の回路基板及び下部の回路基板に適用してもよい。例えば、実施例１〜７及び実施例５の変形例１〜３に係る半導体装置１を、多層プリント基板、ＬＳＩ配線基板、ＭＥＭＳ（Micro Electro Mechanical Systems）、チップパッケージ基板、ウエハーレベルパッケージ（ＷＬＰ）に適用してもよい。
１ 半導体装置
２ 基板
３ 密着層
４、４Ａ、４Ｂ、３１、３１Ａ、３１Ｂ、７１、７４ 有機絶縁層
５Ａ、５Ｂ、６、４３、５１Ａ、５１Ｂ、５３ 配線
７、４４、５４ ビア
８、４５、５５ ランド
９、７２、８１ 無機絶縁膜
１０ バリア膜
１１、１２、１３、１４、３２、３３、３４、３５ 溝
１５、３６、６２、６３、６４、７３、８２ レジストパターン
６１ 有機絶縁膜
２ 基板
３ 密着層
４、４Ａ、４Ｂ、３１、３１Ａ、３１Ｂ、７１、７４ 有機絶縁層
５Ａ、５Ｂ、６、４３、５１Ａ、５１Ｂ、５３ 配線
７、４４、５４ ビア
８、４５、５５ ランド
９、７２、８１ 無機絶縁膜
１０ バリア膜
１１、１２、１３、１４、３２、３３、３４、３５ 溝
１５、３６、６２、６３、６４、７３、８２ レジストパターン
６１ 有機絶縁膜
Claims (5)
- 基板と、
前記基板上に形成された有機絶縁層と、
前記有機絶縁層の内部に設けられた導体と、
前記有機絶縁層と前記導体との間に配置され、前記導体の少なくとも側面を覆う無機絶縁膜と、
前記有機絶縁層と前記無機絶縁膜との間に配置されたバリア膜と、
前記導体と前記無機絶縁膜との間に配置された有機絶縁膜と、
を備えることを特徴とする半導体装置。 - 前記導体の上面が第２の無機絶縁膜で覆われていることを特徴とする請求項１に記載の半導体装置。
- 前記導体の下に配置された配線を備え、
前記導体は、ビア及びランドを含み、
前記ビアは、前記配線上に配置され、
前記ランドは、前記ビア上に配置され、
前記配線の上面の一部及び側面が第３の無機絶縁膜で覆われていることを特徴とする請求項１又は２に記載の半導体装置。 - 溝を有する有機絶縁層を基板上に形成する工程と、
前記溝の少なくとも側面にバリア膜を形成する工程と、
前記溝内における前記バリア膜の露出面に無機絶縁膜を形成する工程と、
前記溝内における前記無機絶縁膜の露出面に有機絶縁膜を形成する工程と、
前記有機絶縁膜を形成した後、前記溝内に導体を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記導体の上面に第２の無機絶縁膜を形成する工程を備えることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014166057A JP6365106B2 (ja) | 2014-08-18 | 2014-08-18 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014166057A JP6365106B2 (ja) | 2014-08-18 | 2014-08-18 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016042536A JP2016042536A (ja) | 2016-03-31 |
| JP6365106B2 true JP6365106B2 (ja) | 2018-08-01 |
Family
ID=55592156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014166057A Active JP6365106B2 (ja) | 2014-08-18 | 2014-08-18 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6365106B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7280011B2 (ja) * | 2017-07-27 | 2023-05-23 | 株式会社レゾナック | 半導体装置製造用部材の製造方法 |
| KR102321438B1 (ko) * | 2017-07-28 | 2021-11-04 | 엘지이노텍 주식회사 | 인쇄회로기판 |
| JP7111457B2 (ja) * | 2017-10-27 | 2022-08-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR102505443B1 (ko) * | 2017-11-16 | 2023-03-03 | 삼성전기주식회사 | 인쇄회로기판 |
| KR20200099686A (ko) | 2019-02-15 | 2020-08-25 | 엘지이노텍 주식회사 | 회로기판 |
| JP7415334B2 (ja) * | 2019-05-24 | 2024-01-17 | Ｔｏｐｐａｎホールディングス株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP7284121B2 (ja) * | 2020-03-23 | 2023-05-30 | 株式会社東芝 | アイソレータ |
| WO2024111282A1 (ja) * | 2022-11-24 | 2024-05-30 | パナソニックＩｐマネジメント株式会社 | 多層配線基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2782801B2 (ja) * | 1989-06-23 | 1998-08-06 | 日本電気株式会社 | 半導体装置の配線構造 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| US20020163062A1 (en) * | 2001-02-26 | 2002-11-07 | International Business Machines Corporation | Multiple material stacks with a stress relief layer between a metal structure and a passivation layer |
| US7215006B2 (en) * | 2005-10-07 | 2007-05-08 | International Business Machines Corporation | Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement |
| JP2007281114A (ja) * | 2006-04-05 | 2007-10-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2008034626A (ja) * | 2006-07-28 | 2008-02-14 | Tdk Corp | 電子部品及びその製造方法 |
| JP4765947B2 (ja) * | 2007-01-25 | 2011-09-07 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP2014143267A (ja) * | 2013-01-23 | 2014-08-07 | Fujitsu Ltd | 配線構造及びその形成方法 |
-
2014
- 2014-08-18 JP JP2014166057A patent/JP6365106B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016042536A (ja) | 2016-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6365106B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6908090B2 (ja) | 配線構造体 | |
| US10032735B2 (en) | Semiconductor structure and method of forming | |
| US9318429B2 (en) | Integrated structure in wafer level package | |
| US11329008B2 (en) | Method for manufacturing semiconductor package for warpage control | |
| TWI550768B (zh) | 半導體裝置及其形成方法 | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| JP6814698B2 (ja) | 半導体装置の製造方法 | |
| JP2009146960A (ja) | 半導体装置の製造方法 | |
| JP2010103467A (ja) | 半導体パッケージ及びその製造方法 | |
| JP6398264B2 (ja) | インターポーザ構造体及び半導体装置の製造方法 | |
| JP2011165876A (ja) | 半導体装置、及びその製造方法 | |
| CN110534492B (zh) | 半导体装置及其制造方法 | |
| TWI389275B (zh) | Intermediate substrate and intermediate substrate manufacturing method | |
| TWI453806B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2016213254A (ja) | 配線構造及びその製造方法、並びに半導体装置 | |
| JP2010093273A (ja) | 半導体装置の製造方法 | |
| JP7172105B2 (ja) | 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法 | |
| JP2008218494A (ja) | 半導体装置およびその製造方法 | |
| JP4354759B2 (ja) | 埋込み電極の形成方法および半導体装置の製造方法 | |
| JP5168965B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2019129172A (ja) | 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP5910151B2 (ja) | 配線構造及びその製造方法並びに電子装置及びその製造方法 | |
| US20170170099A1 (en) | Interposer structure and manufacturing method thereof | |
| JP2015079850A (ja) | 配線構造及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6365106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |