JP2011165876A - 半導体装置、及びその製造方法 - Google Patents
半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2011165876A JP2011165876A JP2010026716A JP2010026716A JP2011165876A JP 2011165876 A JP2011165876 A JP 2011165876A JP 2010026716 A JP2010026716 A JP 2010026716A JP 2010026716 A JP2010026716 A JP 2010026716A JP 2011165876 A JP2011165876 A JP 2011165876A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- groove
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】配線の導通信頼性を損なうことなく、エアギャップを形成でき、配線間容量Cが低減した配線膜構造を有する半導体装置を提供することである。
【解決手段】 半導体装置の製造方法において、第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1絶縁膜に配線膜を形成する配線膜形成工程と、前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程とを具備する。
【選択図】図1
【解決手段】 半導体装置の製造方法において、第1絶縁膜を形成する第1絶縁膜形成工程と、前記第1絶縁膜に配線膜を形成する配線膜形成工程と、前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程とを具備する。
【選択図】図1
Description
本発明は半導体装置に関する。
半導体装置における配線抵抗や配線間容量の低減は、信号の遅延時間が低減することから、重要な研究課題である。そして、配線のRC値は配線電気抵抗値と配線間容量との積であり、前記RC値の低減は信号遅延防止に有効である。配線抵抗Rを低減させる為には、配線材料の抵抗率を低減させることが重要である。配線間容量Cを低減させる為には、絶縁材料の誘電率を低減させることが重要である。
この目的達成の為、配線材料がAl(抵抗率は室温状態で1.7μΩ・cm)からCu(抵抗率は室温状態で2.7μΩ・cm)に代わって来た。絶縁材料は、SiO2(比誘電率は4.1)に代わって、SiOC(比誘電率は3.0)が提案されている。
さて、信号処理速度の高速化の要望は強まる一方である。
ところで、今日、Cuより低抵抗な配線材料は無いであろうと考えられている。
従って、信号処理速度の高速化の研究の焦点は、より低誘電率の絶縁材料に向っている。
ところで、今日、Cuより低抵抗な配線材料は無いであろうと考えられている。
従って、信号処理速度の高速化の研究の焦点は、より低誘電率の絶縁材料に向っている。
さて、絶縁材料の誘電率を低下(減少)させる為、絶縁材料内に微細空隙を設ける技術が提案されている。例えば、1nm程度の微細空隙を設けることにより、誘電率を低下させることが提案されて来た。因みに、この手法で、比誘電率が2.4程度まで低減している。誘電率を更に低下させようとすると、更に大きな空隙を導入するか、又は、空隙の数を更に増やすことが考えられる。
例えば、非特許文献1には、配線間に大きなエアギャップを形成することが開示されている。このエアギャップの比誘電率は約1であるから、配線間容量の大幅な低減が可能になる。
サチャ・ニッタ(Satya Nitta),Performance and reliability ofairgaps for advanced BEOL Interconnects,Proceedings ofInternational Interconnect Technology Conference 2008, pp. 191
しかしながら、空隙の数を増やしたり、空隙の大きさを大きくすると、絶縁膜の密度は小さくなり、機械的強度は低下する。かつ、絶縁膜の耐薬品性や耐プラズマ性が低下する。この為、配線膜の形成が極めて厄介なものになる。そして、多層配線膜の形成は、益々、大変である。
例えば、非特許文献1のエアギャップ形成技術は、エアギャップ形成にフッ酸を用いたウェットエッチング技術を採用している。この為、フッ酸によって配線膜金属が腐食する。このことは、配線抵抗Rの増大や、配線の導通信頼性を低下させる。
従って、本発明は前記の問題点を解決することである。
例えば、配線の導通信頼性を損なうことなく、エアギャップを形成でき、配線間容量Cが低減した配線膜構造を有する半導体装置を提供することである。又、前記配線膜構造の機械的強度も確保でき、多層配線膜構造となっても信頼性に富む配線膜構造を有する半導体装置を提供することである。
例えば、配線の導通信頼性を損なうことなく、エアギャップを形成でき、配線間容量Cが低減した配線膜構造を有する半導体装置を提供することである。又、前記配線膜構造の機械的強度も確保でき、多層配線膜構造となっても信頼性に富む配線膜構造を有する半導体装置を提供することである。
前記の課題は、
半導体装置の製造方法において、
第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜に配線膜を形成する配線膜形成工程と、
前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、
前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
半導体装置の製造方法において、
第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜に配線膜を形成する配線膜形成工程と、
前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、
前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記第1絶縁膜は有機高分子で構成されてなることを特徴とする半導体装置の製造方法によって解決される。又、上記半導体装置の製造方法であって、好ましくは、前記第1絶縁膜は、ポリベンゾオキサゾール、ポリイミド、ベンゾシクロブテン、ポリフェニレンエーテル、ポリエーテルスルホン、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリスチレン、及びポリエーテルケトンの群の中から選ばれる一つ又は二つ以上からなることを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記ドライエッチングは配線膜を腐食しないプラズマによるエッチングであることを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記ドライエッチング工程で形成される溝は、溝幅が10〜180nmであることを特徴とする半導体装置の製造方法によって解決される。又、上記半導体装置の製造方法であって、好ましくは、前記ドライエッチング工程で形成される溝は、溝深さ/溝幅が0.8〜5であることを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記第2絶縁膜は塗布法で形成されることを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記第2絶縁膜は予め構成された絶縁膜を貼り合わすことで形成されることを特徴とする半導体装置の製造方法によって解決される。
又、上記半導体装置の製造方法であって、好ましくは、前記第2絶縁膜は100nm〜5μmの厚さであることを特徴とする半導体装置の製造方法によって解決される。
又、前記の課題は、
上記半導体装置の製造方法によって製造されてなる半導体装置によって解決される。
上記半導体装置の製造方法によって製造されてなる半導体装置によって解決される。
又、前記の課題は、
半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は幅が10〜180nmであり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置によって解決される。
半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は幅が10〜180nmであり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置によって解決される。
又、前記の課題は、
半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は溝深さ/溝幅が0.8〜5であり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置によって解決される。
半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は溝深さ/溝幅が0.8〜5であり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置によって解決される。
配線の導通信頼性を損なうことなく、エアギャップを形成でき、配線間容量Cが低減した配線膜構造を有する半導体装置が得られる。この半導体装置は、配線間容量が小さいから、信号処理速度が大きく、高性能である。又、配線膜構造の機械的強度が確保でき、多層配線膜構造であっても、信頼性が高い。
第1の発明は、半導体装置の製造方法である。この製造方法は、第1絶縁膜を形成する第1絶縁膜形成工程を有する。前記第1絶縁膜に配線膜を形成する配線膜形成工程を有する。前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程を有する。前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程を有する。
前記第1絶縁膜は、好ましくは、有機高分子で構成される。特に、ポリベンゾオキサゾール、ポリイミド、ベンゾシクロブテン、ポリフェニレンエーテル、ポリエーテルスルホン、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリスチレン、ポリエーテルケトンの群の中から選ばれる一つ又は二つ以上のもので構成される。前記ドライエッチングは、好ましくは、配線膜を腐食しないプラズマによるエッチングである。例えば、水素ガスプラズマやアンモニアガスプラズマを用いたプラズマエッチングである。前記ドライエッチング工程で形成される溝は、好ましくは、溝幅が10〜180nm(より好ましくは13nm以上。より好ましくは150nm以下。)である。前記ドライエッチング工程で形成される溝は、好ましくは、溝深さ/溝幅が0.8〜5(より好ましくは1以上。より好ましくは3以下。)である。前記第2絶縁膜は塗布法で形成される。或は、予め構成された絶縁膜を貼り合わすことで形成される。前記第2絶縁膜の厚さは、好ましくは、100nm〜5μmである。
第2の発明は半導体装置である。この半導体装置は上記半導体装置の製造方法によって製造されてなる半導体装置である。或は、第1絶縁膜と、前記第1絶縁膜に形成された配線膜と、前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、前記配線膜および前記前記溝上に形成された第2絶縁膜とを具備してなり、前記溝は幅が10〜180nmであり、前記溝は第2絶縁膜形成後にあっても空隙を有する。又は、第1絶縁膜と、前記第1絶縁膜に形成された配線膜と、前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、前記配線膜および前記前記溝上に形成された第2絶縁膜とを具備してなり、前記溝は溝深さ/溝幅が0.8〜5であり、前記溝は第2絶縁膜形成後にあっても空隙を有する。
以下更に詳しく説明する。
図1は、本発明の実施により製造された半導体装置の構造を示す概略断面図である。
図1中、1はSi基板(半導体基板)である。2は層間絶縁膜である。層間絶縁膜2は、Si基板1の上に設けられている。3はハードマスクである。ハードマスク3は、層間絶縁膜2の上に設けられている。4はLow-k絶縁膜である。Low-k絶縁膜4は、ハードマスク3の上に設けられている。5はCMPキャップ膜である。CMPキャップ膜5は、Low-k絶縁膜4の上に設けられている。6は配線膜である。配線膜6はCu等の金属で出来ている。配線膜6は、Low-k絶縁膜4およびCMPキャップ膜5内に形成されている。7は金属(Cu等の配線膜金属)拡散防止膜である。拡散防止膜7は、配線膜6の表面およびCMPキャップ膜5の表面に設けられている。8は、所謂、ビア層のLow-k絶縁膜である。このLow-k絶縁膜8は、拡散防止膜7の上に設けられている。9はエアギャップである。エアギャップ9は、配線膜6と配線膜6との間の適宜な箇所に形成されている。特に、配線膜6と配線膜6との間の距離が10〜180nm(好ましくは13nm以上。更に好ましくは16nm以上。好ましくは150nm以下。好ましくは130nm以下。)程度の箇所に、エアギャップ9は形成されている。
図2〜図7は、図1の半導体装置の製造工程における概略断面図である。
先ず、Si基板1の上に層間絶縁膜2が設けられる。層間絶縁膜2の上にハードマスク3が設けられる。ハードマスク3の上にLow-k絶縁膜(配線間絶縁膜)4が設けられる。Low-k絶縁膜4の材料は有機高分子である。例えば、ポリベンゾオキサゾールである。或いは、ポリイミド、ポリフェニレンエーテル、ポリエーテルスルホン、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリスチレン、ベンゾシクロブテン、ポリエーテルケトン、又はフッ素樹脂等の有機高分子である。従って、前記有機高分子の塗料を塗布することで、簡単に、Low-k絶縁膜(配線間絶縁膜)4が構成される。この後、Low-k絶縁膜4の上にCMPキャップ膜5が堆積させられる。そして、所謂、ダマシン法によって、配線膜6が形成される(図2参照)。
この後、表面(上面)に反射防止膜10が設けられる。引き続いて、反射防止膜10上にフォトレジスト膜11が設けられる。そして、エアギャップを形成しようとする所望の箇所のフォトレジスト膜11を露光・現像によって除去する(図3参照)。後述の説明から了解されるが、配線間隔が小さい程、エアギャップ形成による配線容量の低減効果は顕著である。従って、エアギャップ形成箇所は、好ましくは、配線膜6と配線膜6との間の距離が10〜180nm程度の箇所である。
この後、残されたフォトレジスト膜11をマスクとして、先ず、反射防止膜10、CMPキャップ膜5にドライエッチング(プラズマエッチング)が行われる。そして、引き続いてのドライエッチング(プラズマエッチング)により、有機高分子からなるLow-k絶縁膜(配線間絶縁膜)4が除去される。すなわち、ドライエッチングで溝12が形成される(図4参照)。尚、この溝12は、配線膜6と配線膜6との間の距離が10〜180nm程度の箇所であることから、溝幅は狭い。そして、溝12の箇所が空隙でも、溝12の幅は狭く、かつ、強度に富む金属(配線膜金属)が溝12の横に存在していることから、全体の機械的強度の低下は小さい。図4からも判る通り、好ましくは、配線膜6と配線膜6との間の距離が大きな箇所のLow-k絶縁膜(配線間絶縁膜)4は除去されない。
前記エッチングには、被エッチング材(Low-k絶縁膜(配線間絶縁膜)4)が有機物であることから、プラズマエッチングを用いることが出来る。例えば、アンモニアプラズマや水素プラズマ等が用いられると、配線材料であるCu等の金属に腐食などの悪影響が引き起こされない。従って、従来のエアギャップ作製に用いたフッ酸の場合に起きていた問題点が解決される。更には、ポリベンゾオキサゾール、ポリイミドやベンゾシクロブテンの如きの有機高分子は、耐Cu拡散防止性にも優れていることから、非常に、好都合である。又、上記有機高分子からなるLow-k絶縁膜(配線間絶縁膜)4は、プラズマエッチングに際して、絶縁材料と配線材料とのエッチング選択比が十分に取れ、配線膜構造の精度が高い。
この後、露出している表面(上面)に、金属拡散防止膜7が設けられる(図5参照)。この金属拡散防止膜7は、例えばSiC膜、SiCN膜、又はSiN膜である。これ等の膜は、例えばプラズマCVD等のCVD手段で形成される。金属拡散防止膜7は、コバルト、タングステンやリン等を含む材料で構成されることもある。上記金属拡散防止膜7は、表面全域に設けられたが、必要な箇所に選択的に設けられても良い。尚、本工程で設けられた金属拡散防止膜7は、上側に形成される絶縁膜(ビア層絶縁膜:ビア層用Low-k絶縁膜)の材料が耐金属(例えば、Cu)拡散防止作用を持っておれば、必要なものでも無い。前記絶縁膜構成材料が、例えばポリベンゾオキサゾール、ポリイミドやベンゾシクロブテンで構成されておれば、不要である。尚、図5中、13は、溝12の内側面に金属拡散防止膜7が設けられた後における溝を示す。
この後、ビア層絶縁膜(ビア層用Low-k絶縁膜)14が設けられる(図6参照)。例えば、ポリベンゾオキサゾール、ポリイミドやベンゾシクロブテン等の如きの耐金属(例えば、Cu)拡散防止作用を持っている有機高分子の塗料が塗布され、ビア層絶縁膜14が構成される。この時、前記塗料の粘度を適宜なものに調整しておけば、塗料の一部が前記溝13(12)に垂れ込むようなことが起きても、前記溝13(12)の全体に塗料が充填されることは無い。特に、塗布で構成されるビア層絶縁膜(ビア層用Low-k絶縁膜)14の厚みが100nm以上の場合には、塗料の粘度を比較的高粘度なものに設定でき易く、溝13(12)が塗料で埋め尽くされることは起き難い。尤も、ビア層絶縁膜(ビア層用Low-k絶縁膜)14の厚みが100nm未満の薄い場合でも、次の塗布方法を採用することが出来る。先ず、比較的高粘度な塗料を塗布することにより、100nm以上の厚みの絶縁膜を設ける。そして、塗料が硬化した後に、塗膜をCMP等により薄くする。このようにすれば、ビア層絶縁膜14の厚みが100nm未満の薄い場合でも、溝13(12)が塗料で埋め尽くされることは起き難い。更に、溝12の幅は、上述した通り、最大でも、180nm程度であるから、溝13(12)が塗料で埋め尽くされることは起き難い。従って、エアギャップ9が簡単に構成される。尚、ビア層絶縁膜(ビア層用Low-k絶縁膜)14の厚みは、概ね、10μm(好ましくは5μm)以下である。
上記においては、ビア層絶縁膜(ビア層用Low-k絶縁膜)14が、塗料を塗布することで構成される場合を説明した。しかしながら、別に構成された絶縁膜シートを貼り合わすようにしても良い(図7参照)。例えば、熱圧着で貼り付ける。尚、図7中、15は、予め、剥離性が高いステージ16上にスピンコート法などで形成されたビア層Low-k絶縁膜である。この張り合わせ手法(例えば、STP法: Spin-coating film Transfer and hot-Pressing
technology;塗布膜の剥離および熱圧着技術)によれば、エアギャップ9内への垂れ込みが確実に防止できる。但し、上記塗布方法に比べると、作業性が劣る。
technology;塗布膜の剥離および熱圧着技術)によれば、エアギャップ9内への垂れ込みが確実に防止できる。但し、上記塗布方法に比べると、作業性が劣る。
本明細書において、一部に半導体素子が含まれる場合も半導体装置と称される。例えば、MEMS(Micro Electro Mechanical Systems)のような形態として組み合わされた場合も半導体装置である。
以下、具体的な実施例を挙げて更に具体的に説明する。
[実施例]
以下では、本発明を実施して作製した半導体装置に関して、電気特性を測定し、エアギャップの効果を評価する。
以下では、本発明を実施して作製した半導体装置に関して、電気特性を測定し、エアギャップの効果を評価する。
厚さ750μmで直径300mmのSi基板1の上に、プラズマCVD装置で、1μm厚のSiO2膜(層間絶縁膜)2が設けられた。この後、プラズマCVD装置で、SiO2膜2の上に、30nm厚のSiCN膜(ハードマスク)3が設けられた。このSiCN膜3の上に、150nm厚のLow-k絶縁膜(比誘電率が2.6の有機高分子(ポリベンゾオキサゾール)の塗膜)4が設けられた。このLow-k絶縁膜4の上に、プラズマCVD装置で、30nm厚のSiCN膜(CMPキャップ膜)5が設けられた。そして、ダマシン法により、Cu配線膜6が形成された(図2参照)。
この後、60nm厚の反射防止膜10及び180nm厚のフォトレジスト膜11が設けられた。そして、エアギャップ形成領域を指定するマスクが用いられてフォトレジスト膜11が露光・現像された(図3参照)。
尚、エアギャップ効果を電気測定によって評価する為、同一ウェハ内に、エアギャップ形成を行うショットと、エアギャップ形成を行わないショットとを割り振った。
尚、エアギャップ効果を電気測定によって評価する為、同一ウェハ内に、エアギャップ形成を行うショットと、エアギャップ形成を行わないショットとを割り振った。
続いて、Cu腐食性が少ないアンモニアガスプラズマにより、CMPキャップ膜5の中の表面が露出している箇所がドライエッチングされた。更に引き続いて、アンモニアプラズマにより、Low-k絶縁膜(ポリベンゾオキサゾール塗膜)4もドライエッチングされた(図4参照)。
この後、プラズマCVDにより、10nm厚のSiCN膜(金属拡散防止膜)7が設けられた(図5参照)。
そして、MSQ(Methyl-Silsesquioxane)系の無機系高分子(比誘電率が2.3)の塗料(塗布時の粘度は5mPa・sec)がスピンコート法で塗布された。そして、300nm厚のビア層絶縁膜(ビア層用Low-k絶縁膜)14が設けられた(図6参照)。これにより、エアギャップ9が形成された。
引き続いて、ビア層絶縁膜(ビア層用Low-k絶縁膜)14の表面が、CMPにより、平坦化された。
この後、上層配線および保護膜が形成され、エアギャップ配線と電気的導通を得るためのアルミパッドが形成された。
上記のようにして、電気抵抗測定には配線長200mmのつづら折り型抵抗を、配線間容量測定には総対向長200mmの対向櫛型キャパシタを用いたサンプルが得られた。各配線の幅および間隔の中央値は、各々、130nmおよび130nmであった。
図8は、エアギャップ形成の効果(RCの低減率)が示されるグラフである。縦軸はRC低減率、横軸は前記つづら折り型抵抗および対向櫛型キャパシタの配線間隔である。エラーバーは標準偏差を示す。
図8より、配線間隔が180nm程度より狭くなると、エアギャップ形成によるRC低減効果が出始めていることが判る。特に、配線間隔が150nmより狭くなると、RC低減効果は顕著になる。但し、配線間隔が10nm未満の非常に狭い場合には、電流の表面散乱による配線抵抗率が大きくなる。従って、効果的な配線膜形成が困難である。
又、本発明の実施により得られた半導体装置は、配線膜(Cu)腐食が認められないものであった。すなわち、サンプル完成後の断面観察、配線抵抗の良品歩留り評価、及びテスターによる配線のエレクトロマイグレーション評価によれば、配線膜の腐食は考えられないものであった。
尚、配線間隔は180nmを越える場合も考えられる。すなわち、同一抵抗値の非エアギャップ配線とエアギャップ配線の容量値を比較すると、エアギャップ配線の容量値は、非エアギャップ配線の容量値に比べ、15%程度低いことが実験的に確かめられた。そして、配線間隔(S)に対する配線高さ(H)の比(H/S:アスペクト比)が0.8〜5(好ましくは1〜3)の場合、配線間隔が180nm以上であっても、エアギャップ形成が可能である。すなわち、溝幅が広すぎると、塗料を塗布することによって絶縁膜を構成しようとした場合、塗料が溝内に垂れ落ち、塗料によって溝内が埋まってしまう恐れが高い。しかしながら、このような場合でも、アスペクト比が上記のような溝の場合には、溝内が塗料で埋まるような恐れが無かった。従って、塗布による場合でも、エアギャップは形成される。そして、RCの低減が図れる。ところで、塗布法を用いてビア層絶縁膜14が形成されると、配線間に形成されたエアギャップ用の溝内にビア層絶縁膜14用の塗料が垂れ込むようになる。しかしながら、これも、塗料の粘度を調整することで、かなり、解決される。塗布の場合に塗料が溝内に垂れ落ちて埋め尽くされることが無いのは、前記アスペクト比が0.8以上の場合であることが実験的に確かめられた。アスペクト比が大き過ぎる場合、エアギャップ形成の為のドライエッチング(プラズマエッチング)時に、溝にテーパーが形成されるようになり、深堀りが困難である。従って、アスペクト比5以下の溝の形成が好ましい。
1 半導体基板
2 層間絶縁膜
3 ハードマスク
4 Low-k絶縁膜
5 CMPキャップ膜
6 金属(Cu)配線膜
7 金属(Cu)拡散防止膜
8 ビア層Low-k絶縁膜
9 エアギャップ
2 層間絶縁膜
3 ハードマスク
4 Low-k絶縁膜
5 CMPキャップ膜
6 金属(Cu)配線膜
7 金属(Cu)拡散防止膜
8 ビア層Low-k絶縁膜
9 エアギャップ
Claims (12)
- 半導体装置の製造方法において、
第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜に配線膜を形成する配線膜形成工程と、
前記配線膜が形成されてない箇所の前記第1絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、
前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第2絶縁膜を形成する第2絶縁膜形成工程
とを具備することを特徴とする半導体装置の製造方法。 - 第1絶縁膜は有機高分子で構成されてなる
ことを特徴とする請求項1の半導体装置の製造方法。 - 第1絶縁膜は、ポリベンゾオキサゾール、ポリイミド、ベンゾシクロブテン、ポリフェニレンエーテル、ポリエーテルスルホン、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリスチレン、ポリエーテルケトンの群の中から選ばれる一つ又は二つ以上からなる
ことを特徴とする請求項1又は請求項2の半導体装置の製造方法。 - ドライエッチングは配線膜を腐食しないプラズマによるエッチングである
ことを特徴とする請求項1の半導体装置の製造方法。 - ドライエッチング工程で形成される溝は、溝幅が10〜180nmである
ことを特徴とする請求項1の半導体装置の製造方法。 - ドライエッチング工程で形成される溝は、溝深さ/溝幅が0.8〜5である
ことを特徴とする請求項1又は請求項5の半導体装置の製造方法。 - 第2絶縁膜は塗布法で形成される
ことを特徴とする請求項1の半導体装置の製造方法。 - 第2絶縁膜は予め構成された絶縁膜を貼り合わすことで形成される
ことを特徴とする請求項1の半導体装置の製造方法。 - 第2絶縁膜は100nm〜5μmの厚さである
ことを特徴とする請求項1の半導体装置の製造方法。 - 請求項1〜請求項9いずれかの半導体装置の製造方法によって製造されてなる半導体装置。
- 半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は幅が10〜180nmであり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置。 - 半導体装置において、
前記半導体装置は、
第1絶縁膜と、
前記第1絶縁膜に形成された配線膜と、
前記配線膜と配線膜との間の前記第1絶縁膜に形成された溝と、
前記配線膜および前記前記溝上に形成された第2絶縁膜
とを具備してなり、
前記溝は溝深さ/溝幅が0.8〜5であり、
前記溝は第2絶縁膜形成後にあっても空隙を有する
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026716A JP2011165876A (ja) | 2010-02-09 | 2010-02-09 | 半導体装置、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026716A JP2011165876A (ja) | 2010-02-09 | 2010-02-09 | 半導体装置、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011165876A true JP2011165876A (ja) | 2011-08-25 |
Family
ID=44596203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026716A Pending JP2011165876A (ja) | 2010-02-09 | 2010-02-09 | 半導体装置、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011165876A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197407A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 半導体装置 |
US8940632B2 (en) | 2013-05-20 | 2015-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of fabricating the same |
US9431291B2 (en) | 2014-08-28 | 2016-08-30 | Kabushiki Kaisha Toshiba | Method of making openings in a semiconductor device with reduced residue by transferring layers |
JP2017501591A (ja) * | 2013-12-16 | 2017-01-12 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 処理システムを使用した空隙構造の組込 |
US9570316B2 (en) | 2014-05-23 | 2017-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
KR101793945B1 (ko) | 2016-06-10 | 2017-11-06 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
JP2019201044A (ja) * | 2018-05-14 | 2019-11-21 | 大日本印刷株式会社 | 配線基板および配線基板の製造方法 |
-
2010
- 2010-02-09 JP JP2010026716A patent/JP2011165876A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197407A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 半導体装置 |
US8940632B2 (en) | 2013-05-20 | 2015-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices and method of fabricating the same |
JP2017501591A (ja) * | 2013-12-16 | 2017-01-12 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 処理システムを使用した空隙構造の組込 |
US9570316B2 (en) | 2014-05-23 | 2017-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
US10290537B2 (en) | 2014-05-23 | 2019-05-14 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
US10297495B2 (en) | 2014-05-23 | 2019-05-21 | Samsung Electronics Co., Ltd. | Method of manufactuing semiconductor device |
US9431291B2 (en) | 2014-08-28 | 2016-08-30 | Kabushiki Kaisha Toshiba | Method of making openings in a semiconductor device with reduced residue by transferring layers |
KR101793945B1 (ko) | 2016-06-10 | 2017-11-06 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
JP2019201044A (ja) * | 2018-05-14 | 2019-11-21 | 大日本印刷株式会社 | 配線基板および配線基板の製造方法 |
JP7230340B2 (ja) | 2018-05-14 | 2023-03-01 | 大日本印刷株式会社 | 配線基板および配線基板の製造方法 |
JP7464099B2 (ja) | 2018-05-14 | 2024-04-09 | 大日本印刷株式会社 | 配線基板および配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7452605B2 (ja) | 多層配線構造体とその製造方法 | |
JP4819501B2 (ja) | 配線構造およびその製造方法 | |
JP2011165876A (ja) | 半導体装置、及びその製造方法 | |
KR100497580B1 (ko) | 응력 조정 캡층을 포함한 상호 접속 구조 | |
JP6365106B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH11243147A (ja) | 配線構造体及びその形成方法 | |
CN102456667B (zh) | 接合焊盘结构以及具有该接合焊盘结构的晶片 | |
JP2009146960A (ja) | 半導体装置の製造方法 | |
US20020145201A1 (en) | Method and apparatus for making air gap insulation for semiconductor devices | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
US20020187625A1 (en) | Semiconductor device have multiple wiring layers and method of producing the same | |
US20170011997A1 (en) | Thickened Stress Relief and Power Distribution Layer | |
JP5400355B2 (ja) | 半導体装置 | |
US20080067689A1 (en) | Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same | |
JPH10150105A (ja) | 半導体装置及びその製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
US20100123249A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
Ho et al. | Polymer-based fine pitch Cu RDL to enable cost-effective re-routing for 2.5 D interposer and 3D-IC | |
JP2005142351A (ja) | 半導体装置およびその製造方法 | |
JP2007005679A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US20130187278A1 (en) | Structure for interconnecting copper with low dielectric constant medium and the integration method thereof | |
US9153538B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP5213013B2 (ja) | 半導体装置 |