JP5168965B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

本発明は半導体装置及び半導体装置の製造方法に関し、特に電極パッド上に再配線層を備えた半導体装置及び半導体装置の製造方法に関する。

半導体ウエハプロセスで形成されたＩＣ（Integrated Circuit）チップの電気的特性検査をウエハ状態のまま行う場合、被測定用の半導体装置に検査用の電極パッドを形成させておき、この電極パッドに探針用のプローブピンを接触させ、検査を行うのが一般的である。

特に、最近では、このような電極パッドをプローブピン用の電極パッドと、外部接続用端子に導通させる再配線用の電極パッドとに分割させた構成の半導体装置が開示されている（例えば、特許文献１参照）。このような半導体装置の基本構造を図１３に示す。

図１３は分割型の電極パッドを備えた半導体装置の基本構成を説明する要部断面模式図である。
この図に示す半導体装置は、ダイシングによって個片化される前のウエハ状態の半導体装置であり、半導体基材１００（半導体ウエハ）と、半導体基材１００上に形成されたトランジスタ、コンデンサ等の素子（不図示）、またはこれらの素子に接続する電子回路層１１０とを備えている。

電子回路層１１０上層には、プローブピン用の電極パッド１２０と、外部接続端子に導通させる再配線層（引出配線）を形成するための電極パッド１２１とが分割されるように形成されている。そして、それぞれの電極パッド１２０，１２１は、電子回路層１１０に電気的に接続されている。また、電子回路層１１０と電極パッド１２０，１２１の一部は、パッシベーション膜２００により被覆されている。

このような半導体装置によれば、プローブピンによる電気的特性検査を行う場合、電極パッド１２０にのみプローブピンを接触させて検査を行うので、配線用の電極パッド１２１がプローブピンによって損傷されることがない。その結果、電極パッド１２１から外部接続用端子に導通する再配線層を形成しても、電極パッド１２１と外部接続用端子との接触不良が生じることがない。
特許第３４６８１８８号公報

しかしながら、ＩＣチップサイズの縮小の要求から、外部接続用端子の端子ピッチはますます狭くなる傾向にあり、プローブピン用の電極パッド１２０と配線用の電極パッド１２１とを分割せずに、それらを同じ電極パッド上で共用するコンパクトな半導体装置が要求されている。

このような半導体装置の構造を図１４に示す。図１４は電極パッドを備えた半導体装置の構成を説明する要部断面模式図であり、（Ａ）はプローブピン接触前の半導体装置の構造図であり、（Ｂ）はプローブピン接触後の半導体装置の構造図である。

図（Ａ）に示したように、この半導体装置では、配線用の電極パッドとプローブピン用の電極パッドとを分割せずに、それぞれを共用する電極パッド１２２が電子回路層１１０上に形成されている。

しかし、このような半導体装置の構造では、電極パッド１２２が、例えば、アルミニウム（Ａｌ）のような柔らかい金属で構成されている場合、電極パッド１２２がプローブピン１２３によって削られる。その状態を図（Ｂ）に示す。そして、このような糸くず状の突起物１２２ａ（図中に示す突起状の異物）が電極パッド１２２上に生成すると、突起物１２２ａの存在によって再配線形成に不良を引き起こす場合がある。

例えば、図１５には、突起物１２２ａが存在したまま、電極パッド１２２上に鍍金膜を形成させた状態が示されている。
図１５はプローブピン接触後の電極パッド上に再配線層を形成させた半導体装置の要部断面模式図である。

上述したように、この図では、パッシベーション膜２００上に、再配線層を配設するための絶縁膜２１０を形成した後、電極パッド１２２上に鍍金膜用のシード層３００を形成し、さらに、シード層３００上に、再配線層３１０を鍍金により形成させた状態が示されている。

この図から分かるように、シード層３００を成膜する際の被覆性（カヴァレッジ）が突起物１２２ａの存在によって低下し、そのままの状態で再配線層３１０が鍍金によって形成される。即ち、突起物１２２ａの下部がシード層３００によって充分に被覆されないまま、再配線層３１０が鍍金によって形成される。

ところで、鍍金では、良質な鍍金膜を得るために、その成長速度を遅くさせて成長させるのが一般的であるが、このような被覆性の悪いシード層３００が再配線層３１０の下地となる場合、鍍金薬液が露出部分に回りこむ頻度が高くなり、その部分から電極パッド１２２表面が腐食するという現象が起きる。例えば、矢印Ａで囲む部分は、その腐食部分を表している。

このような腐食部分が電極パッド１２２に存在すると、再配線層３１０上に外部電極端子を形成させても、電極パッド１２２と再配線層３１０との導通不良が生じ、半導体装置としての信頼性が低下するという問題があった。

本発明は、このような点に鑑みてなされたものであり、配線用とプローブピン用の両方に使用する電極パッドを有し、プローブピンによる電気的特性検査を実施しても、電極パッドと電極パッドから配設する再配線層との接触不良をなくすことができる半導体装置及びその半導体装置の製造方法を提供することを目的とする。

本発明では上記課題を解決するために、図１に例示する構成で実現可能な半導体装置１が提供される。図１に例示する半導体装置１は、半導体基板に配設された電極パッド１２に導通する配線層（再配線層３１）を備えた半導体装置１であって、プローブピンによる接触により電極パッド１２表面に生成した突起物１２ａの少なくとも一部を被覆する絶縁膜（有機絶縁膜２１）と、その絶縁膜上及び電極パッド１２上に形成され、電極パッド１２に導通する配線層（再配線層３１）と、を備えたことを特徴とする。

また、本発明では、図６に例示する構成で実現可能な半導体装置２が提供される。図６に例示する半導体装置２は、半導体基板に配設された電極パッド１２に導通する配線層（再配線層３１）を備えた半導体装置２であって、プローブピンによる接触により電極パッド１２表面に生成した突起物１２ａを被覆するスパッタリング膜（シード層３０、金属膜３３）と、そのスパッタリング膜上に形成され、電極パッド１２に導通する配線層（再配線層３１）と、を備えたことを特徴とする。

このような半導体装置１，２によれば、プローブピンによる接触により電極パッド１２表面に生成した突起物１２ａが絶縁膜（有機絶縁膜２１）またはスパッタリング膜（シード層３０、金属膜３３）によって被覆され、突起物１２ａが被覆されたまま、電極パッド１２に導通する配線層（再配線層３１）が配設される。

また、本発明では上記課題を解決するために、半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、プローブピンによる接触によって、前記電極パッドの表面に生成した突起物の少なくとも一部を絶縁膜により被覆する工程と、前記絶縁膜上及び前記電極パッド上に、前記電極パッドに導通する前記配線層を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。

また、本発明では、半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、プローブピンによる接触によって、前記電極パッドの表面に生成した突起物を被覆するように、スパッタリング膜を形成する工程と、前記スパッタリング膜上に前記配線層を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。

このような半導体装置の製造方法によれば、プローブピンによる接触によって、電極パッドの表面に生成した突起物が絶縁膜またはスパッタリング膜によって被覆され、電極パッドに導通する配線層が配設される。

本発明では、半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置並びにその製造方法において、プローブピンによる接触により電極パッド表面に生成した突起物を絶縁膜またはスパッタリング膜によって被覆し、突起物を被覆させたまま、電極パッドに導通する配線層を配設するようにした。

これにより、プローブピンの接触によって発生した突起物により生じる電極パッド表面の腐食が抑制され、電極パッドと、その上に形成させた配線層との導通不良を防止することができる。その結果、半導体装置としての信頼性が向上する。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
最初に、本発明の第１の実施の形態における半導体装置の形態について説明する。

図１は第１の実施の形態における半導体装置の構成を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。
この図に示す半導体装置１は、一例として、ダイシングによって切断される前のウエハ状態の半導体装置の要部が示されている。また、この図の半導体装置１には、ウエハ状のまま、プローブピンによる電気的特性検査が施された状態が示されている。

半導体装置１には、Ｓｉ（シリコン）またはＧａＡｓ（ガリウムヒ素）等の半導体基材（半導体ウエハ）１０の一方の主面に、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され（図示しない）、その上層に、これらの素子に接続された電子回路層１１が形成されている。

電子回路層１１上には、さらに電子回路層１１に電気的に接続された複数の電極パッド１２，１３が配設されている。但し、電極パッド１２については、再配線用の電極パッドとプローブピン用の電極パッドとを共用する。また、電極パッド１２，１３の材質は、アルミニウムまたは銅（Ｃｕ）を主成分とする柔らかい金属で構成され、電極パッド１２には、プローブピンによる接触により糸くず状に生成した突起物１２ａが生成している。そして、電子回路層１１上には、半導体装置１を保護するために、窒化シリコン（ＳｉＮ）等のパッシベーション膜２０が形成されている。

パッシベーション膜２０並びに電極パッド１２上には、電極パッド１２上に生成した突起物１２ａを被覆するように、有機絶縁膜２１が形成されている。この有機絶縁膜２１の材質は、絶縁性樹脂であり、例えば、エポキシ系樹脂、ポリイミド系樹脂等で構成される。そして、有機絶縁膜２１内には、電極パッド１２表面まで貫通する開口部２２が設けられている。但し、開口部２２は、突起物１２ａの位置を外すように形成されている。そして、開口部２２の底部において、電極パッド１２表面が露出している。

さらに、有機絶縁膜２１上と開口部２２の内壁並びに表面が露出した電極パッド１２上には、シード層３０が形成され、シード層３０上に、外部接続用端子に導通させるための再配線層３１が形成されている。なお、再配線層３１は、銅を主成分とする。

そして、半導体装置１は、再配線層３１の一部を表出するように封止層４０によって封止されている。封止層４０の材質は、例えば、エポキシ系樹脂である。さらに、封止層４０から表面が露出した再配線層３１上には、外部接続用端子としてのバンプ電極（突出電極）５０が配設されている。このバンプ電極５０は、例えば、金（Ａｕ）、銅もしくはこれらの合金または半田等により構成されている。

次に、このような半導体装置１の製造方法について、硬化前の有機絶縁膜２１の塗布工程から、図２〜図５を用いて説明する。なお、以下の図面では、図１と同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。

図２は有機絶縁膜塗布工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。
この図では、プローブピンによる電気的特性検査が行われた後のウエハ状の半導体装置に、ペースト状の有機絶縁膜２１ａが塗布された状態が示されている。

図示するように、半導体基材１０上には、予め、素子並びに電子回路層１１が形成され、電子回路層１１上には、電子回路層１１に導通する電極パッド１２が形成されている。そして、電極パッド１２の一部を被覆するように、パッシベーション膜２０が形成されている。そして、電極パッド１２には、プローブピンによる電気的特性検査によって発生した、糸くず状の突起物１２ａが生成している。

このようなウエハ状の半導体装置上に、スピンコートにより感光性樹脂である有機絶縁膜２１ａを塗布する。ここで、有機絶縁膜２１ａの材質は、エポキシ樹脂またはポリイミド樹脂等で構成され、光硬化前は、ペースト状である。従って、光硬化前の有機絶縁膜２１ａは、糸くず状の突起物１２ａ周囲を被覆する程度の粘性を充分に備えている。即ち、有機絶縁膜２１ａをスピンコートにより半導体装置上に塗布すれば、糸くず状の突起物１２ａが有機絶縁膜２１ａによって完全に被覆し、パッシベーション膜２０並びに電極パッド１２上にも、有機絶縁膜２１ａが形成する。

図３は有機絶縁膜パターニング工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、前工程で塗布した有機絶縁膜２１ａが半導体装置上で硬化し、パターニングされた状態が示されている。

前工程で塗布した有機絶縁膜２１ａに対し、露光用マスクの位置合わせを行い、リソグラフィによって、有機絶縁膜２１ａを硬化し、半導体装置上にパターニングされた有機絶縁膜２１を形成する。

ここで、リソグラフィによって、有機絶縁膜２１内に電極パッド１２表面まで貫通する開口部２２を設ける。この開口部２２については、上述した露光・リソグラフィによって、電極パッド１２に生成した突起物１２ａが有機絶縁膜２１から露出しないように、有機絶縁膜２１中に形成する。なお、ここで形成する有機絶縁膜２１の膜厚は２〜２０μｍである。

図４は再配線層鍍金工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、電極パッド１２上に再配線層３１が鍍金された状態が示されている。

電極パッド１２表面、開口部２２内壁並びに有機絶縁膜２１表面に、予め、５０〜５００ｎｍのシード層３０をスパッタリングによって成膜する。
そして、再配線層を形成するために、レジストを塗布し、リソグラフィによりパターンニングされたレジスト３２から表出したシード層３０上に電解鍍金によって、膜厚が３〜５０μｍの再配線層３１を形成する。

図５は再配線層形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、電極パッド１２上に再配線層３１が配設された状態が示されている。

前工程で、パターニング形成したレジスト３２並びにレジスト３２下に位置する不要部分のシード層３０をアッシング、エッチングによって除去し、再配線層３１を電極パッド１２上に形成する。

この後については、図１に示す半導体装置１のように、再配線層３１の一部を表出するように、封止層４０を形成する。そして、封止層４０から表面が露出した再配線層３１上にバンプ電極５０を形成し、バンプ電極５０と電極パッド１２とを電気的に接続させ、半導体装置１が完成する。ここで、バンプ電極５０の形成法としては、金属ワイヤを用いたボールボンディング法、鍍金法、印刷法または転写法等が用いられる。そして、この後は、ダイシングによって、ウエハ状態から所定のチップサイズに個片化された半導体装置が製造される。

このように、第１の実施の形態で説明した半導体装置１にあっては、プローブピンによる電気的特性検査によって発生した、糸くず状の突起物１２ａが有機絶縁膜２１によって被覆されている。

そして、突起物１２ａが有機絶縁膜２１によって被覆された状態が維持されたまま、電極パッド１２上に、再配線層３１が形成される。さらに再配線層３１上には、外部接続用端子としてのバンプ電極５０が形成される。

かかる有機絶縁膜２１によって、突起物１２ａ下部の被覆性の悪い部分は絶縁膜で覆われるため、電極パッドの表面の腐食が発生せず、その結果、電極パッド１２とバンプ電極５０との接触不良が低減し、信頼性の高い半導体装置が実現する。

また、再配線層用並びに電気的特性検査用を共用する電極パッド１２を備えることにより、半導体装置がコンパクトになり、半導体装置の高集積化、低コスト化を図ることができる。

＜第２の実施の形態＞
次に、本発明の第２の実施の形態について説明する。なお、以下の図面では、第１の実施の形態で説明した半導体装置１に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。

図６は第２の実施の形態における半導体装置の構成を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。
この図に示す半導体装置２は、一例として、ダイシングによって切断される前のウエハ状態の半導体装置の要部が示されている。また、この図の半導体装置２には、ウエハ状のまま、プローブピンによる電気的特性検査が施された状態が示されている。

半導体装置２には、半導体基材１０の一方の主面に、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され（図示しない）、その上層に、これらの素子に接続された電子回路層１１が形成されている。

電子回路層１１上には、さらに電子回路層１１に電気的に接続された複数の電極パッド１２，１３が配設されている。但し、電極パッド１２については、再配線用の電極パッドとプローブピン用の電極パッドとを共用する。そして、電極パッド１２には、プローブピンによる接触により糸くず状に生成した突起物１２ａが生成している。また、電子回路層１１上には、半導体装置２を保護するために、パッシベーション膜２０が形成されている。さらに、パッシベーション膜２０上、並びに電極パッド１２の一部を覆うように、有機絶縁膜２１が形成されている。そして、第２の実施の形態では、電極パッド１２上に生成した突起物１２ａを被覆するように、金属膜３３並びにシード層３０が形成されている。ここで、金属膜３３は、チタン（Ｔｉ）または銅の少なくとも一つを主成分とする金属で構成されている。金属膜３３の膜厚は、１０〜５００ｎｍである。

また、シード層３０は、再配線層３１と同一成分で構成された金属層である。シード層３０の膜厚は、５０〜５００ｎｍである。
さらに、シード層３０上に、外部接続用端子に導通させるための再配線層３１が形成されている。再配線層３１は、銅を主成分とする金属で構成されている。

そして、半導体装置２は、再配線層３１の一部を表出するように封止層４０によって封止されている。さらに、封止層４０から表面が露出した再配線層３１上には、外部接続用端子としてのバンプ電極５０が配設されている。このバンプ電極５０は、例えば、金、銅、もしくはこれらの合金または半田等により構成されている。

次に、半導体装置２の製造方法について、有機絶縁膜２１の形成工程から、図７〜図１０を用いて説明する。なお、以下の図面では、図１〜図６と同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。

図７は有機絶縁膜パターニング工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、プローブピンによる電気的特性検査が行われた後のウエハ状の半導体装置上に、有機絶縁膜２１がパターニングされた状態が示されている。

図示するように、ウエハ状の半導体装置には、予め、電極パッド１２の一部を被覆するように、パッシベーション膜２０が形成され、電極パッド１２には、プローブピンによる電気的特性検査によって発生した、糸くず状の突起物１２ａが生成している。

このようなウエハ状の半導体装置上に、スピンコートにより感光性樹脂であるペースト状の有機絶縁膜を塗布し（不図示）、リソグラフィによって、ペースト状の有機絶縁膜を硬化させ、その有機絶縁膜をパターニングする。

パターニング後は、この図に示すように、パッシベーション膜２０並びに電極パッド１２の一部を被覆するように、有機絶縁膜２１が形成している。
なお、第２の実施の形態では、有機絶縁膜２１によって、突起物１２ａを被覆せずに、この工程においては、電極パッド１２上に露出させた状態とする。

図８はスパッタ膜形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、突起物１２ａがスパッタ膜によって被覆された状態が示されている。

電極パッド１２上、有機絶縁膜２１内壁並びにその表面に、スパッタリングにより金属膜３３を成膜する。
ここで、金属膜３３のスパッタリング条件については、電極パッド１２表面でのマイグレーションが促進し、突起物１２ａの周囲に充分に回り込むように、基板温度を５０〜４００℃に設定する。また、金属膜３３の膜厚が１０〜５００ｎｍになるように成膜する。

さらに、金属膜３３上に、後述する再配線層のシード層３０をスパッタリングにより成膜する。このシード層３０についても、電極パッド１２表面でのマイグレーションが促進し、突起物１２ａの周囲に充分に回り込むように、基板温度を５０〜４００℃に設定する。また、シード層３０の膜厚が５０〜５００ｎｍになるように成膜する。

これらのスパッタリングによる被膜の形成により、突起物１２ａの周囲が金属膜３３並びにシード層３０によって被覆される。
図９は再配線層鍍金工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、電極パッド１２上に再配線層３１が鍍金された状態が示されている。

前工程で、シード層３０を形成後、再配線層を鍍金するためにレジスト３２を塗布し、さらに、レジスト３２のパターンニングを行う。そして、レジスト３２から表出したシード層３０上に電解鍍金によって、膜厚が３〜５０μｍの再配線層３１を形成する。

図１０は再配線層形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。この図では、再配線層３１が電極パッド１２上に配設された状態が示されている。

前工程でパターニング形成したレジスト３２並びにレジスト３２下に残存している不要部分の金属膜３３及びシード層３０をアッシング、エッチングによって除去し、電極パッド１２に導通する再配線層３１を配設する。

そして、その後は、図６に示す半導体装置２のように、再配線層３１の一部を表出するように、封止層４０を形成する。さらに封止層４０から表面が露出した再配線層３１上にバンプ電極５０を形成し、半導体装置２が完成する。そして、この後は、ダイシングによって、ウエハ状態から所定のチップサイズに個片化された半導体装置が製造される。

このように、半導体装置２にあっては、プローブピンによる電気的特性検査によって発生した、糸くず状の突起物１２ａが金属膜３３並びにシード層３０によって被覆されている。

そして、突起物１２ａが金属膜３３並びにシード層３０によって被覆された状態が維持されたまま、電極パッド１２上に、鍍金によって、再配線層３１が形成され、さらに再配線層３１に外部接続用端子としてのバンプ電極５０が形成される。

特に、第２の実施の形態においては、突起物１２ａの周囲に金属膜３３を形成すると共に、併せて、金属膜３３上に、再配線層３１のシード層３０が形成される。かかるスパッタ膜の形成によって、例えば、シード層３０の材料を配線層の材料と同じとした場合、同材料であるため鍍金の成長性が上がり、突起物１２ａ下部の被覆性が悪い部分に鍍金用薬液がしみこんで電極パッドの腐食を引き起こす不良の発生を抑制することができる。その結果、電極パッド１２とバンプ電極５０との接触不良が低減し、信頼性の高い半導体装置が実現する。

また、再配線層用並びに電気的特性検査用を共用する電極パッド１２を備えることにより、半導体装置がコンパクトになり、半導体装置の高集積化、低コスト化を図ることができる。

＜第３の実施の形態＞
次に、本発明の第３の実施の形態について説明する。第３の実施の形態では、上述した第１及び第２の実施の形態の複合例である。この場合の半導体装置の構成について詳細に説明する。なお、以下の図面では、第１及び第２の実施の形態で説明した半導体装置１，２に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。

図１１は半導体装置の構成の変形例を説明する要部断面模式図である。
半導体装置３には、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され（図示しない）、その上層に、これらの素子に接続された電子回路層１１が形成されている。

電子回路層１１上には、電子回路層１１に電気的に接続された複数の電極パッド１２，１３が配設されている。但し、電極パッド１２については、再配線用の電極パッドとプローブピン用の電極パッドとを共用する。そして、電極パッド１２には、上述した如く、プローブピンによる接触により糸くず状に生成した突起物１２ａが生成している。また、電子回路層１１上には、半導体装置３を保護するために、パッシベーション膜２０が形成されている。

パッシベーション膜２０並びに電極パッド１２上には、突起物１２ａの一部を被覆するように、有機絶縁膜２１が形成されている。そして、有機絶縁膜２１内には、開口部２２が設けられている。この有機絶縁膜２１については、第１の実施の形態で説明した製造方法によって形成される。

即ち、有機絶縁膜２１は、ウエハ状の半導体装置上に、スピンコートにより形成させたものであり、感光性樹脂を露光・現像によってパターン形成された絶縁性樹脂膜である。具体的には、エポキシ系樹脂、ポリイミド系樹脂等で構成される。

さらに、有機絶縁膜２１によって被覆されていない突起物１２ａ表面、電極パッド１２表面並びに有機絶縁膜２１表面には、スパッタリングにより金属膜３３並びにシード層３０が形成されている。この金属膜３３並びにシード層３０については、第２の実施の形態で説明した製造方法によって形成される。

そして、シード層３０上に、外部接続用端子に導通させる再配線層３１が形成されている。さらに、半導体装置３は、再配線層３１の一部を表出するように、封止層４０によって封止され、表面が露出した再配線層３１上には、外部接続用端子としてのバンプ電極５０が配設されている。

このように、半導体装置３にあっては、プローブピンによる電気的特性検査によって発生した、糸くず状の突起物１２ａが有機絶縁膜２１、金属膜３３並びにシード層３０によって被覆されている。

そして、突起物１２ａが有機絶縁膜２１、金属膜３３並びにシード層３０によって被覆された状態が維持されたまま、電極パッド１２上に、鍍金によって、再配線層３１が形成され、さらに再配線層３１上に外部接続用端子としてのバンプ電極５０が形成される。

特に、突起物１２ａ上には、再配線層３１のシード層３０が形成されていることから、突起物１２ａ下部における被覆性がよくなり、さらにシード層と再配線層を同じ材料とした場合には、鍍金膜の成長が促進され、鍍金用薬液の突起物１２ａ下部への鍍金用薬液の回り込みを抑制することができる。

従って、再配線層３１の形成時に発生した電極パッド１２表面の腐食が改善される。そして、電極パッド１２と電気的に接続するバンプ電極５０が半導体装置３に配設される。その結果、電極パッド１２とバンプ電極５０との接触不良が低減し、信頼性の高い半導体装置が実現する。

また、再配線層用並びに電気的特性検査用を共用する電極パッド１２を備えることにより、半導体装置がコンパクトになり、半導体装置の高集積化、低コスト化を図ることができる。

＜第４の実施の形態＞
次に、本発明の第４の実施の形態について説明する。第４の実施の形態では、上述した第１乃至３の実施の形態の変形例である。なお、以下の図面では、第１乃至３の実施の形態で説明した半導体装置１，２，３に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。

図１２は半導体装置の構成の変形例を説明する要部断面模式図である。
半導体装置４には、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され（図示しない）、その上層に、これらの素子に接続された電子回路層１１が形成されている。

電子回路層１１上には、電子回路層１１に電気的に接続された複数の電極パッド１２，１３が配設されている。但し、電極パッド１２は、再配線用の電極パッドとプローブピン用の電極パッドとを共用する。そして、電極パッド１２には、プローブピンによる接触により糸くず状に生成した突起物１２ａが生成している。また、電子回路層１１上には、半導体装置４を保護するために、パッシベーション膜２０が形成されている。

そして、パッシベーション膜２０並びに電極パッド１２上には、突起物１２ａを被覆するように、有機絶縁膜２１が形成されている。有機絶縁膜２１内には、突起物１２ａの位置を外すように、電極パッド１２表面まで貫通する開口部２２が設けられ、開口部２２の底部において、電極パッド１２表面が露出している。

さらに、有機絶縁膜２１上と開口部２２内壁並びに露出した電極パッド１２上には、シード層３０が形成され、シード層３０上に、外部接続用端子に導通させるための再配線層３１が形成されている。再配線層３１は、銅を主成分とする金属で構成されている。

そして、半導体装置４は、再配線層３１の一部を表出するように、封止層４１によって封止されている。
但し、本実施の形態では、封止層４１を、例えば、第１乃至第３の実施の形態で説明した封止層４０より高く形成し、封止層４１内に形成した孔に円筒形状の柱状電極６０（ポスト状電極）を形成している。この柱状電極６０は、印刷または鍍金により形成される。また、柱状電極６０は、例えば、銅により構成されている。

そして、外部接続用端子としてのバンプ電極５１を柱状電極６０上に形成している。このバンプ電極５１は、例えば、金、銅、もしくはこれらの合金または半田等により構成されている。

このような半導体装置４では、突起物１２ａが有機絶縁膜２１によって被覆されているので、再配線層３１の形成時に発生した電極パッド１２表面の腐食が改善される。そして、電極パッド１２と電気的に接続するバンプ電極５１が半導体装置４に配設される。また、かかる柱状電極６０の配設によって、柱状電極６０並びにその周りの封止層４１で、実装時に発生する応力を緩和または吸収することができる。その結果、電極パッド１２とバンプ電極５１との接触不良が低減し、信頼性の高い半導体装置が実現する。

また、再配線層用並びに電気的特性検査用を共用する電極パッド１２を備えることにより、半導体装置がコンパクトになり、半導体装置の高集積化、低コスト化を図ることができる。

なお、この図では、突起物１２ａの被覆状態について、第１の実施の形態に対応した有機絶縁膜２１によって、突起物１２ａが被覆された状態を一例として図示している。当然に、第２及び第３の実施の形態に対応した半導体装置２，３にも、本実施の形態は適用可能である。

（付記１） 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物の少なくとも一部を被覆する絶縁膜と、
前記絶縁膜上及び前記電極パッド上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。

（付記２） 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物を被覆するスパッタリング膜と、
前記スパッタリング膜上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。

（付記３） 前記突起物の一部を前記絶縁膜で被覆させ、且つ前記絶縁膜で被覆されていない前記突起物の一部をスパッタリング膜によって被覆することを特徴とする付記１記載の半導体装置。

（付記４） 前記絶縁膜が有機絶縁膜であることを特徴とする付記１または３記載の半導体装置。
（付記５） 前記スパッタリング膜がチタン（Ｔｉ）またはクロム（Ｃｒ）の少なくとも一つを主たる成分とする金属膜上に、前記配線層の材質を主たる成分とするシード層を積層させた被膜により構成されていることを特徴とする付記２記載の半導体装置。

（付記６） 前記配線層上に柱状電極が形成されていることを特徴とする付記１乃至３のいずれか一項に記載の半導体装置。
（付記７） 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物と外部端子と前記電極パッドを接続する配線層の間に複数の金属膜を有することを特徴とする半導体装置。

（付記８） 前記突起物を覆う前記金属膜と、その前記金属膜と前記配線層の間に形成されるシード層が異種の材料であることを特徴とする付記７記載の半導体装置。
（付記９） 前記金属膜と前記配線層の間に形成される前記シード層が前記配線層の材料と同じ材料であることを特徴とする付記７記載の半導体装置。

（付記１０） 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物の少なくとも一部を絶縁膜により被覆する工程と、
前記絶縁膜上及び前記電極パッド上に、前記電極パッドに導通する前記配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記１１） 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物を被覆するように、スパッタリング膜を形成する工程と、
前記スパッタリング膜上に前記配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記１２） 前記突起物の一部を前記絶縁膜で被覆する場合には、前記絶縁膜で被覆されていない前記突起物をスパッタリング膜によって被覆することを特徴とする付記１０記載の半導体装置の製造方法。

（付記１３） 前記スパッタリング膜を形成する工程においては、プローブピンによる接触によって、前記電極パッドの表面に生成した突起物を被覆するように、第１のスパッタリング膜を形成する工程と、
前記第１のスパッタリング膜上に、第２のスパッタリング膜を形成する工程と、
を有することを特徴とする付記１１記載の半導体装置の製造方法。

（付記１４） 前記絶縁膜が有機絶縁膜であることを特徴とする付記１０または１２記載の半導体装置の製造方法。
（付記１５） 前記第１のスパッタリング膜がチタン（Ｔｉ）またはクロム（Ｃｒ）の少なくとも一つを主たる成分とする金属膜であることを特徴とする付記１３記載の半導体装置の製造方法。

（付記１６） 前記第２のスパッタリング膜が前記配線層の材質を主たる成分とする前記配線層のシード層であることを特徴とする付記１３記載の半導体装置の製造方法。

第１の実施の形態における半導体装置の構成を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 有機絶縁膜塗布工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 有機絶縁膜パターニング工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 再配線層鍍金工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 再配線層形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 第２の実施の形態における半導体装置の構成を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 有機絶縁膜パターニング工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 スパッタ膜形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 再配線層鍍金工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 再配線層形成工程を説明する図であり、（Ａ）は要部断面模式図であり、（Ｂ）は拡大図である。 半導体装置の構成の変形例を説明する要部断面模式図である。 半導体装置の構成の変形例を説明する要部断面模式図である。 分割型の電極パッドを備えた半導体装置の基本構成を説明する要部断面模式図である。 電極パッドを備えた半導体装置の構成を説明する要部断面模式図であり、（Ａ）はプローブピン接触前の半導体装置の構造図であり、（Ｂ）はプローブピン接触後の半導体装置の構造図である。 プローブピン接触後の電極パッド上に再配線層を形成させた半導体装置の要部断面模式図である。

符号の説明

１，２，３，４ 半導体装置
１０ 半導体基材
１１ 電子回路層
１２，１３ 電極パッド
１２ａ 突起物
２０ パシベーション膜
２１，２１ａ 有機絶縁膜
２２ 開口部
３０ シード層
３１ 再配線層
３２ レジスト
３３ 金属膜
４０，４１ 封止層
５０，５１ バンプ電極
６０ 柱状電極

Claims (4)

1. 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
   前記電極パッド表面の突起物の少なくとも一部を被覆する絶縁膜と、
   前記絶縁膜により被覆されていない前記突起物を被覆する金属膜と、
   前記絶縁膜、前記電極パッド及び前記金属膜上に形成され、前記電極パッドに導通する前記配線層と、
   を備えたことを特徴とする半導体装置。
2. 前記突起物が前記電極パッドへのプローブピンの接触により生成した突起物であることを特徴とする請求項１記載の半導体装置。
3. 前記金属膜がチタンまたは銅の少なくとも１つを主たる成分とする金属膜上に、前記配線層の材料と同じ材料からなるシード層を積層させた被膜により構成されていることを特徴とする請求項１または２記載の半導体装置。
4. 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、
   前記電極パッドの表面の突起物の少なくとも一部を絶縁膜により被覆する工程と、
   前記絶縁膜により被覆されていない前記突起物を金属膜で被覆する工程と、
   前記絶縁膜、前記電極パッド及び前記金属膜上に、前記電極パッドに導通する配線層を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
   

Images