JP2005317685A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005317685A JP2005317685A JP2004132283A JP2004132283A JP2005317685A JP 2005317685 A JP2005317685 A JP 2005317685A JP 2004132283 A JP2004132283 A JP 2004132283A JP 2004132283 A JP2004132283 A JP 2004132283A JP 2005317685 A JP2005317685 A JP 2005317685A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- connection
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体チップ10に、半導体素子形成領域11と素子配置禁止領域12とがあり、素子電極13は、外部接続用端子である金属バンプ20に接続するための金属配線17と接続される接続用領域13aと、半導体チップ10の電気特性検査のためのプローブ針と接続される検査用領域13bとで構成されている。そして、素子電極13の接続用領域13aが半導体素子形成領域11内に配置され、且つ素子電極13の検査用領域13bが素子配置禁止領域12に形成されている。
【選択図】図1
Description
このようにすると、前記素子電極が外部接続用端子である金属バンプに接続するための金属配線と接続される接続用領域と、半導体チップの電気特性検査のためのプローブ針と接続される検査用領域との境界認識精度が向上するため、半導体チップの特性検査の際にプローブ針を素子電極のプローブ針接続用の領域に容易に接続させることが可能となるので、プローブ針の針痕が外部接続用端子である金属バンプに接続するための金属配線と接続される領域に入り込む可能性が低くなり、素子電極と金属配線との電気的接続がより確実なものとなる。
図1及び図2は本発明の第1の実施の形態に係る半導体装置を示し、図1は表面の部材を部分的にはがした状態を示す平面図であり、図2は図1におけるA−A’線部の断面構成を示している。また、図3は、同半導体装置において、半導体ウェハプロセス終了後、半導体チップの電気特性検査を行った段階での素子電極の周辺部分を拡大して示した平面図である。図4は、同半導体装置の断面構成を示した図2のうち、素子電極の周囲の部分を拡大して表示したものである。
さらに、電気特性検査のためのプローブ針と接続される検査用領域13bは、プローブ針の接続容易性を考慮した配置が可能となるため、より安定した電気特性検査が可能となる。
図7(a)〜図7(e)および図8(a)〜図8(e)および図9(a)〜図9(d)は、本発明の実施の形態にかかる半導体装置の製造方法を示しており、図1のA−A’線における工程順の断面構成を示している。
次に、図7(c)に示すように、素子電極13上の素子配置禁止領域12上に形成された検査用領域13bにプローブ針22を接触させ、半導体チップの電気特性検査を行う。
次に、図8(d)に示すように、下部金属層16aおよび上部金属膜16b上にドライフィルムレジスト24を形成し、ランド18に対応する部分に開口部を設ける。
次に、図9(b)に示すように、まず、塩化第二鉄溶液を用いてウエットエッチングを行う。これにより、上部金属膜16b及びこの上部金属層16bの間に露出する下部金属層16aが溶解されるが、下部金属層16aと比べて上部金属膜16bは十分な厚さを有しており、下部金属層16aが上部金属膜16bよりも先に除去される。なお、ウエットエッチングに用いるエッチング液は塩化第二鉄溶液に限られず、硫酸と過酸化水素との混合液等からなり銅を溶解できるエッチング液であればよい。
次に、図9(d)に示すように、ランド18の上部に半田ボールを載置して溶融することにより外部接続端子である金属バンプ20を形成する。
また、本発明の前記第2の実施の形態にかかる半導体装置を製造するためには、前記図7から図9に示した工程において、図7(b)に示す、半導体ウェハ10の主面上に、素子電極13上に開口部を有するように保護膜(パッシベーション膜)14を形成する際に、接続用領域13aと検査用領域13bとの境界部分において、保護膜14が部分的に突出した状態に形成することによって可能となる。
11 半導体素子形成領域
12 素子配置禁止領域
13 素子電極
13a 接続用領域
13b 検査用領域
13c 接続配線
14 保護膜(パッシベーション膜)
15 第1の絶縁膜
16a 下部金属層
16b 上部金属膜
17 金属配線層
18 ランド
19 第2の絶縁膜
20 金属バンプ
21 プローブ痕
22 プローブ針
23 めっきレジスト膜
24 ドライフィルムレジスト膜
30 半導体ウェハ
Claims (7)
- 半導体チップを有する半導体装置であって、
前記半導体チップは、少なくとも1つの半導体素子と、主面上に形成され且つ前記半導体素子と電気的に接続された素子電極とを備え、
前記半導体チップの主面上には、半導体素子を含む半導体素子形成領域と、前記半導体素子形成領域以外の領域に相当する素子配置禁止領域とが形成され、
前記素子電極は外部接続用端子である金属バンプに接続するための金属配線と接続される接続用領域と、半導体チップの電気特性検査のためのプローブ針と接続される検査用領域とで構成され、
前記素子電極の接続用領域が前記半導体素子形成領域内に配置され、且つ前記素子電極の検査用領域が前記素子配置禁止領域に形成されていることを特徴とする半導体装置。 - 素子電極の接続用領域が、この素子電極に接続された半導体素子の配設位置近傍に配置され、且つ前記素子電極に接続される金属バンプの配設位置近傍に配置されていることを特徴とする請求項1記載の半導体装置。
- 素子電極における接続用領域と検査用領域との境界上の少なくとも一部分に保護膜が形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 素子電極において、接続用領域と検査用領域とが、前記素子電極を構成する金属と同一の材料の金属からなる所定の幅および長さからなる接続配線で電気的に接続され、且つ前記接続配線上には保護膜が形成されていることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 半導体基板の主面上に、外部接続用端子である金属バンプに接続するための金属配線に接続される接続用領域と、半導体チップの電気特性検査のためのプローブ針と接続される検査用領域とを有する複数の素子電極を、前記接続用領域が半導体素子を含む素子形成領域内に配置され、且つ前記検査用領域が前記素子形成領域以外の領域に相当する素子配置禁止領域に配置されるように形成する第1の工程と、
保護膜を素子電極上で部分的に開口させて形成する第2の工程と、
前記素子電極の検査用領域にプローブ針を接続して半導体チップの電気特性検査を行う第3の工程と、
第1の絶縁膜を前記素子電極の接続用領域内に開口させて形成する第4の工程と、
前記第1の絶縁膜上に素子電極から金属バンプに接続するための金属配線層およびランドを形成する第5の工程と、
前記金属配線層を覆い、外部接続端子である金属バンプに接続するランド部分を開口して第2の絶縁膜を形成する第6の工程と、
外部接続端子である金属バンプを形成する第7の工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第2の工程において、保護膜を素子電極上で部分的に開口させて形成する際に、接続用領域と検査用領域との境界の少なくとも一部分に保護膜を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 第1の工程において、半導体基板の主面上に、接続用領域と検査用領域とを有する複数の素子電極を形成すると同時に、これらの接続用領域と検査用領域とを接続する所定の幅および長さの接続配線を形成し、この後の工程において、接続配線上に保護膜を形成することを特徴とする請求項5または6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004132283A JP4446793B2 (ja) | 2004-04-28 | 2004-04-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004132283A JP4446793B2 (ja) | 2004-04-28 | 2004-04-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317685A true JP2005317685A (ja) | 2005-11-10 |
JP4446793B2 JP4446793B2 (ja) | 2010-04-07 |
Family
ID=35444799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004132283A Expired - Fee Related JP4446793B2 (ja) | 2004-04-28 | 2004-04-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4446793B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218831A (ja) * | 2007-03-06 | 2008-09-18 | Olympus Corp | 半導体装置 |
JP2008235539A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009246218A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2010016202A (ja) * | 2008-07-04 | 2010-01-21 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2010050224A (ja) * | 2008-08-20 | 2010-03-04 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010514148A (ja) * | 2006-12-13 | 2010-04-30 | ケンブリッジ シリコン ラジオ リミテッド | チップ実装 |
JP2011505695A (ja) * | 2007-11-30 | 2011-02-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | アルミニウムフリーソルダーバンプ接合用に設計されたダイ領域と、アルミニウムフリーワイヤボンディング用に設計されたテスト構造とを有する半導体デバイス |
JP2013219385A (ja) * | 2013-06-21 | 2013-10-24 | Renesas Electronics Corp | 半導体装置 |
JP2014022630A (ja) * | 2012-07-20 | 2014-02-03 | Rohm Co Ltd | 半導体装置 |
JP2015015505A (ja) * | 2014-10-24 | 2015-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015213190A (ja) * | 2015-07-10 | 2015-11-26 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-04-28 JP JP2004132283A patent/JP4446793B2/ja not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659894B2 (en) | 2006-12-13 | 2017-05-23 | Qualcomm Technologies International, Ltd. | Chip mounting |
US9177885B2 (en) | 2006-12-13 | 2015-11-03 | Cambridge Silicon Radio Limited | Chip mounting |
TWI475621B (zh) * | 2006-12-13 | 2015-03-01 | Cambridge Silicon Radio Ltd | 晶片安裝技術 |
JP2010514148A (ja) * | 2006-12-13 | 2010-04-30 | ケンブリッジ シリコン ラジオ リミテッド | チップ実装 |
JP2008218831A (ja) * | 2007-03-06 | 2008-09-18 | Olympus Corp | 半導体装置 |
JP2008235539A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2011505695A (ja) * | 2007-11-30 | 2011-02-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | アルミニウムフリーソルダーバンプ接合用に設計されたダイ領域と、アルミニウムフリーワイヤボンディング用に設計されたテスト構造とを有する半導体デバイス |
US8912540B2 (en) | 2008-03-31 | 2014-12-16 | Renesas Electronics Corporations | Semiconductor device |
US9646901B2 (en) | 2008-03-31 | 2017-05-09 | Renesas Electronics Corporation | Semiconductor device with bond pad wiring lead-out arrangement avoiding bond pad probe mark area |
US10566255B2 (en) | 2008-03-31 | 2020-02-18 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US8415199B2 (en) | 2008-03-31 | 2013-04-09 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
US10134648B2 (en) | 2008-03-31 | 2018-11-20 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
US9911673B2 (en) | 2008-03-31 | 2018-03-06 | Renesas Electronics Corporation | Semiconductor device with bond pad wiring lead-out arrangement avoiding bond pad probe mark area |
US9165845B2 (en) | 2008-03-31 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor device |
JP2009246218A (ja) * | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2010016202A (ja) * | 2008-07-04 | 2010-01-21 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2010050224A (ja) * | 2008-08-20 | 2010-03-04 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014022630A (ja) * | 2012-07-20 | 2014-02-03 | Rohm Co Ltd | 半導体装置 |
JP2013219385A (ja) * | 2013-06-21 | 2013-10-24 | Renesas Electronics Corp | 半導体装置 |
JP2015015505A (ja) * | 2014-10-24 | 2015-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015213190A (ja) * | 2015-07-10 | 2015-11-26 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4446793B2 (ja) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485967B2 (en) | Semiconductor device with via hole for electric connection | |
US6512298B2 (en) | Semiconductor device and method for producing the same | |
US7508072B2 (en) | Semiconductor device with pad electrode for testing and manufacturing method of the same | |
US7732925B2 (en) | Semiconductor device and manufacturing method thereof | |
US8901754B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4446793B2 (ja) | 半導体装置およびその製造方法 | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
KR101060842B1 (ko) | 반도체 패키지의 제조 방법 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
US6897127B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
JP4213672B2 (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
KR20090032225A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법 | |
JP5168965B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004296812A (ja) | 半導体装置及びその製造方法 | |
US7129581B2 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
US7144760B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment | |
US7541273B2 (en) | Method for forming bumps | |
JP6305375B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006222103A (ja) | 半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法 | |
KR101113501B1 (ko) | 반도체 패키지의 제조 방법 | |
JP2007258354A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |