JP2006222103A

JP2006222103A - 半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法

Info

Publication number: JP2006222103A
Application number: JP2005031175A
Authority: JP
Inventors: Keiji Miki; 啓司三木; Hiroki Naraoka; 浩喜楢岡
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-02-08
Filing date: 2005-02-08
Publication date: 2006-08-24

Abstract

【課題】再配線構造を有する半導体ウェハを、電気特性検査にて不良と判定された半導体チップを含むウェハ状態で一括してバーンイン検査を行うことのできる半導体ウェハとその製造方法ならびに検査方法を提供する。
【解決手段】再配線構造の製造工程において、ネガ型の感光性材料を使用することにより、電気特性検査にて不良と判定された半導体チップ１０ｂについてのみ、バーンインスクリーニングで使用するための素子電極１１ｂｉとバーンインスクリーニングで使用する共通配線との電気的接続を選択的に遮断する。
【選択図】図２

Description

本発明は、半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法に関し、半導体装置をウェハ状態で一括パッケージングする技術、およびウェハ状態で一括検査する技術、特にウェハ状態でバーンインスクリーニングする技術に係るものである。

近年、情報通信機器や事務用電子機器の小型化および高機能化が進むのに伴って、これらの電子機器に搭載される半導体集積回路装置等の半導体装置には、その小型化と共に、入出力のための外部端子の数を増加することが要求されている。

これらの要求を実現させる技術として、半導体装置を半導体チップと同等の大きさに形成できるように外部端子を配置するＣＳＰ（Chip Size Package）技術や、ＴＡＢテープと呼ばれる薄膜上の配線基板を用いるＴ−ＢＧＡ（Tape-Ball Grid Array）技術の開発が進んでいる。

また一方では、樹脂またはセラミックスにモールドされた形で供給される一般的な半導体装置についても、ウェハプロセスの微細化によって、半導体チップサイズの縮小が可能となってきている。しかし、上述したように、外部端子数は増加傾向にあるために、半導体チップに形成される素子電極のサイズや素子電極間ピッチを狭くする必要があり、ワイヤーボンド等に支障を来たしてしまう。

このため、半導体ウェハプロセス終了後、ワイヤーボンディング工程の前に、ボンディング可能なピッチまで素子電極を広げる工程が必要となってきており、再配線技術（再配置配線技術）の開発が必要となってきている。

さらに、ベアチップを直接回路基板に実装する方法が開発され、品質保証された半導体装置の供給が望まれているが、前述したウェハプロセスの微細化に伴って、再配線技術（再配置配線技術）の開発が必要となっている。

以下に、従来の配線技術の一例であるウェハレベルＣＳＰ技術について図面を参照しながら説明する。このウェハレベルＣＳＰ技術は、半導体ウェハの状態において半導体チップの素子電極を外部と接続するための配線（再配線）及び外部端子を形成する技術である。

図１４及び図１５は従来の半導体装置の一例を示し、図１４は表面の部材を部分的に剥した状態を示す平面図であり、図１５は図１４におけるＣ−Ｃ’線部の断面構成を示している。

図１４および図１５に示すように、半導体チップ１００には半導体素子（図示省略）を含めた回路が形成されており、半導体チップ１００の上には、半導体チップ１００の電極である素子電極１０１と、保護膜（パッシベーション膜）１０２とが形成されており、保護膜（パッシベーション膜）１０２は素子電極１０１の上側で開口している。

保護膜１０２の上には第１の絶縁膜１０３が形成されており、絶縁膜１０３は素子電極１０１の上側に開口部１０４を有している。絶縁膜１０３の上には金属配線層１０６が形成されており、金属配線層１０６は一方の端部が素子電極１０１と接続され、他方の端部がランド１０７と接続されている。

前記金属配線層１０６は、例えばスパッタ法によって形成されたＴｉ等のバリアメタルおよびＣｕ等からなる下部金属層１０５ａと、下部金属層１０５ａの上方に電気めっき法によって形成されたＣｕ等からなる上部金属膜１０５ｂとによって構成されている。

また、第１の絶縁膜１０３の上には、金属配線層１０６およびランド１０７の周囲を覆って第２の絶縁膜１０８を形成しており、第２の絶縁膜１０８はランド１０７の上側に開口部を有している。第２の絶縁膜１０８の開口部にはランド１０７と接続される金属バンプ１０９が形成されている。

このように、従来の半導体装置では、半導体チップ１００の素子電極１０１を金属配線層１０６及びランド１０７を介して金属バンプ１０９と接続することにより、金属バンプ１０９を外部端子として利用できるように構成している。

また、上述した工程をすべてウェハ状態で行い、最終的に個々の半導体装置に分割することにより、金属バンプ１０９を半導体チップ１００の主面上に配置されて半導体チップ１００と同等の大きさをなす半導体装置が実現される。

一方、近年の半導体集積回路装置等の小型化、高性能化に伴って、バーンインという手法によってスクリーニングを行う、いわゆるバーンインスクリーニングされた半導体製品の供給が要望されている。このバーンインスクリーニングは、半導体集積回路装置等を温度および電圧ストレスを印加した状態、すなわちストレスを加速した状態に置くことにより、初期不良品や、短寿命品を除去する方法である。

現状において、一般的な半導体装置に対するバーンインスクリーニングは、樹脂またはセラミックスによりモールドされた後の個々の半導体装置毎に行われており、検査時間あるいは検査コストの面で決して効率的とはいえなかった。

このため、バーンインスクリーニングを半導体ウェハの加工工程終了後のウェハ状態で一括して行うことが考えられる。このウェハ状態でバーンインを行うには、同一ウェハ上に形成された複数の半導体チップへ同時に電源や信号を印加して動作させる必要がある。しかし、これらの電源や信号を各々の半導体チップに対して独立に供給するには、膨大な数の配線をウェハ上から引き回す必要があり、コスト的な面から非現実的である。

このため、できる限り多くの電極を共通化する必要がある。ところが、配線が共通化された複数の半導体チップにおいて、１つの半導体チップに異常電流が流れると他の半導体チップにもその影響が及び、正常なバーンインスクリーニングを実施することが困難となる。つまり、異常チップを共通配線から切り離す必要がある。

このような問題点に対処するものとして、例えば、特許文献１に開示するものがある。これは、バーンインスクリーニングの前に行う事前の電気特性検査工程において不良と判定された異常半導体チップを共通配線から切り離すために、異常半導体チップが有するバーンイン検査用の電極部分に対して不導体樹脂などを形成し、その後にウェハ状態で一括してバーンインスクリーニングを行う方法である。

また、特許文献２に開示する方法では、バーンインスクリーニングの前に、半導体チップの良否を判定する事前の電気特性検査工程と、スクライブラインでカットするカット工程とを行い、事前の電気特性検査工程で不良と判定された半導体チップを取り除いた後にバーンインスクリーニングを行う。

これらの方法によれば、バーンインスクリーニングの際に使用する共通配線が、事前検査において不良と判定された半導体チップから切り離されるため、ウェハ状態で一括してバーンインスクリーニングが実施できる。
特許第３３９５３０４号公報特開２００４−３１４６３号公報

しかしながら、前述したウェハレベルＣＳＰに代表される再配線（再配置配線）技術を用いて形成される半導体装置において、ウェハ状態で前述したバーンインスクリーニングを一括して実施しようとすると以下に述べる問題がある。

特許文献１に示した方法、つまり異常半導体チップのバーンイン検査用の電極部分に対して不導体樹脂等を形成する方法では、この不導体樹脂等が再配線形成工程（絶縁膜形成やレジスト形成等）において使用する有機溶剤に晒されて溶出し、絶縁膜やレジスト膜の形状異常を起こしたり、溶出した成分が半導体装置の信頼性に悪影響を及ぼしたりするなどの問題があった。

また、途中工程でのバーンインスクリーニングとなるため、再配線形成工程以降の工程で形成される配線や外部接続用端子のスクリーニングは行えないという問題があった。
特許文献２に示した方法、つまりスクライブラインでカットした後に事前検査で不良と判定された半導体チップを除去し、その後バーンインスクリーニングを行う方法では、各半導体チップはシート上に貼りつけられているとはいえ、それぞれ別々の個体としてすでに分離されているので、完全なウェハ状態の場合と比べて各半導体チップのバーンイン検査用の端子の位置にズレが生じている。

このため、端子に対するプローブのコンタクト精度が悪くなり、コンタクトが確実に行われているかどうかを確認する必要が生じたり、ひどい場合には、コンタクトが取れないチップが発生してしまったりするという問題があった。

本発明は、上記課題を解決するものであり、再配線構造を有する半導体チップが複数形成された半導体ウェハにおいて、個々の半導体装置に分割された後にバーンインスクリーニングを行うのではなく、半導体ウェハの加工工程終了後の電気特性検査工程で不良と判定された半導体チップに対し、そのバーンインスクリーニングに使用される共通配線を半導体装置の信頼性に悪影響を及ぼすことなく電気的に切り離すことにより、ウェハ状態で一括してバーンインスクリーニングを行うことができる半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法を提供することを目的とするものである。

上記課題を解決するために本発明にかかる半導体ウェハは、複数の半導体チップを有し、前記半導体チップが、少なくとも１つの半導体素子と、主面上に形成されて前記半導体素子と電気的に接続された素子電極とを備え、前記半導体チップの主面上に外部接続用端子および前記外部接続用端子と前記素子電極とを接続するための金属配線部を再配置してなり、少なくとも１つの外部接続用端子がバーンインスクリーニングで使用する共通配線に接続される半導体ウェハであって、
前記半導体ウェハのウェハプロセス終了後の電気特性検査で不良と判定された前記半導体チップは、前記バーンインスクリーニングで使用するための前記素子電極と前記共通配線との電気的接続が選択的に遮断されていることを特徴とするものである。

上記した構成により、前記電気特性検査において不良と判定された前記半導体チップは、前記バーンインスクリーニングに使用するための前記素子電極がバーンインスクリーニングに使用する共通配線に対して電気的接続が遮断されているので、前記共通配線を使用してバーンインスクリーニングを行っても異常電流が流れることなく、前記電気特性検査において良品と判定された半導体チップの初期不良品や短寿命品のスクリーニングをウェハ状態において行うことが可能となる。

また、本発明にかかる半導体ウェハにおいて、電気特性検査で不良と判定された前記半導体チップは、前記バーンインスクリーニングで使用するための前記外部接続用端子とこれに対応する前記素子電極との電気的接続が前記金属配線部において選択的に遮断されていることが好ましい。

上記した構成により、前記電気特性検査で不良と判定された前記半導体チップであるか、良品と判定された前記半導体チップであるかに拘らず、バーンインスクリーニングに使用される共通配線に接続するための外部接続用端子がウェハ状態にある全ての前記半導体チップに存在し、かつ不良の前記半導体チップにおいて前記バーンインスクリーニングで使用するための前記外部接続用端子とこれに対応する前記素子電極との電気的接続が前記金属配線部において選択的に遮断されている。

このため、前記バーンインスクリーニングに際してプロービングする全ての半導体チップにおいてバーンインスクリーニングに使用される共通配線とこの共通配線に接続するための外部接続用端子とが接触し、不良と判定された前記半導体チップであるか、良品と判定された前記半導体チップであるかに拘らず、確実にプロービングする状態で前記バーンインスクリーニングすることができ、かつ良品と判定された前記半導体チップへ異常電流が流れることを防止できる。

また、本発明にかかる半導体ウェハにおいては、前記外部接続用端子が金属バンプであることが好ましい。
この構成によると、ウェハ状態で一括してバーンインスクリーニングを行った後で個々の半導体装置に分割すれば、半導体チップのみならず、再配線や外部接続用端子をなす金属バンプ等の後工程にて形成した部分を含めたバーンインスクリーニングを行うことができ、信頼性の高いチップサイズパッケージを容易に得ることができる。

本発明の半導体ウェハの製造方法は、半導体基板の主面上に複数の半導体チップを形成する工程であって、半導体チップとして、少なくとも１つの半導体素子と、前記半導体素子と電気的に接続された素子電極と、各半導体チップの主面を覆い前記素子電極上に開口部を有するパッシベーション膜とを形成する第１の工程と、前記半導体チップの電気的特性を検査する第２の工程と、前記パッシベーション膜の上に第１の絶縁膜を前記素子電極の上で開口させて形成する第３の工程と、前記第１の絶縁膜上に、前記素子電極に接続する金属配線層および前記金属配線層に接続するランドを形成する第４の工程と、前記第１の絶縁膜上に、前記ランドの周囲および前記金属配線層を覆い前記ランドの上で開口させて第２の絶縁膜を形成する第５の工程と、前記ランドに接続する外部接続用端子を形成する第６の工程とを含む半導体ウェハの製造方法において、
前記第３の工程もしくは前記第４の工程が、前記第２の工程において不良と判定された半導体チップにおいて、バーンインスクリーニングに使用される共通配線に接続するための前記素子電極と前記共通配線との電気的接続を選択的に遮断する工程を含むことを特徴とする。

上記した構成により、前記電気特性検査において不良と判定された半導体チップの素子電極と、前記バーンインスクリーニングに使用される外部接続用端子との電気的接続を選択的に遮断でき、ウェハ状態で一括してバーンインスクリーニングを行っても異常電流が流れることなく、前記第２の工程で良品と判断された半導体チップについて不良品や短寿命品のスクリーニングを行うことができ、また、その後それぞれの半導体装置に分割することにより、信頼性の高いチップサイズパッケージを得ることができる。

また、本発明の半導体ウェハの製造方法においては、前記第３の工程が、前記半導体チップの主面上に第１の絶縁膜を全面に形成する工程と、前記素子電極の上に対応する部位を光に対して選択的に遮断して前記第１の絶縁膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記素子電極のうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記素子電極の上で前記第１の絶縁膜を選択的に露光する工程と、前記第１の絶縁膜の露光されていない部分を現像によって開口させる工程とを含むことが好ましい。

また、本発明の半導体ウェハの製造方法においては、前記第４の工程が、前記半導体チップの主面上に前記第１の絶縁膜を含んでめっきレジスト膜を全面に形成する工程と、前記金属配線層に対応する部分を光に対して選択的に遮断して前記めっきレジスト膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記金属配線層のうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記金属配線層の上で前記めっきレジスト膜を選択的に露光する工程と、前記めっきレジスト膜の露光されていない部分を現像によって開口させる工程とを含むことが好ましい。

また、本発明の半導体ウェハの製造方法においては、前記第４の工程が、前記半導体チップの主面上に前記第１の絶縁膜を含んでドライフィルムレジスト膜を全面に形成する工程と、前記ランドに対応する部分を光に対して選択的に遮断して前記ドライフィルムレジスト膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記ランドのうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記ランドの上で前記ドライフィルムレジスト膜を選択的に露光する工程と、前記ドライフィルムレジスト膜の露光されていない部分を現像によって開口させる工程とを含むことが好ましい。

本発明の半導体ウェハの製造方法は、半導体基板の主面上に複数の半導体チップを形成する工程であって、半導体チップとして、少なくとも１つの半導体素子と、前記半導体素子と電気的に接続された素子電極と、各半導体チップの主面を覆い前記素子電極上に開口部を有するパッシベーション膜とを形成する第１の工程と、前記半導体チップの電気的特性を検査する第２の工程と、前記パッシベーション膜上に、外部接続用端子および外部接続用端子を前記素子電極に接続する金属配線層とを形成する第３の工程と、前記金属配線層を覆い外部接続用端子の上に開口を有した絶縁膜を形成する第４の工程とを含む半導体ウェハの製造方法において、
前記第４の工程が、前記第２の工程で不良と判定された半導体チップにおいて、バーンインスクリーニングに使用する共通配線に接続するための前記外部接続用端子の上に開口がない絶縁膜を形成し、前記共通配線に接続するための前記外部接続用端子と前記共通配線との電気的接続を選択的に遮断する工程を含むことを特徴とするものである。

上記した構成により、前記電気特性検査において不良と判定された半導体チップに対応する素子電極と、前記バーンインスクリーニングに使用される外部接続用端子との電気的接続を選択的に遮断でき、ウェハ状態で一括してバーンインスクリーニングを行っても異常電流が流れることなく、前記第２の工程で良品と判断された半導体チップについて不良品や短寿命品のスクリーニングを行うことができる。また、その後それぞれの半導体装置に分割することにより、信頼性の高いチップサイズパッケージを得ることができる。

また、本発明の半導体ウェハの製造方法において、前記第４の工程が、前記半導体ウェハの主面上に絶縁膜を全面に形成する工程と、前記外部接続用端子に対応する部位を光に対して選択的に遮断して前記絶縁膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおいて前記素子電極と接続される金属配線層および前記外部接続用端子のうちで、少なくとも前記バーンインスクリーニングに使用される共通配線と電気的に接続するための外部接続用端子の上で前記絶縁膜を選択的に露光する工程と、前記絶縁膜の露光されていない部分を現像によって開口させる工程とを含むことが好ましい。

上記した構成により、従来の工程の他に、前記第２の工程において不良と判定された半導体チップに対し、そのバーンインスクリーニングに使用される共通配線と電気的に接続するための外部接続用端子の上に対応する前記絶縁膜への露光工程を追加する以外は、何ら工程を追加する必要がなく、前記第２の工程において不良と判断された半導体チップにおいて共通配線と電気的に接続するための外部接続用端子が絶縁膜で前記共通配線との電気的接続を遮断されるため、ウェハ状態で一括してバーンインスクリーニングを行うことが可能となる。

本発明の半導体ウェハの検査方法は、半導体基板の主面上に複数の半導体チップを形成する工程と、前記半導体チップの電気的特性を検査する工程と、前記電気的特性検査において不良と判定された半導体チップに対して、バーンインスクリーニングに使用される共通配線に接続するための素子電極と前記共通配線との電気的接続を遮断する工程と、前記共通配線を有するプローブ手段によって同一ウェハ上に複数形成された前記半導体チップの少なくとも一部を同時にプロービングしてバーンインスクリーニングする工程とを備えることを特徴とするものである。

上記した構成により、前記共通配線を有するプローブ手段は何ら変更することなく、電気的特性検査において不良と判定されたチップに異常電流が流れることなく、ウェハ状態で一括してバーンインスクリーニングを行うことが可能となる。

本発明によれば、前記電気的特性検査において不良と判定された半導体チップに対応する前記素子電極と、バーンインスクリーニングに使用される前記共通配線との電気的接続を遮断することにより、良品と判断された半導体チップと、不良と判断された半導体チップが混在する半導体ウェハについても、ウェハ状態で一括して正確なバーンイン試験を行うことが可能となり、バーンインスクリーニングが行われている信頼性の高い半導体ウェハを、製造コストや、製造リードタイムを低減して製造することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。図１および図２は、本発明の第１の実施形態にかかる半導体ウェハの一部を示し、図１は表面の部材を部分的にはがした状態を示す平面図であり、図２は図１におけるＡ−Ａ’線部の断面構成を示している。

図１および図２に示す本発明にかかる半導体ウェハは、半導体ウェハ加工工程の終了後に、個々の半導体チップの電気特性を検査する電気特性検査工程、および外部接続用端子形成工程を経て製造されたもので、バーンインスクリーニングにかけられる。

図１および図２に示すように、半導体ウェハの各半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されている。

本実施の形態で例示する半導体ウェハには、ウェハ加工工程終了後に行った半導体チップ１０の電気特性検査にて良品と判定された半導体チップ１０ａと、不良と判断された半導体チップ１０ｂとが存在している。以下に、良品の半導体チップ１０ａと不良の半導体チップ１０ｂのそれぞれについて説明する。

電気特性検査において良品と判定された半導体チップ１０ａは、保護膜１２の上にネガ型の感光性絶縁材料からなる第１の絶縁膜１３が形成されており、素子電極１１の上側に第１の絶縁膜１３の開口部１４が形成されている。

第１の絶縁膜１３の上には下部金属層１５ａと上部金属膜１５ｂからなる金属配線層１６が形成される。下部金属層１５ａは例えばＴｉのバリアメタルとＣｕからなり、スパッタ法によって形成される。上部金属膜１５ｂはＣｕからなり、下部金属層１５ａの上方に電気めっき法によって形成される。

金属配線層１６は一方の端部が第１の絶縁膜１３の開口部１４を通して素子電極１１と接続され、他方の端部が金属配線層１６の上に形成したＣｕからなるランド１７と接続されており、金属配線層１６とランド１７とで金属配線部を形成する。

ランド１７の周囲、および金属配線層１６と第１の絶縁膜１３の上には熱硬化性のエポキシ樹脂からなる第２の絶縁膜１８が形成されている。第２の絶縁膜１８はランド１７の上側に開口部を有し、この第２の絶縁膜１８の開口部にはランド１７と接続して外部接続用端子をなす半田の金属バンプ１９が形成されている。

これらの外部接続用端子をなす金属バンプ１９のうちの少なくとも１つは、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉであり、この金属バンプ１９ｂｉに対応するランド１７ｂｉ、金属配線層１６ｂｉおよび素子電極１１ｂｉがそれぞれの半導体チップ１０ａに存在する。

次に、電気特性検査において不良と判断された半導体チップ１０ｂは、基本的な構成において良品と判断された半導体チップ１０ａと同様であり、保護膜１２の上にネガ型の感光性絶縁材料からなる第１の絶縁膜１３が形成され、素子電極１１の上側に第１の絶縁膜１３の開口部１４が形成される。

しかし、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉに対応する素子電極１１ｂｉの上側には第１の絶縁膜１３の開口部（図面において符号１４ｘで示す）が形成されておらず、金属配線層１６ｂｉと素子電極１１ｂｉとが接続していない。

なお、下部金属層のバリアメタルを構成する材料はＴｉに限られず、第１の絶縁膜１３との強い密着性を有し、金属配線層１６のエッチング液に対するバリア性を有する材料であれば良く、例えばＴｉＷやＣｒ等を用いても良い。また、下部金属層の下部金属膜および上部金属膜およびランド１７を構成する材料はＣｕに限られず、導電性を有する材料であれば良く、それぞれが異なる導電性材料により構成されていても良い。また、金属配線層１６およびランド１７は一工程で形成しても良いし、別々の工程で形成しても良い。また、第２の絶縁膜１８についても熱硬化性エポキシ樹脂に限られず、絶縁性を有する材料であれば良く、例えば第１の絶縁膜と同一の、ネガ型感光性絶縁材料でも良い。

上記した構成により、電気特性検査工程において不良と判断された半導体チップ１０ｂについては、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉが存在するが、この金属バンプ１９ｂｉに対応する素子電極１１ｂｉの上側の第１の絶縁膜１３に開口部（図２において符号１４ｘで示す）は形成されていないので、素子電極１１ｂｉと金属バンプ１９ｂｉは電気的に遮断されている。

したがって、半導体ウェハをウェハ状態で一括してバーンインスクリーニングするに際し、共通配線と金属バンプ１９ｂｉを接続しても、不良の半導体チップ１０ｂを通して異常電流が流れることなく、確実なバーンインスクリーニングを行うことができる。

図３は、本発明の第２の実施の形態にかかる半導体ウェハを示している。この半導体ウェハにおいても、前述した本発明の第１の実施形態にかかる半導体ウェハの場合と同様に、半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されており、ウェハ加工工程終了後に半導体チップの電気特性検査が行われ、この特性検査にて良品と判定された半導体チップ１０ａと、不良と判断されたチップ１０ｂとがウェハ内に存在している。

また、前述したように、電気特性検査において良品と判断された半導体チップ１０ａは、その金属バンプ１９のうちの少なくとも１つが、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉであり、この金属バンプ１９ｂｉに対応するランド１７ｂｉ、金属配線層１６ｂｉおよび素子電極１１ｂｉがそれぞれの半導体チップ１０ａに存在する。そして、素子電極１１の上側に第１の絶縁膜１３の開口部１４が形成され、開口部１４を通して素子電極１１ｂｉに接続する金属配線層１６ｂｉが存在する。本実施の形態において、金属配線層１６、１６ｂｉはネガ型のめっきレジストをパターニングしてめっき法によって形成される。

一方、電気特性検査において不良と判断された半導体チップ１０ｂは、基本的な構成において良品と判断された半導体チップ１０ａと同様であり、保護膜１２の上にネガ型の感光性絶縁材料からなる第１の絶縁膜１３が形成され、素子電極１１の上側に第１の絶縁膜１３の開口部１４が形成される。

しかし、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉは存在するが、この金属バンプ１９ｂｉに対応する金属配線（図３において符号１６ｘで示す）は形成されていないので、素子電極１１ｂｉと金属バンプ１９ｂｉは電気的に遮断されている。

図４は、本発明の第３の実施の形態にかかる半導体ウェハを示している。この半導体ウェハにおいても、前述した本発明の第１の実施形態にかかる半導体ウェハの場合と同様に、半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されており、ウェハ加工工程終了後に半導体チップの電気特性検査が行われ、この特性検査にて良品と判定された半導体チップ１０ａと、不良と判断されたチップ１０ｂとがウェハ内に存在している。

また、前述したように、電気特性検査において良品と判断された半導体チップ１０ａは、その金属バンプ１９のうちの少なくとも１つが、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉであり、この金属バンプ１９ｂｉに対応するランド１７ｂｉ、金属配線層１６ｂｉおよび素子電極１１ｂｉがそれぞれの半導体チップ１０ａに存在する。本実施の形態において、ランド１７、１７ｂｉはネガ型のドライフィルムレジストをパターニングしてめっき法によって形成される。

一方、電気特性検査において不良と判断された半導体チップ１０ｂは、基本的な構成において良品と判断された半導体チップ１０ａと同様であり、保護膜１２の上にネガ型の感光性絶縁材料からなる第１の絶縁膜１３が形成され、素子電極１１の上側に第１の絶縁膜１３の開口部１４が形成され、金属バンプ１９を金属配線層１６に接続するランド１７が存在する。

しかし、バーンインスクリーニングに使用される共通配線と接続するための金属バンプ１９ｂｉは存在するが、この金属バンプ１９ｂｉに対応するランド１７ｂｉ（図４において符号１７ｘで示す）は形成されていないので、素子電極１１ｂｉと金属バンプ１９ｂｉは電気的に遮断されている。

図５および図６は、本発明の第４の実施形態にかかる半導体ウェハの一部を示し、図５は表面の部材を部分的にはがした状態を示す平面図であり、図６は図５におけるＢ−Ｂ’線部の断面構成を示している。

図５および図６に示す本発明にかかる半導体ウェハは、半導体ウェハ加工工程の終了後に、個々の半導体チップの電気特性を検査する電気特性検査工程、および外部接続用端子形成工程を経て製造されたもので、バーンインスクリーニングにかけられる。

図５および図６に示すように、半導体ウェハの各半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されている。

電気特性検査において良品と判定された半導体チップ１０ａは、保護膜１２の上にＡｌからなる金属配線層１６’がスパッタ法によって形成されている。金属配線部をなす金属配線層１６’は一方の端部が保護膜１２の開口を通して素子電極１１と接続されており、他方の端部が外部接続用端子２０として用いられる。

金属配線層１６’と保護膜１２の上にはネガ型の感光性絶縁材料からなる絶縁膜２１が形成されており、絶縁膜２１は金属配線層１６’の外部接続用端子２０の上に開口部２１’を有している。

これらの外部接続用端子２０のうちの少なくとも１つは、バーンインスクリーニングに使用される共通配線と接続するための外部接続用端子２０ｂｉであり、この外部接続用端子２０ｂｉに対応する開口部２１’ｂｉ、金属配線層１６’ｂｉおよび素子電極１１ｂｉがそれぞれの半導体チップ１０ａに存在する。

次に、電気特性検査において不良と判断された半導体チップ１０ｂは、基本的な構成において良品と判断された半導体チップ１０ａと同様であり、保護膜１２の上に金属配線層１６’が形成され、金属配線層１６’が保護膜１２の開口を通して素子電極１１と接続され、絶縁膜２１が外部接続用端子２０の上に開口部２１’を有している。

しかし、バーンインスクリーニングに使用される共通配線と接続するための外部接続用端子２０ｂｉの上側には開口部（図６において符号２１’Ｘで示す）は形成されておらず、素子電極１１ｂｉはバーンインスクリーニングに使用する共通配線に対して電気的に遮断される。

したがって、半導体ウェハをウェハ状態で一括してバーンインスクリーニングするに際し、不良の半導体チップ１０ｂを通して異常電流が流れることなく、確実なバーンインスクリーニングを行うことができる。

次に、上述した各実施の形態の半導体ウェハの製造方法について図面を参照しながら説明する。
図７（ａ）〜図７（ｆ）および図８（ａ）〜（ｅ）および図９（ａ）〜（ｅ）は、本発明の第１の実施形態にかかる半導体ウェハの製造方法を示しており、図１のＡ−Ａ’線における工程順の断面構成を示している。

まず、図７（ａ）に示すように、半導体基板（半導体ウェハ）に複数の半導体チップ１０を形成する。各半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されている。

これらの素子電極１１のうちの少なくとも１つは、バーンインスクリーニングに使用される共通配線と接続するための素子電極１１ｂｉであり、この素子電極１１ｂｉがそれぞれの半導体チップ１０に存在する。

次に、図７（ｂ）に示すように、各素子電極１１にプローブ針３１を接触させ、半導体チップ１０の電気特性検査を行い、個々の半導体チップ１０の良否を判定し、良品チップ１０ａと不良チップ１０ｂに区別する。

次に、図７（ｃ）に示すように、半導体ウェハの主面上に第１の絶縁膜１３としてネガ型の感光性絶縁膜を形成する。
次に、図７（ｄ）に示すように、第一の絶縁膜開口用マスク３２を使用して、素子電極１１の上部およびスクライブレーン上を遮光した状態で露光する。

次に、図７（ｅ）に示すように、第一の絶縁膜用不良チップ対応マスク３３を使用して、図７（ｂ）の工程にて不良と判定された半導体チップ１０ｂにおいて、バーンインスクリーニングに使用される共通配線と接続するための素子電極１１ｂｉの上部のみを選択的に露光する。なお、選択的に露光する範囲は素子電極１１ｂｉの上部に必ずしも限るものではなく、不良と判定された半導体チップ１０ｂの上部全領域について露光を行っても良い。

次に、図７（ｆ）に示すように、現像処理を行って、図７（ｄ）および図７（ｅ）の工程で露光されなかった部分の第１の絶縁膜を除去して開口部１４を形成する。このとき、図７（ｅ）の工程にて露光された不良の半導体チップ１０ｂの素子電極１１ｂｉの上部には開口部（符号１４Ｘで示す）は形成されない。

次に、図８（ａ）に示すように、スクライブレーン以外の開口部の内部および第一の絶縁膜１３上に下部金属層１５ａを形成する。下部金属層１５ａはスパッタリング法によりチタンからなるバリアメタルおよびＣｕからなる下部金属膜とから構成される。

なお、バリアメタルおよび下部金属膜からなる下部金属層１５ａの形成は、スパッタリング法に限らず真空蒸着法、ＣＶＤ法または無電解めっき法等を用いても良い。また、下部金属層１５ａのバリアメタルに用いる材料は、チタンに限らずＴｉＷまたはＣｒ等を用いても良い。

次に、図８（ｂ）に示すように、バリアメタルと下部金属膜で構成される下部金属層１５ａの全面にポジ型またはネガ型の感光性めっきレジスト材料３４を塗布し、所定の形状を有するマスクを用いて露光、現像することにより、再配線の形状に開口するめっきレジスト膜３４を形成する。

次に、図８（ｃ）に示すように、めっきレジスト膜３４をマスクとして用いた電解めっき法により、下部金属層１５ａをシードとしてＣｕからなる上部金属膜１５ｂを形成する。

次に、図８（ｄ）に示すように、めっきレジスト膜３４を分解して除去する。
次に、図８（ｅ）に示すように、下部金属層１５ａおよび上部金属膜１５ｂの上にドライフィルムレジスト膜３５を形成し、所定の形状を有するマスクを用いて露光、現像することにより、ランド１７に対応する部分に開口部を設ける。

次に、図９（ａ）に示すように、ドライフィルムレジスト膜３５をマスクとして用いた電気めっき法により、下部金属層１５ａおよび上部金属膜１５ｂをシードとしてＣｕからなるランド１７を形成する。

次に、図９（ｂ）に示すように、ドライフィルムレジスト膜３５を分解して除去する。
次に、図９（ｃ）に示すように、まず塩化第二鉄溶液を用いてウェットエッチングを行う。これにより、ランド１７、上部金属膜１５ｂおよび上部金属膜１５ｂの間に露出する下部金属層１５ａが溶解されるが、下部金属層１５ａと比べて上部金属膜１５ｂおよびランド１７は十分な厚さを有しており、下部金属層１５ａが上部金属膜１５ｂおよびランド１７よりも先に除去される。

なお、ウェットエッチングに用いるエッチング液は塩化第二鉄溶液に限られず、銅を溶解できるエッチング液であれば良く、硫酸と過酸化水素との混合液等でも良い。
その後、チタンを溶解するエッチング液としてＥＤＴＡ（エチレンジアミン四酢酸塩）溶液を用いてバリアメタルを除去して第１の絶縁膜１３を露出する。これにより、バリアメタルおよび下部金属膜からなる下部金属層１５ａおよび上部金属膜１５ｂが積層された金属配線層１６およびランド１７が形成される。

次に、図９（ｄ）に示すように、半導体ウェハの主面上に、ランド１７の上部に金属面が露出するように、熱硬化性のエポキシ樹脂を用いて第２の絶縁膜１８を形成する。なお、第２の絶縁膜１８に用いる材料は、熱硬化性エポキシ樹脂に限られず、絶縁性を有する材料であれば良く、例えば第１の絶縁膜と同様の感光性材料でも良い。

次に、図９（ｅ）に示すように、ランド１７の上部に半田ボールを載置して溶融することにより外部接続用端子である金属バンプ１９を形成する。なお、金属バンプ１９を形成する方法は、ボール搭載法に限られず、所定の開口部を有するメタルマスクを使用してクリーム半田を印刷して溶融する印刷法等を用いても良い。

次に、本発明の前記第２の実施形態にかかる半導体ウェハの製造方法を説明する。これは、基本的な構成においては前述した図７から図９に示した工程と同様であり、相違は以下に述べる点にある。

１．本実施の形態では、図７（ｃ）に示す工程において形成する第一の絶縁膜１３は、ネガ型の感光性絶縁膜である必要はなく、ポジ型の感光性絶縁材料でもよい。
２．本実施の形態では、図７（ｅ）に示す工程、つまり第一の絶縁膜用不良チップ対応用マスク３３を使用した露光工程を行わない。このため、不良と判定された半導体チップ１０ｂの素子電極１１ｂｉの上には第１の絶縁膜１３の開口部１４が形成される。

３．本実施の形態では、図８（ｂ）に示す工程において、バリアメタルと下部金属膜で構成される下部金属層１５ａの全面にネガ型の感光性レジスト材料３６を塗布し、所定の形状を有するマスクを用いて露光する。

その後、さらに図１０に示すように、めっきレジスト膜用不良チップ対応マスク３７を使用して露光操作を行う。この露光操作によって、図７（ｂ）の工程で不良と判定された半導体チップ１０ｂに対し、バーンインスクリーニングに使用される共通配線と接続するための素子電極１１ｂｉの上部、つまり後工程で金属配線層１６ｂｉを形成する部位のみを選択的に露光する。その後に、現像することによって再配線の形状に開口するめっきレジスト膜３４を形成する。

このとき、バーンインスクリーニングに使用される共通配線と接続するための金属配線層１６ｂｉを形成する部位がレジスト膜３６で覆われた状態となる。このため、次の図８（ｃ）の工程において、めっきレジスト膜３６をマスクとして用いた電解めっき法により、下部金属層１５ａをシードとしてＣｕからなる上部金属膜１５ｂを形成する際に、バーンインスクリーニングに使用される共通配線と接続するための金属配線層１６ｂｉを形成する部位には上部金属膜１５ｂが選択的に形成されない。

よって、図９（ｃ）に示す工程を経ることで、バーンインスクリーニングに使用される共通配線と接続するための金属配線層（図３に符号１６Ｘで示す）が形成されない不良の半導体チップ１０ｂが構成される。

次に、本発明の前記第３の実施形態にかかる半導体ウェハの製造方法を説明する。これは、基本的な構成においては前述した図７から図９に示した工程と同様であり、相違は以下に述べる点にある。

３．本実施の形態では、図８（ｅ）に示す工程において、下部金属層１５ａおよび上部金属膜１５ｂの上にネガ型のドライフィルムレジスト膜３８を形成し、所定の形状を有するマスクを用いて露光する。

その後、さらに図１１に示すように、ドライフィルムレジスト膜用不良チップ対応マスク３９を使用して露光操作を行う。この露光操作によって、図７（ｂ）の工程で不良と判定された半導体チップ１０ｂに対し、バーンインスクリーニングに使用される共通配線と接続するためのランド１７ｂｉを形成する部位のみを選択的に露光する。その後に、現像することによって、ドライフィルムレジスト膜３８のランド１７に対応する部分に開口部を設ける。

このとき、バーンインスクリーニングに使用される共通配線と接続するためのランド１７ｂｉを形成する部位がドライフィルムレジスト膜３８で覆われた状態となる。
このため、次の図９（ａ）の工程おいて、ドライフィルムレジスト膜３９をマスクとして用いた電気めっき法により、下部金属層１５ａおよび上部金属膜１５ｂをシードとしてＣｕからなるランド１７を形成する際に、バーンインスクリーニングに使用される共通配線と接続するための金属配線層１６ｂｉの上にはランド（図４に符号１７Ｘで示す）が選択的に形成されず、バーンインスクリーニングに使用される共通配線と接続されない不良の半導体チップ１０ｂが構成される。

次に、本発明の前記第４の実施形態にかかる半導体ウェハの製造方法を、図１２（ａ）〜図１２（ｄ）および図１３（ａ）〜（ｃ）で説明する。
まず、図１２（ａ）に示すように、半導体基板（半導体ウェハ）に複数の半導体チップ１０を形成する。各半導体チップ１０には、少なくとも１つの半導体素子と、素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されている。

次に、図１２（ｂ）に示すように、素子電極１１にプローブ針２１を接触させ、半導体チップ１０の電気特性検査を行い、個々の半導体チップの良否を判定し、良品チップ１０ａと不良チップ１０ｂに区別する。

次に、図１２（ｃ）に示すように、素子電極１１の上の開口部の内部を含む、パッシベーション膜の１２上にアルミニウムからなる金属膜をスパッタリング法により形成し、さらにパターンレジストを形成してドライエッチングを行うことによって金属配線層１６’および外部接続用端子２０を形成する。

次に、図１２（ｄ）に示すように、半導体ウェハの主面上に絶縁膜としてネガ型の感光性絶縁膜２１を形成する。
次に、図１３（ａ）に示すように、絶縁膜開口用マスク４０を使用して、素子電極１１の上部およびスクライブレーンの上を遮光した状態で露光する。

次に、図１３（ｂ）に示すように、絶縁膜用不良チップ対応マスク４１を使用して、図１２（ｂ）の構成で不良と判定された半導体チップ１０ｂにおいて、バーンインスクリーニングに使用される共通配線と接続するための外部接続用端子２０の上部のみを選択的に露光する。なお、選択的に露光する範囲は外部接続用端子２０の上部に必ずしも限るものではなく、不良と判定された半導体チップ１０ｂの上部全領域について露光を行っても良い。

次に、図１３（ｃ）に示すように、現像処理を行って、図１３（ａ）および図１３（ｂ）で露光されなかった部分の第１の絶縁膜を除去し、開口部２１’を形成する。このとき、図１３（ｂ）にて露光された部位、つまりバーンインスクリーニングに使用される共通配線と接続するための外部接続用端子２０の上部には開口部（符号２１’ｘ）は形成されない。

次に、本発明にかかる半導体ウェハのバーンインスクリーニングを行う方法を説明する。上述した各構成の半導体ウェハに対し、プローブカードを用いてプロービングを行う。このプローブカードは、バーンインスクリーニングに使用する共通配線を有してウェハ全面を同時にプロービングすることが可能で、シリコンゴムのような柔らかいものであり、半導体ウェハに押し当てることによりプロービングを行う。

この際、電気特性検査において良品と判定された半導体チップ１０ａには、共通配線を通して、図２における金属バンプ１９ｂｉまたは図６における外部接続用端子２０ｂｉから半導体チップ１０ａに電源が供給される。しかし、不良と判定された半導体チップ１０ｂには、前記共通配線と、バーンインスクリーニングに使用される素子電極１１ｂｉとの電気的接続が遮断されているので電源は供給されない。

このようにして、プロービングを行った後にバーンインスクリーニングを行うことにより、良品と不良品が混在した半導体ウェハ１０の良品チップ１０ａについてのみバーンインクリーニングを行うことができる。

本発明の半導体ウェハとその製造方法ならびに半導体ウェハの検査方法は、再配線構造を有する半導体装置を製造するにあたり、ウェハ状態で確実なバーンインスクリーニングを行うための手法として有用である。

本発明の一実施形態にかかる半導体ウェハの一部を示し、表面の部材を部分的にはがした状態を示す平面図本発明の第１の実施形態にかかる半導体ウェハの一部を示し、図１におけるＡ−Ａ’線部の断面構成を示す断面図本発明の第２の実施形態にかかる半導体ウェハの一部を示し、図１におけるＡ−Ａ’線部の断面構成を示す断面図本発明の第３の実施形態にかかる半導体ウェハの一部を示し、図１におけるＡ−Ａ’線部の断面構成を示す断面図本発明の第４の実施形態にかかる半導体ウェハの一部を示し、表面の部材を部分的にはがした状態を示す平面図本発明の第４の実施形態にかかる半導体ウェハの一部を示し、図５におけるＢ−Ｂ’線部の断面構成を示す断面図（ａ）〜（ｆ）はそれぞれ、本発明の第１の実施の形態にかかる半導体ウェハの製造方法を示し、図１のＡ−Ａ’線部における断面構成を工程順に示す断面図（ａ）〜（ｅ）はそれぞれ、本発明の第１の実施の形態にかかる半導体ウェハの製造方法を示し、図１のＡ−Ａ’線部における断面構成を工程順に示す断面図（ａ）〜（ｅ）はそれぞれ、本発明の第１の実施の形態にかかる半導体ウェハの製造方法を示し、図１のＡ−Ａ’線部における断面構成を工程順に示す断面図本発明の第２の実施形態にかかる半導体ウェハの製造方法を示し、特徴的工程での図１のＡ−Ａ’線部における断面構成を示す断面図本発明の第３の実施形態にかかる半導体ウェハの製造方法を示し、特徴的工程での図１のＡ−Ａ’線部における断面構成を示す断面図（ａ）〜（ｄ）はそれぞれ、本発明の第４の実施の形態にかかる半導体ウェハの製造方法を示し、図５のＢ−Ｂ’線部における断面構成を工程順に示す断面図（ａ）〜（ｃ）はそれぞれ、本発明の第４の実施の形態にかかる半導体ウェハの製造方法を示し、図５のＢ−Ｂ’線部における断面構成を工程順に示す断面図従来例にかかる半導体装置を示し、表面の部材を部分的にはがした状態を示す平面図従来例にかかる半導体装置を示し、図１４のＣ−Ｃ’線部における断面構成を示す断面図

符号の説明

１０半導体チップ
１０ａ電気特性検査で良品と判定された半導体チップ
１０ｂ電気特性検査で不良品と判定された半導体チップ
１１素子電極
１１ｂｉバーンインスクリーニングに使用される共通配線と接続される外部接続用
端子と電気的に接続される素子電極
１２保護膜（パッシベーション膜）
１３第１の絶縁膜
１４素子電極上の第１の絶縁膜の開口部
１５ａ下部金属層
１５ｂ上部金属膜
１６金属配線層
１６ｂｉバーンインスクリーニングに使用される共通配線と接続される外部接続用
端子と電気的に接続される金属配線層
１６’ スパッタ法で形成された金属配線層
１６’ｂｉバーンインスクリーニングに使用される共通配線と接続するための外部接続用端子と電気的に接続されるスパッタ法で形成された金属配線層
１７ランド
１７ｂｉバーンインスクリーニングに使用される共通配線と接続される外部接続用
端子と電気的に接続されるランド
１８第２の絶縁膜
１９外部接続用端子をなす金属バンプ
１９ｂｉバーンインスクリーニングに使用される共通配線と接続される外部接続用
端子をなす金属バンプ
２０外部接続用端子
２１絶縁膜
２１’ 開口部
３１プローブ針
３２第一の絶縁膜開口用マスク
３３第１の絶縁膜用不良チップ対応マスク
３４めっきレジスト膜
３５ドライフィルムレジスト膜
３６ネガ型の感光性めっきレジスト材料
３７めっきレジスト膜用不良チップ対応マスク
３８ネガ型ドライフィルムレジスト膜
３９ドライフィルムレジスト膜用不良チップ対応マスク
４０絶縁膜開口用マスク
４１絶縁膜用不良チップ対応マスク
１００半導体チップ
１０１素子電極
１０２保護膜（パッシベーション膜）
１０３第１の絶縁膜
１０４素子電極上の保護膜の開口部
１０５ａ下部金属層
１０５ｂ上部金属膜
１０６金属配線層
１０７ランド
１０８第２の絶縁膜
１０９金属バンプ

Claims

複数の半導体チップを有し、前記半導体チップが、少なくとも１つの半導体素子と、主面上に形成されて前記半導体素子と電気的に接続された素子電極とを備え、前記半導体チップの主面上に外部接続用端子および前記外部接続用端子と前記素子電極とを接続するための金属配線部を再配置してなり、少なくとも１つの外部接続用端子がバーンインスクリーニングで使用する共通配線に接続される半導体ウェハであって、
前記半導体ウェハのウェハプロセス終了後の電気特性検査で不良と判定された前記半導体チップは、前記バーンインスクリーニングで使用するための前記素子電極と前記共通配線との電気的接続が選択的に遮断されていることを特徴とする半導体ウェハ。
電気特性検査で不良と判定された前記半導体チップは、前記バーンインスクリーニングで使用するための前記外部接続用端子とこれに対応する前記素子電極との電気的接続が前記金属配線部において選択的に遮断されていることを特徴とする請求項１に記載の半導体ウェハ。
前記外部接続用端子が金属バンプであることを特徴とする請求項１に記載の半導体ウェハ。
半導体基板の主面上に複数の半導体チップを形成する工程であって、半導体チップとして、少なくとも１つの半導体素子と、前記半導体素子と電気的に接続された素子電極と、各半導体チップの主面を覆い前記素子電極上に開口部を有するパッシベーション膜とを形成する第１の工程と、
前記半導体チップの電気的特性を検査する第２の工程と、
前記パッシベーション膜の上に第１の絶縁膜を前記素子電極の上で開口させて形成する第３の工程と、
前記第１の絶縁膜上に、前記素子電極に接続する金属配線層および前記金属配線層に接続するランドを形成する第４の工程と、
前記第１の絶縁膜上に、前記ランドの周囲および前記金属配線層を覆い前記ランドの上で開口させて第２の絶縁膜を形成する第５の工程と、
前記ランドに接続する外部接続用端子を形成する第６の工程とを含む半導体ウェハの製造方法において、
前記第３の工程もしくは前記第４の工程が、前記第２の工程において不良と判定された半導体チップにおいて、バーンインスクリーニングに使用される共通配線に接続するための前記素子電極と前記共通配線との電気的接続を選択的に遮断する工程を含むことを特徴とする半導体ウェハの製造方法。
前記第３の工程が、前記半導体チップの主面上に第１の絶縁膜を全面に形成する工程と、前記素子電極の上に対応する部位を光に対して選択的に遮断して前記第１の絶縁膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記素子電極のうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記素子電極の上で前記第１の絶縁膜を選択的に露光する工程と、前記第１の絶縁膜の露光されていない部分を現像によって開口させる工程とを含むことを特徴とする請求項４に記載の半導体ウェハの製造方法。
前記第４の工程が、前記半導体チップの主面上に前記第１の絶縁膜を含んでめっきレジスト膜を全面に形成する工程と、前記金属配線層に対応する部分を光に対して選択的に遮断して前記めっきレジスト膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記金属配線層のうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記金属配線層の上で前記めっきレジスト膜を選択的に露光する工程と、前記めっきレジスト膜の露光されていない部分を現像によって開口させる工程とを含むことを特徴とする請求項４に記載の半導体ウェハの製造方法。
前記第４の工程が、前記半導体チップの主面上に前記第１の絶縁膜を含んでドライフィルムレジスト膜を全面に形成する工程と、前記ランドに対応する部分を光に対して選択的に遮断して前記ドライフィルムレジスト膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおける前記ランドのうち、少なくとも前記バーンインスクリーニングに使用される前記共通配線と電気的に接続するための前記ランドの上で前記ドライフィルムレジスト膜を選択的に露光する工程と、前記ドライフィルムレジスト膜の露光されていない部分を現像によって開口させる工程とを含むことを特徴とする請求項４に記載の半導体ウェハの製造方法。
半導体基板の主面上に複数の半導体チップを形成する工程であって、半導体チップとして、少なくとも１つの半導体素子と、前記半導体素子と電気的に接続された素子電極と、各半導体チップの主面を覆い前記素子電極上に開口部を有するパッシベーション膜とを形成する第１の工程と、
前記半導体チップの電気的特性を検査する第２の工程と、
前記パッシベーション膜上に、外部接続用端子および外部接続用端子を前記素子電極に接続する金属配線層とを形成する第３の工程と、
前記金属配線層を覆い外部接続用端子の上に開口を有した絶縁膜を形成する第４の工程とを含む半導体ウェハの製造方法において、
前記第４の工程が、前記第２の工程で不良と判定された半導体チップにおいて、バーンインスクリーニングに使用する共通配線に接続するための前記外部接続用端子の上に開口がない絶縁膜を形成し、前記共通配線に接続するための前記外部接続用端子と前記共通配線との電気的接続を選択的に遮断する工程を含むことを特徴とする半導体ウェハの製造方法。
前記第４の工程が、前記半導体ウェハの主面上に絶縁膜を全面に形成する工程と、前記外部接続用端子に対応する部位を光に対して選択的に遮断して前記絶縁膜を露光する工程と、前記第２の工程で不良と判定された半導体チップにおいて前記素子電極と接続される金属配線層および前記外部接続用端子のうちで、少なくとも前記バーンインスクリーニングに使用される共通配線と電気的に接続するための外部接続用端子の上で前記絶縁膜を選択的に露光する工程と、前記絶縁膜の露光されていない部分を現像によって開口させる工程とを含むことを特徴とする請求項８に記載の半導体ウェハの製造方法。
半導体基板の主面上に複数の半導体チップを形成する工程と、前記半導体チップの電気的特性を検査する工程と、前記電気的特性検査において不良と判定された半導体チップに対して、バーンインスクリーニングに使用される共通配線に接続するための素子電極と前記共通配線との電気的接続を遮断する工程と、前記共通配線を有するプローブ手段によって同一ウェハ上に複数形成された前記半導体チップの少なくとも一部を同時にプロービングしてバーンインスクリーニングする工程とを備えることを特徴とする半導体ウェハの検査方法。