JP3639265B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3639265B2 JP3639265B2 JP2002153272A JP2002153272A JP3639265B2 JP 3639265 B2 JP3639265 B2 JP 3639265B2 JP 2002153272 A JP2002153272 A JP 2002153272A JP 2002153272 A JP2002153272 A JP 2002153272A JP 3639265 B2 JP3639265 B2 JP 3639265B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- wiring
- metal
- fixing portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部電極を有する半導体装置及びその製造方法に関し、特にランド又は金属バンプを外部端子として用いる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、情報通信機器や事務用電子機器の小型化及び高機能化が進むのに伴って、これらの電子機器に搭載される半導体集積回路装置等の半導体装置に対して、半導体装置の小型化と共に、入出力のための外部端子の数を増加することが要求されている。
【０００３】
このような要求を実現する技術として、半導体装置を半導体チップと同等の大きさに形成できるように外部端子を配置するＣＳＰ(Chip Scale Package)技術やＴＡＢテープと呼ばれる薄膜状の配線基板を用いるＴ−ＢＧＡ（Tape-Ball Grid
Ａｒｒａｙ）技術の開発が進んでいる。
【０００４】
以下に、従来例として、半導体チップの電極を外部と接続するための配線及び外部端子を、半導体ウエハの状態で形成するウエハレベルＣＳＰ技術について、図面を参照しながら説明する。
【０００５】
図６（ａ）及び図６（ｂ）は従来例に係る半導体装置を示し、図６（ａ）は表面の部材を部分的にはがした状態を示す斜視図であり、図６（ｂ）は図６（ａ）における金属バンプ及びソルダレジスト膜をはがした状態を示す平面図である。
【０００６】
図６（ａ）及び図６（ｂ）に示すように、半導体チップ１０１の上には、半導体チップの電極である素子電極１０２と該素子電極１０２の上側を開口する保護膜（パッシベーション膜）１０３とが形成されている。保護膜１０３の上には、素子電極１０２の上側に開口部を有する絶縁膜１０４を介して、一方の端部が素子電極１０２と接続され、他方の端部がランド１０５と接続された金属配線１０６が形成されている。また、金属配線１０６の上を含む絶縁膜１０４の上にはランド１０５の上に開口部を有するソルダレジスト膜１０７が形成されており、ソルダレジスト膜１０７の開口部には、ランド１０５と接続される金属バンプ１０８が形成されている。
【０００７】
従来例の半導体装置では、半導体チップ１０１の素子電極１０２を金属配線１０６及びランド１０５を介して金属バンプ１０８と接続することにより、金属バンプ１０８を外部端子として利用することができる。このため、金属バンプ１０８を半導体チップ１０１の主面上に配置することにより半導体チップ１０１と同等の大きさの半導体装置が実現されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置によると、ランド１０５の占有面積が大きく、金属配線１０６を配置する余地が少ないため、外部端子の数を増加することが困難である。
【０００９】
従来の半導体装置において、実装時の信頼性を確保するためには、外部端子となる金属バンプ１０８には所定の大きさが必要であり、また金属バンプ１０８同士の間で大きさが均一であることが必要である。すなわち、半導体装置を実装用の基板と接続する際、実装用基板と半導体装置との間隔（スタンドオフ）は、金属バンプ１０８の大きさによって決まるが、スタンドオフが小さいと、実装用基板と半導体装置との熱膨張係数の差によってクラックなどの欠陥が生じる。また、金属バンプ１０８が均一に形成されていない場合には、最も小さい金属バンプ１０８を接続しようとすると、他の金属バンプ１０８の溶融量が多くなり、金属バンプ１０８間でブリッジする等の問題が生じる。
【００１０】
ここで、金属バンプ１０８の大きさは、ソルダレジスト膜１０７におけるランド１０５の上の開口部の面積によって決まる。従って、ランド１０５の占有面積を小さく形成すると、該ランド１０５の上に形成される金属バンプ１０８の大きさもまた小さくなるため、実装時の信頼性が低下する。
【００１１】
つまり、半導体装置の実装信頼性を確保するためにはランド１０５が所定の大きさで均一に形成されることが必要である。このため、多数の金属バンプ１０８を形成するとランド１０５同士の間隔が小さくなるので、金属配線１０６を配置する余地が少なくなる。
【００１２】
具体的に、図６（ａ）及び図６（ｂ）に示した半導体装置では、半導体チップ１０１の主面は８×８個の金属バンプ１０８を形成することが可能な面積を有しているが、周縁部に形成された半導体素子から半導体チップの中央部にまで配線を引き回そうとしても、隣接するランド１０５の間には一本の金属配線１０６を配置できる程度の間隔しか確保されていないため、中央部に至る配線を形成することができない。なお、半導体チップの面積を大きくしてランド１０５同士の間隔を広げることにより、中央部に至る配線を形成することも可能であるが、これでは半導体装置の小型化に反してしてしまう。このように、半導体チップ１０１の中央部付近には金属バンプ１０８を形成する空き領域があるにも拘わらず、配線を形成する余地がないため、これ以上に外部端子の数を増加することができない。
【００１３】
なお、金属バンプ１０８を外部端子として用いる場合に限らず、金属バンプ１０８を形成せずにランド１０５を外部端子として用いる場合にも同様の問題が生じる。つまり、ランド１０５と実装用基板とを半田材を用いて接続する際、ランド１０５の面積が所定の大きさで均一に形成さていない場合には、ランド１０５間でブリッジする等の問題が生じるので、半導体装置の実装信頼性を確保するためにはランド１０５が所定の大きさで均一に形成されることが必要である。
【００１４】
このように、従来の半導体装置では、実装信頼性を確保するためにはランド１０５に所定の占有面積が必要とされるため、金属配線１０６のための余地を確保することが困難になるという問題を有している。
【００１５】
本発明は、前記従来の問題を解決し、ランド又は金属バンプを外部端子として用いる半導体装置において、実装信頼性を低下させることなく、外部端子と接続する高密度な配線を容易に且つ確実に配置できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体チップ上で外部電極と間隔をおいて対向するように形成された固着部を備え、該固着部と外部電極と間に配線を配置する構成とする。
【００１７】
具体的に本発明に係る半導体装置は、複数の素子電極を有する半導体チップの上に形成された第１の外部電極及び第２の外部電極と、半導体チップ上に第１の外部電極と間隔をおいて対向するように形成された島状の固着部と、端部が第１の外部電極と接続された第１の配線と、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間にあって、第１の外部電極及び固着部とは絶縁状態で配置された第２の配線と、第１の配線及び第２の配線の上を含み、且つ第１の外部電極、第２の外部電極及び固着部の上を除く半導体チップ上のほぼ全面に形成された絶縁膜とを備え、第１の外部電極と固着部とを合わせた領域の外側の平面形状は、第２の外部電極の平面形状とほぼ同一である。
【００１８】
本発明の半導体装置によると、第１の外部電極と間隔をおいて形成された島状の固着部を備えており、第１の外部電極と固着部とを外部端子として用いることができるため、外部端子である第１の外部電極と固着部との間に絶縁状態で第２の配線を形成することが可能となる。これにより、半導体チップの中央部の空き領域に外部端子を形成したとしても、中央部の外部端子と接続する配線を容易に且つ確実に配置できる。この際、第１の外部電極と固着部とによって外部端子として十分な大きさを確保できるため、半導体装置の実装信頼性は低下しない。
【００１９】
本発明の半導体装置は、第２の配線の上側を跨ぐように第１の外部電極及び固着部の上に形成された金属バンプをさらに備えていることが好ましい。このようにすると、金属バンプを外部端子として用いることにより、外部との接続を容易に行うことができる。
【００２０】
本発明の半導体装置において、第２の配線における第１の外部電極及び固着部との絶縁は、絶縁膜によってなされていることが好ましい。このようにすると、絶縁膜を低コストに形成することができる。
【００２１】
本発明の半導体装置は、第１の配線及び第２の配線における第１の外部電極及び第２の外部電極と反対側の端部は、それぞれ複数の素子電極のうちのいずれか１つと接続されていることが好ましい。
【００２２】
本発明の半導体装置において、第１の外部電極及び第２の外部電極は半導体チップの上に格子状又は千鳥状に配列していることが好ましい。
【００２３】
本発明に係る半導体装置の製造方法は、複数の素子電極を有する半導体集積回路が形成された半導体基板の主面上に、第１の金属層を形成する第１の工程と、第１の金属層の上に配線形成部とランド形成部とを開口するレジスト膜を形成する第２の工程と、レジスト膜を用いて配線形成部とランド形成部とに第１の金属層よりも膜厚が大きい第２の金属層を形成する第３の工程と、レジスト膜を除去した後、第２の金属層の間に露出する第１の金属層を除去することにより、ランド形成部においては第１の外部電極、第２の外部電極及び第１の外部電極と間隔をおいて対向する固着部を、第１の外部電極と固着部とを合わせた領域の外側の平面形状が第２の外部電極の平面形状とほぼ同一となるように形成すると同時に、配線形成部においては端部が第１の外部電極と接続される第１の配線と、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間に位置する第２の配線とを形成する第４の工程と、第２の配線における第１の外部電極及び固着部の間と、第１の配線及び第２の配線の上とを含み、第１の外部電極、第２の外部電極及び固着部の上を除く半導体基板上のほぼ全面に絶縁膜を形成する第５の工程とを備えている。
【００２４】
本発明の半導体装置の製造方法によると、第１の外部電極、第２の外部電極及び第１の外部電極と間隔をおいて対向する固着部を形成すると同時に、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間に位置する第２の配線とを形成する工程を備えているため、第１の外部電極と固着部との間に配線を形成することができると共に、第１の外部電極と固着部とを外部端子として用いることができ、実装信頼性を低下することなく高密度な配線を実現できる。
【００２５】
本発明の半導体装置の製造方法は、第５の工程よりも後に、第２の配線の上側部分を跨ぐように第１の外部電極及び固着部の上に、導電性材料からなる金属バンプを形成する第６の工程をさらに備えていることが好ましい。このようにすると、金属バンプを外部端子として用いることができ、外部との接続が容易になる。
【００２６】
本発明の半導体装置の製造方法において、第６の工程は、開口部を有するマスク膜を、開口部が第１の外部電極及び固着部の上に位置するように絶縁膜上に載置する工程と、マスク膜の上側からペースト状の金属材料を塗布することによりマスク膜の開口部を含む第１の外部電極及び固着部の上に金属材料を充填する工程とを含むことが好ましい。このようにすると、第１の外部電極及び固着部の上に形成される金属バンプを均一な大きさに形成することができる。
【００２７】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００２８】
図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）は、本発明の一実施形態に係る半導体装置の構成を示し、図１（ａ）は表面の部材（ソルダレジスト膜及び金属バンプ）の一部をはがした状態にして示す斜視図であり、図１（ｂ）は表面の部材（ソルダレジスト膜及び金属バンプ）をはがした状態にして示す平面図である。また、図２（ａ）は、本発明の一実施形態に係る半導体装置の一部分を拡大して示す平面図であり、図２（ｂ）は、図２（ａ）におけるIIｂ−IIｂ線部の断面構成を示している。
【００２９】
図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）に示すように、半導体集積回路が形成された半導体チップ１１の素子形成面である主面上には、半導体集積回路の素子電極１２が形成されており、また、素子電極１２の上側を開口するように保護膜（パッシベーション膜）１３が形成されている。保護膜１３の上には、素子電極１２の上側部分を開口するコンタクト孔１４ａを有する感光性絶縁材料からなる絶縁樹脂膜１４が形成されており、コンタクト孔１４ａの内部を含む絶縁樹脂膜１４の上には、チタンからなるバリア膜（図示せず）を介して銅からなる下部金属膜１５及び上部金属膜１６が選択的に形成されている。
【００３０】
なお、絶縁樹脂膜１４を構成する材料は感光性絶縁材料に限られず、絶縁性を有する材料であればよい。また、バリア膜を構成する材料はチタンに限られず、保護膜１３との強い密着性を有し、下部金属膜１５のエッチング液に対するバリア性を有する材料であればよく、例えばチタン−タングステンやクロム等を用いてもよい。また、下部金属膜１５及び上部金属膜１６を構成する材料は、銅に限られず、導電性を有する材料であればよく、それぞれが異なる導電性材料により構成されていてもよい。
【００３１】
下部金属膜１５及び上部金属膜１６はほぼ同一の平面形状に積層されており、互いに独立した複数のランド部１５ａ，１６ａと、ランド部１５ａ，１６ａから素子電極１２まで延びる配線部１５ｂ，１６ｂとに区別できる。
【００３２】
ランド部１５ａ，１６ａは、それぞれ金属膜からなり、上面の形状が円形状に形成された基本ランド１７Ａと、該基本ランド１７Ａよりも上面の面積が小さい小型ランド１７Ｂと、該小型ランド１７Ｂと間隔をおいて対向するように形成された補助ランド１７Ｃとを構成する。また、配線部１５ｂ，１６ｂは、一方の端部がコンタクト孔１４ａを介して素子電極１２のいずれか１つと接続され、他方の端部が基本ランド１７Ａ又は小型ランド１７Ｂのいずれか１つと接続される金属配線１８を構成する。ここで、少なくとも１つの金属配線１８は、一部が互いに対向する小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように配置されている。
【００３３】
絶縁樹脂膜１４の上には、基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃのそれぞれの上側部分を開口し、且つ金属配線１８を覆うソルダレジスト膜１９が形成されている。
【００３４】
また、基本ランド１７Ａ及び小型ランド１７Ｂは、ソルダレジスト膜１９の開口部を通して、ソルダレジスト膜１９よりも上側に突出部分を有する半田材からなる金属バンプ２０と接続されている。なお、小型ランド１７Ｂと接続される金属バンプ２０は、該小型ランド１７Ｂと対向する補助ランド１７Ｃの間に形成されたソルダレジスト膜１９を跨いで補助ランド１７Ｃと接続されるように形成されている。
【００３５】
以上のように構成された本実施形態の半導体装置において、基本ランド１７Ａ及び小型ランド１７Ｂは、金属配線１８を介して素子電極１２と接続される外部電極であり、基本ランド１７Ａ及び小型ランド１７Ｂの上に形成された金属バンプ２０は外部端子として機能する。また、補助ランド１７Ｃは、小型ランド１７Ｂの上に形成される金属バンプ２０を固着するための島状の固着部である。
【００３６】
以下に、本実施形態の各ランド（基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃ）の特徴について図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）を参照しながら説明する。
【００３７】
本実施形態の半導体装置において、基本ランド１７Ａは、その上に形成される金属バンプ２０が外部端子として十分な大きさに形成されるように所定の形状に形成されており、また、互いに対向する小型ランド１７Ｂ及び補助ランド１７Ｃ（以下、小型ランド対と称する）とその間に位置するソルダレジスト膜１９とを合わせた領域は、基本ランド１７Ａとほぼ同一の形状となるように形成されている。これにより、基本ランド１７Ａの上に形成される金属バンプ２０と、小型ランド対の上に形成される金属バンプ２０とはほぼ均一な大きさに形成されるため、実装信頼性が良好な半導体装置が実現できる。
【００３８】
基本ランド１７Ａ及び小型ランド対は半導体チップ１１の主面上に格子状に配列されている。この際、金属配線１８が小型ランド対の間に位置するように配置されることにより、半導体チップ１１の中央部分に形成された金属バンプ２０にまで金属配線１８を引き回すことを可能にしている。
【００３９】
なお、基本ランド１７Ａ及び小型ランド対は格子状の配列に限られず、千鳥状に配列されていても同様にして半導体チップ１１の中央部分に形成された金属バンプ２０にまで金属配線１８を引き回すことが可能である。
【００４０】
なお、図１（ｂ）では、小型ランド対の間に位置するように配置された金属配線１８は、そのすべてが基本ランド１７Ａと接続されているように図示されているが、小型ランド１７Ｂと接続されていてもよい。
【００４１】
このように、本実施形態の小型ランド対により、金属バンプ２０が均一に形成されると共に、小型ランド対の間に金属配線１８を配置することができ、高密度な金属配線１８を形成することが可能である。
【００４２】
具体的に、図１（ａ）及び図１（ｂ）に示す例では、８×８個の行列状に配列された金属バンプ２０において、隣接する金属バンプ２０同士の間には金属配線１８を一本のみ配置可能な間隔しか確保されていないが、金属バンプ２０の下部である小型ランド対の間に金属配線１８を配置することにより、すべての金属バンプ２０を素子電極１２と接続することができる。
【００４３】
以上説明したように、本実施形態の半導体装置によると、互いに対向する小型ランド１７Ｂと補助ランド１７Ｃとを備えているため、金属バンプ２０の下部に金属配線１８を配置することにより、金属配線１８を容易に且つ確実に配置できる。この際、小型ランド１７Ｂに接続される金属バンプ２０は、補助ランド１７Ｃと接続されることによって基本ランド１７Ａと同等の大きさに形成されているため、均一な外部端子を形成することができ、実装時の信頼性を低下することがない。
【００４４】
なお、本実施形態では、外部端子として金属バンプ２０を形成したが、基本ランド１７Ａ及び小型ランド１７Ｂを外部端子として用いることにより金属バンプ２０を省略してもよい。この場合においても、実装時に小型ランド１７Ｂと補助ランド１７Ｃとを跨ぐように実装用基板側の端子と半田付けを行えばよい。このようにすると、小型ランド１７Ｂ及び補助ランド１７Ｃとその間のソルダレジスト膜１９とを合わせた領域は、基本ランド１７Ａとほぼ同一の面積であるため、均一な外部端子を形成することができ、実装時の信頼性を低下することがない。
【００４５】
また、本実施形態において、基本ランド１７Ａは必要ではなく、すべての外部電極が小型ランド１７Ｂとして形成されていてもよい。
【００４６】
また、小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する金属配線１８は１本に限られず、小型ランド１７Ｂと補助ランド１７Ｃとの間隔を広く設けることにより２本以上の金属配線１８が１つの小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように配置することも可能である。この場合には、１つの小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する複数の金属配線１８同士が互いに絶縁されている必要がある。
【００４７】
また、基本ランド１７Ａとほぼ同一の領域内に、１つの小型ランド１７Ｂと複数の補助ランド１７Ｃとを設けることにより、小型ランド１７Ｂと補助ランド１７Ｃの間又は補助ランド１７Ｃ同士の間を複数形成し、それぞれに金属配線１８を形成して、１つの金属バンプ２０の下部に複数の金属配線１８を形成することも可能である。
【００４８】
（製造方法）
以下に、前述のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００４９】
図３（ａ）〜図３（ｅ）及び図４（ａ）〜図４（ｅ）は、本発明の一実施形態に係る半導体装置の製造方法を示しており、図２（ａ）のIIｂ−IIｂ線と対応する位置における工程順の断面構成を示している。
【００５０】
まず、図３（ａ）に示すように、半導体集積回路の形成された半導体ウエハ２１の主面上に、半導体集積回路の素子電極１２を露出するように保護膜（パッシベーション膜）１３を形成する。
【００５１】
次に、図３（ｂ）に示すように、半導体ウエハ２１の主面上に感光性絶縁材料を塗布した後乾燥して絶縁樹脂膜形成膜２２を形成する。なお、シート状に形成された感光性絶縁材料を貼り合わせることにより絶縁樹脂膜形成膜２２を形成してもよい。
【００５２】
次に、図３（ｃ）に示すように、絶縁樹脂膜形成膜２２における素子電極１２の上側部分を露光した後、現像液を用いて現像することより、素子電極１２の上側にコンタクト孔２２ａを有する絶縁樹脂膜２２Ａを形成する。なお、コンタクト孔２２ａの形成は、露光と現像とによって行う方法に限られず、例えば炭酸ガスレーザを照射することにより、コンタクト孔２２ａ形成領域の絶縁材料を分解して行ってもよい。
【００５３】
次に、図３（ｄ）に示すように、真空蒸着法により、コンタクト孔２２ａの内部を含む絶縁樹脂膜２２Ａ上の全面に、膜厚が約０．２μｍのチタンから成るバリア膜（図示せず）を形成した後、膜厚が約０．５μｍの銅からなる下部金属層２３を形成する。なお、バリア膜及び下部金属層２３の形成は、真空蒸着法に限らず、スパッタリング法、ＣＶＤ法又は無電解めっき法等を用いてもよい。また、下部金属層２３の厚さは、０．５μｍに限られないが、被覆性（カバレッジ）を確保するために０．３μｍ〜０．８μｍの範囲にあることが好ましい。
【００５４】
また、バリア膜を構成する材料は、チタンに限られず、クロム又はチタン−タングステンを用いてもよい。
【００５５】
次に、図４（ａ）に示すように、下部金属層２３上の全面にポジ型又はネガ型の感光性レジスト材料を塗布し、所定の形状を有するマスクを用いて露光した後、現像することにより、ランド及び配線の形状を開口するめっきレジスト膜２４を形成する。
【００５６】
次に、図４（ｂ）に示すように、めっきレジスト膜２４をマスクとして用いた電解めっき法により、下部金属層２３をめっきシードとして厚さが約１０μｍの銅からなるランド部２５ａと配線部２５ｂとを有する上部金属層２５を形成する。なお、上部金属層２５の厚さは１０μｍに限られず、配線抵抗を小さくするためには６μｍ〜４０μｍの範囲にあればよい。
【００５７】
次に、図４（ｃ）に示すように、めっきレジスト膜２４を分解して除去することにより、上部金属層２５の間に下部金属層２３を露出する。
【００５８】
次に、図４（ｄ）に示すように、まず、塩化第二鉄溶液を用いてウエットエッチングを行う。これにより、上部金属層２５及び該上部金属層２５の間に露出する下部金属層２３が溶解されるが、下部金属層２３と比べて上部金属層２５は十分な厚さを有しており、下部金属層２３が上部金属層２５よりも先に除去される。なお、ウエットエッチングに用いるエッチング液は塩化第二鉄溶液に限られず、硫酸と過酸化水素との混合液等からなり銅を溶解できるエッチング液であればよい。
【００５９】
その後、チタンを溶解するエッチング液としてＥＤＴＡ（エチレンジアミン四酢酸塩）溶液を用いてバリア膜を除去して絶縁樹脂膜２２Ａを露出する。これにより、下部金属層２３及び上部金属層２５が積層された導電性部材として、ランド部２３ａ，２５ａからなる基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃと、配線部２３ｂ，２５ｂからなる金属配線１８とがパターニングされる。この際、金属配線１８のうちの少なくとも一部が小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように形成する。
【００６０】
なお、上部金属層２５の間に位置する下部金属層２３及びバリア膜の除去は、ウエットエッチング法に限られず、例えば、まずレジスト膜２４を除去した後、フォトリソグラフィ法により上部金属層２５をマスクするレジストパターンを形成し、形成したレジストパターンを用いたドライエッチングにより、上部金属層２５の間に形成された下部金属層２３及びバリア膜を順次除去することによって行ってもよい。
【００６１】
また、下部金属層２３及び上部金属層２５を構成する材料は、銅に限られず、クロム、タングステン及びニッケル等の金属材料やチタンと銅との合金を用いてもよく、また、下部金属層２３及び上部金属層２５をそれぞれ異なる金属材料から形成してもよい。これらの場合にも、下部金属層２３を構成する金属材料を分解するエッチング液を用いることにより、下部金属層２３を除去することができる。
【００６２】
次に、図５（ａ）に示すように、上部金属層２５の上を含む絶縁樹脂膜２２Ａ上の全面に感光性絶縁材料を塗布した後、ランド部２５ａ、すなわち、基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃの上を露光して現像することにより、ソルダレジスト膜１９を形成する。これにより、小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する金属配線１８の周囲をソルダレジスト膜１９で絶縁状態にすることができる。
【００６３】
次に、図５（ｂ）に示すように、まず基本ランド１７Ａの上部と、小型ランド対及び該小型ランド対の間に位置するソルダレジスト膜１９の上部とに、ほぼ均一な大きさに形成された複数の開口部を有するマスク膜（図示せず）を載置し、該マスク膜の上部からペースト状の金属材料としてクリーム半田を塗布することにより、ソルダレジスト膜１９の開口部とマスク膜の開口部とにクリーム半田を充填する。続いてマスク膜を剥離して除去した後、クリーム半田の融点以上の温度に加熱することにより、ソルダレジスト膜１９よりも上部に突出部分を有する金属バンプ２０を形成する。
【００６４】
なお、金属バンプ２０の形成は、ペースト状の半田材を塗布する方法に限られず、ソルダレジスト膜１９の開口部の上に半田ボール又は銅ボール等を載置して溶融することにより形成してもよい。
【００６５】
その後、半導体ウエハ２１をチップ状態にダイシングすることにより、本実施形態の半導体装置を得ることができる。
【００６６】
なお、本実施形態の半導体装置は、ウエハ状態から行う必要はなく、図３（ａ）に示す工程において半導体ウエハ２１をチップ状態に分割した後、図３（ｂ）〜図５（ｂ）に示す工程と同様にしてもよい。また、図５（ｂ）に示す工程以前のいずれの段階でチップ状態に分割してもよい。
【００６７】
【発明の効果】
本発明の半導体装置によると、外部電極（小型ランド）と間隔をおいて対向するように形成された固着部（補助ランド）を備えているため、外部電極の面積を小さくしても、外部電極と固着部とを外部端子又は外部端子との接続部として用いることにより、外部端子としての面積を確実に確保できると共に、外部電極と固着部との間に配線を通すための余地を確保することができるので、半導体装置の信頼性を低下することなく、高密度な配線を容易に且つ確実に配置することが可能となる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）は表面の部材の一部をはがした状態を示す斜視図であり、（ｂ）は表面の部材をはがした状態の平面図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の一部を拡大して示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるIIｂ−IIｂ線における構成断面図である。
【図３】（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図４】（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図５】（ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図６】（ａ）及び（ｂ）は従来例に係る半導体装置を示し、（ａ）は表面の部材の一部をはがした状態を示す斜視図であり、（ｂ）は表面の部材をはがした状態の平面図である。
【符号の説明】
１１ 半導体チップ（半導体基板）
１２ 素子電極
１３ 保護膜
１４ 絶縁樹脂膜
１４ａ コンタクト孔
１５ 下部金属膜
１５ａ ランド部
１５ｂ 配線部
１６ 上部金属膜
１６ａ ランド部
１６ｂ 配線部
１７Ａ 基本ランド（第２の外部電極）
１７Ｂ 小型ランド（第１の外部電極／第２の外部電極）
１７Ｃ 補助ランド（固着部）
１８ 金属配線（第１の配線／第２の配線）
１９ ソルダレジスト膜（絶縁膜）
２０ 金属バンプ
２１ 半導体ウエハ（半導体基板）
２２ 絶縁樹脂膜形成膜
２２Ａ 絶縁樹脂膜
２２ａ コンタクト孔
２３ 下部金属層（第１の金属層）
２３ａ ランド部
２３ｂ 配線部
２４ めっきレジスト膜（レジスト膜）
２５ 上部金属層（第２の金属層）
２５ａ ランド部
２５ｂ 配線部
【発明の属する技術分野】
本発明は、外部電極を有する半導体装置及びその製造方法に関し、特にランド又は金属バンプを外部端子として用いる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、情報通信機器や事務用電子機器の小型化及び高機能化が進むのに伴って、これらの電子機器に搭載される半導体集積回路装置等の半導体装置に対して、半導体装置の小型化と共に、入出力のための外部端子の数を増加することが要求されている。
【０００３】
このような要求を実現する技術として、半導体装置を半導体チップと同等の大きさに形成できるように外部端子を配置するＣＳＰ(Chip Scale Package)技術やＴＡＢテープと呼ばれる薄膜状の配線基板を用いるＴ−ＢＧＡ（Tape-Ball Grid
Ａｒｒａｙ）技術の開発が進んでいる。
【０００４】
以下に、従来例として、半導体チップの電極を外部と接続するための配線及び外部端子を、半導体ウエハの状態で形成するウエハレベルＣＳＰ技術について、図面を参照しながら説明する。
【０００５】
図６（ａ）及び図６（ｂ）は従来例に係る半導体装置を示し、図６（ａ）は表面の部材を部分的にはがした状態を示す斜視図であり、図６（ｂ）は図６（ａ）における金属バンプ及びソルダレジスト膜をはがした状態を示す平面図である。
【０００６】
図６（ａ）及び図６（ｂ）に示すように、半導体チップ１０１の上には、半導体チップの電極である素子電極１０２と該素子電極１０２の上側を開口する保護膜（パッシベーション膜）１０３とが形成されている。保護膜１０３の上には、素子電極１０２の上側に開口部を有する絶縁膜１０４を介して、一方の端部が素子電極１０２と接続され、他方の端部がランド１０５と接続された金属配線１０６が形成されている。また、金属配線１０６の上を含む絶縁膜１０４の上にはランド１０５の上に開口部を有するソルダレジスト膜１０７が形成されており、ソルダレジスト膜１０７の開口部には、ランド１０５と接続される金属バンプ１０８が形成されている。
【０００７】
従来例の半導体装置では、半導体チップ１０１の素子電極１０２を金属配線１０６及びランド１０５を介して金属バンプ１０８と接続することにより、金属バンプ１０８を外部端子として利用することができる。このため、金属バンプ１０８を半導体チップ１０１の主面上に配置することにより半導体チップ１０１と同等の大きさの半導体装置が実現されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置によると、ランド１０５の占有面積が大きく、金属配線１０６を配置する余地が少ないため、外部端子の数を増加することが困難である。
【０００９】
従来の半導体装置において、実装時の信頼性を確保するためには、外部端子となる金属バンプ１０８には所定の大きさが必要であり、また金属バンプ１０８同士の間で大きさが均一であることが必要である。すなわち、半導体装置を実装用の基板と接続する際、実装用基板と半導体装置との間隔（スタンドオフ）は、金属バンプ１０８の大きさによって決まるが、スタンドオフが小さいと、実装用基板と半導体装置との熱膨張係数の差によってクラックなどの欠陥が生じる。また、金属バンプ１０８が均一に形成されていない場合には、最も小さい金属バンプ１０８を接続しようとすると、他の金属バンプ１０８の溶融量が多くなり、金属バンプ１０８間でブリッジする等の問題が生じる。
【００１０】
ここで、金属バンプ１０８の大きさは、ソルダレジスト膜１０７におけるランド１０５の上の開口部の面積によって決まる。従って、ランド１０５の占有面積を小さく形成すると、該ランド１０５の上に形成される金属バンプ１０８の大きさもまた小さくなるため、実装時の信頼性が低下する。
【００１１】
つまり、半導体装置の実装信頼性を確保するためにはランド１０５が所定の大きさで均一に形成されることが必要である。このため、多数の金属バンプ１０８を形成するとランド１０５同士の間隔が小さくなるので、金属配線１０６を配置する余地が少なくなる。
【００１２】
具体的に、図６（ａ）及び図６（ｂ）に示した半導体装置では、半導体チップ１０１の主面は８×８個の金属バンプ１０８を形成することが可能な面積を有しているが、周縁部に形成された半導体素子から半導体チップの中央部にまで配線を引き回そうとしても、隣接するランド１０５の間には一本の金属配線１０６を配置できる程度の間隔しか確保されていないため、中央部に至る配線を形成することができない。なお、半導体チップの面積を大きくしてランド１０５同士の間隔を広げることにより、中央部に至る配線を形成することも可能であるが、これでは半導体装置の小型化に反してしてしまう。このように、半導体チップ１０１の中央部付近には金属バンプ１０８を形成する空き領域があるにも拘わらず、配線を形成する余地がないため、これ以上に外部端子の数を増加することができない。
【００１３】
なお、金属バンプ１０８を外部端子として用いる場合に限らず、金属バンプ１０８を形成せずにランド１０５を外部端子として用いる場合にも同様の問題が生じる。つまり、ランド１０５と実装用基板とを半田材を用いて接続する際、ランド１０５の面積が所定の大きさで均一に形成さていない場合には、ランド１０５間でブリッジする等の問題が生じるので、半導体装置の実装信頼性を確保するためにはランド１０５が所定の大きさで均一に形成されることが必要である。
【００１４】
このように、従来の半導体装置では、実装信頼性を確保するためにはランド１０５に所定の占有面積が必要とされるため、金属配線１０６のための余地を確保することが困難になるという問題を有している。
【００１５】
本発明は、前記従来の問題を解決し、ランド又は金属バンプを外部端子として用いる半導体装置において、実装信頼性を低下させることなく、外部端子と接続する高密度な配線を容易に且つ確実に配置できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体チップ上で外部電極と間隔をおいて対向するように形成された固着部を備え、該固着部と外部電極と間に配線を配置する構成とする。
【００１７】
具体的に本発明に係る半導体装置は、複数の素子電極を有する半導体チップの上に形成された第１の外部電極及び第２の外部電極と、半導体チップ上に第１の外部電極と間隔をおいて対向するように形成された島状の固着部と、端部が第１の外部電極と接続された第１の配線と、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間にあって、第１の外部電極及び固着部とは絶縁状態で配置された第２の配線と、第１の配線及び第２の配線の上を含み、且つ第１の外部電極、第２の外部電極及び固着部の上を除く半導体チップ上のほぼ全面に形成された絶縁膜とを備え、第１の外部電極と固着部とを合わせた領域の外側の平面形状は、第２の外部電極の平面形状とほぼ同一である。
【００１８】
本発明の半導体装置によると、第１の外部電極と間隔をおいて形成された島状の固着部を備えており、第１の外部電極と固着部とを外部端子として用いることができるため、外部端子である第１の外部電極と固着部との間に絶縁状態で第２の配線を形成することが可能となる。これにより、半導体チップの中央部の空き領域に外部端子を形成したとしても、中央部の外部端子と接続する配線を容易に且つ確実に配置できる。この際、第１の外部電極と固着部とによって外部端子として十分な大きさを確保できるため、半導体装置の実装信頼性は低下しない。
【００１９】
本発明の半導体装置は、第２の配線の上側を跨ぐように第１の外部電極及び固着部の上に形成された金属バンプをさらに備えていることが好ましい。このようにすると、金属バンプを外部端子として用いることにより、外部との接続を容易に行うことができる。
【００２０】
本発明の半導体装置において、第２の配線における第１の外部電極及び固着部との絶縁は、絶縁膜によってなされていることが好ましい。このようにすると、絶縁膜を低コストに形成することができる。
【００２１】
本発明の半導体装置は、第１の配線及び第２の配線における第１の外部電極及び第２の外部電極と反対側の端部は、それぞれ複数の素子電極のうちのいずれか１つと接続されていることが好ましい。
【００２２】
本発明の半導体装置において、第１の外部電極及び第２の外部電極は半導体チップの上に格子状又は千鳥状に配列していることが好ましい。
【００２３】
本発明に係る半導体装置の製造方法は、複数の素子電極を有する半導体集積回路が形成された半導体基板の主面上に、第１の金属層を形成する第１の工程と、第１の金属層の上に配線形成部とランド形成部とを開口するレジスト膜を形成する第２の工程と、レジスト膜を用いて配線形成部とランド形成部とに第１の金属層よりも膜厚が大きい第２の金属層を形成する第３の工程と、レジスト膜を除去した後、第２の金属層の間に露出する第１の金属層を除去することにより、ランド形成部においては第１の外部電極、第２の外部電極及び第１の外部電極と間隔をおいて対向する固着部を、第１の外部電極と固着部とを合わせた領域の外側の平面形状が第２の外部電極の平面形状とほぼ同一となるように形成すると同時に、配線形成部においては端部が第１の外部電極と接続される第１の配線と、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間に位置する第２の配線とを形成する第４の工程と、第２の配線における第１の外部電極及び固着部の間と、第１の配線及び第２の配線の上とを含み、第１の外部電極、第２の外部電極及び固着部の上を除く半導体基板上のほぼ全面に絶縁膜を形成する第５の工程とを備えている。
【００２４】
本発明の半導体装置の製造方法によると、第１の外部電極、第２の外部電極及び第１の外部電極と間隔をおいて対向する固着部を形成すると同時に、端部が第２の外部電極と接続され、一部が第１の外部電極と固着部との間に位置する第２の配線とを形成する工程を備えているため、第１の外部電極と固着部との間に配線を形成することができると共に、第１の外部電極と固着部とを外部端子として用いることができ、実装信頼性を低下することなく高密度な配線を実現できる。
【００２５】
本発明の半導体装置の製造方法は、第５の工程よりも後に、第２の配線の上側部分を跨ぐように第１の外部電極及び固着部の上に、導電性材料からなる金属バンプを形成する第６の工程をさらに備えていることが好ましい。このようにすると、金属バンプを外部端子として用いることができ、外部との接続が容易になる。
【００２６】
本発明の半導体装置の製造方法において、第６の工程は、開口部を有するマスク膜を、開口部が第１の外部電極及び固着部の上に位置するように絶縁膜上に載置する工程と、マスク膜の上側からペースト状の金属材料を塗布することによりマスク膜の開口部を含む第１の外部電極及び固着部の上に金属材料を充填する工程とを含むことが好ましい。このようにすると、第１の外部電極及び固着部の上に形成される金属バンプを均一な大きさに形成することができる。
【００２７】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００２８】
図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）は、本発明の一実施形態に係る半導体装置の構成を示し、図１（ａ）は表面の部材（ソルダレジスト膜及び金属バンプ）の一部をはがした状態にして示す斜視図であり、図１（ｂ）は表面の部材（ソルダレジスト膜及び金属バンプ）をはがした状態にして示す平面図である。また、図２（ａ）は、本発明の一実施形態に係る半導体装置の一部分を拡大して示す平面図であり、図２（ｂ）は、図２（ａ）におけるIIｂ−IIｂ線部の断面構成を示している。
【００２９】
図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）に示すように、半導体集積回路が形成された半導体チップ１１の素子形成面である主面上には、半導体集積回路の素子電極１２が形成されており、また、素子電極１２の上側を開口するように保護膜（パッシベーション膜）１３が形成されている。保護膜１３の上には、素子電極１２の上側部分を開口するコンタクト孔１４ａを有する感光性絶縁材料からなる絶縁樹脂膜１４が形成されており、コンタクト孔１４ａの内部を含む絶縁樹脂膜１４の上には、チタンからなるバリア膜（図示せず）を介して銅からなる下部金属膜１５及び上部金属膜１６が選択的に形成されている。
【００３０】
なお、絶縁樹脂膜１４を構成する材料は感光性絶縁材料に限られず、絶縁性を有する材料であればよい。また、バリア膜を構成する材料はチタンに限られず、保護膜１３との強い密着性を有し、下部金属膜１５のエッチング液に対するバリア性を有する材料であればよく、例えばチタン−タングステンやクロム等を用いてもよい。また、下部金属膜１５及び上部金属膜１６を構成する材料は、銅に限られず、導電性を有する材料であればよく、それぞれが異なる導電性材料により構成されていてもよい。
【００３１】
下部金属膜１５及び上部金属膜１６はほぼ同一の平面形状に積層されており、互いに独立した複数のランド部１５ａ，１６ａと、ランド部１５ａ，１６ａから素子電極１２まで延びる配線部１５ｂ，１６ｂとに区別できる。
【００３２】
ランド部１５ａ，１６ａは、それぞれ金属膜からなり、上面の形状が円形状に形成された基本ランド１７Ａと、該基本ランド１７Ａよりも上面の面積が小さい小型ランド１７Ｂと、該小型ランド１７Ｂと間隔をおいて対向するように形成された補助ランド１７Ｃとを構成する。また、配線部１５ｂ，１６ｂは、一方の端部がコンタクト孔１４ａを介して素子電極１２のいずれか１つと接続され、他方の端部が基本ランド１７Ａ又は小型ランド１７Ｂのいずれか１つと接続される金属配線１８を構成する。ここで、少なくとも１つの金属配線１８は、一部が互いに対向する小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように配置されている。
【００３３】
絶縁樹脂膜１４の上には、基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃのそれぞれの上側部分を開口し、且つ金属配線１８を覆うソルダレジスト膜１９が形成されている。
【００３４】
また、基本ランド１７Ａ及び小型ランド１７Ｂは、ソルダレジスト膜１９の開口部を通して、ソルダレジスト膜１９よりも上側に突出部分を有する半田材からなる金属バンプ２０と接続されている。なお、小型ランド１７Ｂと接続される金属バンプ２０は、該小型ランド１７Ｂと対向する補助ランド１７Ｃの間に形成されたソルダレジスト膜１９を跨いで補助ランド１７Ｃと接続されるように形成されている。
【００３５】
以上のように構成された本実施形態の半導体装置において、基本ランド１７Ａ及び小型ランド１７Ｂは、金属配線１８を介して素子電極１２と接続される外部電極であり、基本ランド１７Ａ及び小型ランド１７Ｂの上に形成された金属バンプ２０は外部端子として機能する。また、補助ランド１７Ｃは、小型ランド１７Ｂの上に形成される金属バンプ２０を固着するための島状の固着部である。
【００３６】
以下に、本実施形態の各ランド（基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃ）の特徴について図１（ａ）、図１（ｂ）、図２（ａ）及び図２（ｂ）を参照しながら説明する。
【００３７】
本実施形態の半導体装置において、基本ランド１７Ａは、その上に形成される金属バンプ２０が外部端子として十分な大きさに形成されるように所定の形状に形成されており、また、互いに対向する小型ランド１７Ｂ及び補助ランド１７Ｃ（以下、小型ランド対と称する）とその間に位置するソルダレジスト膜１９とを合わせた領域は、基本ランド１７Ａとほぼ同一の形状となるように形成されている。これにより、基本ランド１７Ａの上に形成される金属バンプ２０と、小型ランド対の上に形成される金属バンプ２０とはほぼ均一な大きさに形成されるため、実装信頼性が良好な半導体装置が実現できる。
【００３８】
基本ランド１７Ａ及び小型ランド対は半導体チップ１１の主面上に格子状に配列されている。この際、金属配線１８が小型ランド対の間に位置するように配置されることにより、半導体チップ１１の中央部分に形成された金属バンプ２０にまで金属配線１８を引き回すことを可能にしている。
【００３９】
なお、基本ランド１７Ａ及び小型ランド対は格子状の配列に限られず、千鳥状に配列されていても同様にして半導体チップ１１の中央部分に形成された金属バンプ２０にまで金属配線１８を引き回すことが可能である。
【００４０】
なお、図１（ｂ）では、小型ランド対の間に位置するように配置された金属配線１８は、そのすべてが基本ランド１７Ａと接続されているように図示されているが、小型ランド１７Ｂと接続されていてもよい。
【００４１】
このように、本実施形態の小型ランド対により、金属バンプ２０が均一に形成されると共に、小型ランド対の間に金属配線１８を配置することができ、高密度な金属配線１８を形成することが可能である。
【００４２】
具体的に、図１（ａ）及び図１（ｂ）に示す例では、８×８個の行列状に配列された金属バンプ２０において、隣接する金属バンプ２０同士の間には金属配線１８を一本のみ配置可能な間隔しか確保されていないが、金属バンプ２０の下部である小型ランド対の間に金属配線１８を配置することにより、すべての金属バンプ２０を素子電極１２と接続することができる。
【００４３】
以上説明したように、本実施形態の半導体装置によると、互いに対向する小型ランド１７Ｂと補助ランド１７Ｃとを備えているため、金属バンプ２０の下部に金属配線１８を配置することにより、金属配線１８を容易に且つ確実に配置できる。この際、小型ランド１７Ｂに接続される金属バンプ２０は、補助ランド１７Ｃと接続されることによって基本ランド１７Ａと同等の大きさに形成されているため、均一な外部端子を形成することができ、実装時の信頼性を低下することがない。
【００４４】
なお、本実施形態では、外部端子として金属バンプ２０を形成したが、基本ランド１７Ａ及び小型ランド１７Ｂを外部端子として用いることにより金属バンプ２０を省略してもよい。この場合においても、実装時に小型ランド１７Ｂと補助ランド１７Ｃとを跨ぐように実装用基板側の端子と半田付けを行えばよい。このようにすると、小型ランド１７Ｂ及び補助ランド１７Ｃとその間のソルダレジスト膜１９とを合わせた領域は、基本ランド１７Ａとほぼ同一の面積であるため、均一な外部端子を形成することができ、実装時の信頼性を低下することがない。
【００４５】
また、本実施形態において、基本ランド１７Ａは必要ではなく、すべての外部電極が小型ランド１７Ｂとして形成されていてもよい。
【００４６】
また、小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する金属配線１８は１本に限られず、小型ランド１７Ｂと補助ランド１７Ｃとの間隔を広く設けることにより２本以上の金属配線１８が１つの小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように配置することも可能である。この場合には、１つの小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する複数の金属配線１８同士が互いに絶縁されている必要がある。
【００４７】
また、基本ランド１７Ａとほぼ同一の領域内に、１つの小型ランド１７Ｂと複数の補助ランド１７Ｃとを設けることにより、小型ランド１７Ｂと補助ランド１７Ｃの間又は補助ランド１７Ｃ同士の間を複数形成し、それぞれに金属配線１８を形成して、１つの金属バンプ２０の下部に複数の金属配線１８を形成することも可能である。
【００４８】
（製造方法）
以下に、前述のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００４９】
図３（ａ）〜図３（ｅ）及び図４（ａ）〜図４（ｅ）は、本発明の一実施形態に係る半導体装置の製造方法を示しており、図２（ａ）のIIｂ−IIｂ線と対応する位置における工程順の断面構成を示している。
【００５０】
まず、図３（ａ）に示すように、半導体集積回路の形成された半導体ウエハ２１の主面上に、半導体集積回路の素子電極１２を露出するように保護膜（パッシベーション膜）１３を形成する。
【００５１】
次に、図３（ｂ）に示すように、半導体ウエハ２１の主面上に感光性絶縁材料を塗布した後乾燥して絶縁樹脂膜形成膜２２を形成する。なお、シート状に形成された感光性絶縁材料を貼り合わせることにより絶縁樹脂膜形成膜２２を形成してもよい。
【００５２】
次に、図３（ｃ）に示すように、絶縁樹脂膜形成膜２２における素子電極１２の上側部分を露光した後、現像液を用いて現像することより、素子電極１２の上側にコンタクト孔２２ａを有する絶縁樹脂膜２２Ａを形成する。なお、コンタクト孔２２ａの形成は、露光と現像とによって行う方法に限られず、例えば炭酸ガスレーザを照射することにより、コンタクト孔２２ａ形成領域の絶縁材料を分解して行ってもよい。
【００５３】
次に、図３（ｄ）に示すように、真空蒸着法により、コンタクト孔２２ａの内部を含む絶縁樹脂膜２２Ａ上の全面に、膜厚が約０．２μｍのチタンから成るバリア膜（図示せず）を形成した後、膜厚が約０．５μｍの銅からなる下部金属層２３を形成する。なお、バリア膜及び下部金属層２３の形成は、真空蒸着法に限らず、スパッタリング法、ＣＶＤ法又は無電解めっき法等を用いてもよい。また、下部金属層２３の厚さは、０．５μｍに限られないが、被覆性（カバレッジ）を確保するために０．３μｍ〜０．８μｍの範囲にあることが好ましい。
【００５４】
また、バリア膜を構成する材料は、チタンに限られず、クロム又はチタン−タングステンを用いてもよい。
【００５５】
次に、図４（ａ）に示すように、下部金属層２３上の全面にポジ型又はネガ型の感光性レジスト材料を塗布し、所定の形状を有するマスクを用いて露光した後、現像することにより、ランド及び配線の形状を開口するめっきレジスト膜２４を形成する。
【００５６】
次に、図４（ｂ）に示すように、めっきレジスト膜２４をマスクとして用いた電解めっき法により、下部金属層２３をめっきシードとして厚さが約１０μｍの銅からなるランド部２５ａと配線部２５ｂとを有する上部金属層２５を形成する。なお、上部金属層２５の厚さは１０μｍに限られず、配線抵抗を小さくするためには６μｍ〜４０μｍの範囲にあればよい。
【００５７】
次に、図４（ｃ）に示すように、めっきレジスト膜２４を分解して除去することにより、上部金属層２５の間に下部金属層２３を露出する。
【００５８】
次に、図４（ｄ）に示すように、まず、塩化第二鉄溶液を用いてウエットエッチングを行う。これにより、上部金属層２５及び該上部金属層２５の間に露出する下部金属層２３が溶解されるが、下部金属層２３と比べて上部金属層２５は十分な厚さを有しており、下部金属層２３が上部金属層２５よりも先に除去される。なお、ウエットエッチングに用いるエッチング液は塩化第二鉄溶液に限られず、硫酸と過酸化水素との混合液等からなり銅を溶解できるエッチング液であればよい。
【００５９】
その後、チタンを溶解するエッチング液としてＥＤＴＡ（エチレンジアミン四酢酸塩）溶液を用いてバリア膜を除去して絶縁樹脂膜２２Ａを露出する。これにより、下部金属層２３及び上部金属層２５が積層された導電性部材として、ランド部２３ａ，２５ａからなる基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃと、配線部２３ｂ，２５ｂからなる金属配線１８とがパターニングされる。この際、金属配線１８のうちの少なくとも一部が小型ランド１７Ｂと補助ランド１７Ｃとの間に位置するように形成する。
【００６０】
なお、上部金属層２５の間に位置する下部金属層２３及びバリア膜の除去は、ウエットエッチング法に限られず、例えば、まずレジスト膜２４を除去した後、フォトリソグラフィ法により上部金属層２５をマスクするレジストパターンを形成し、形成したレジストパターンを用いたドライエッチングにより、上部金属層２５の間に形成された下部金属層２３及びバリア膜を順次除去することによって行ってもよい。
【００６１】
また、下部金属層２３及び上部金属層２５を構成する材料は、銅に限られず、クロム、タングステン及びニッケル等の金属材料やチタンと銅との合金を用いてもよく、また、下部金属層２３及び上部金属層２５をそれぞれ異なる金属材料から形成してもよい。これらの場合にも、下部金属層２３を構成する金属材料を分解するエッチング液を用いることにより、下部金属層２３を除去することができる。
【００６２】
次に、図５（ａ）に示すように、上部金属層２５の上を含む絶縁樹脂膜２２Ａ上の全面に感光性絶縁材料を塗布した後、ランド部２５ａ、すなわち、基本ランド１７Ａ、小型ランド１７Ｂ及び補助ランド１７Ｃの上を露光して現像することにより、ソルダレジスト膜１９を形成する。これにより、小型ランド１７Ｂと補助ランド１７Ｃとの間に位置する金属配線１８の周囲をソルダレジスト膜１９で絶縁状態にすることができる。
【００６３】
次に、図５（ｂ）に示すように、まず基本ランド１７Ａの上部と、小型ランド対及び該小型ランド対の間に位置するソルダレジスト膜１９の上部とに、ほぼ均一な大きさに形成された複数の開口部を有するマスク膜（図示せず）を載置し、該マスク膜の上部からペースト状の金属材料としてクリーム半田を塗布することにより、ソルダレジスト膜１９の開口部とマスク膜の開口部とにクリーム半田を充填する。続いてマスク膜を剥離して除去した後、クリーム半田の融点以上の温度に加熱することにより、ソルダレジスト膜１９よりも上部に突出部分を有する金属バンプ２０を形成する。
【００６４】
なお、金属バンプ２０の形成は、ペースト状の半田材を塗布する方法に限られず、ソルダレジスト膜１９の開口部の上に半田ボール又は銅ボール等を載置して溶融することにより形成してもよい。
【００６５】
その後、半導体ウエハ２１をチップ状態にダイシングすることにより、本実施形態の半導体装置を得ることができる。
【００６６】
なお、本実施形態の半導体装置は、ウエハ状態から行う必要はなく、図３（ａ）に示す工程において半導体ウエハ２１をチップ状態に分割した後、図３（ｂ）〜図５（ｂ）に示す工程と同様にしてもよい。また、図５（ｂ）に示す工程以前のいずれの段階でチップ状態に分割してもよい。
【００６７】
【発明の効果】
本発明の半導体装置によると、外部電極（小型ランド）と間隔をおいて対向するように形成された固着部（補助ランド）を備えているため、外部電極の面積を小さくしても、外部電極と固着部とを外部端子又は外部端子との接続部として用いることにより、外部端子としての面積を確実に確保できると共に、外部電極と固着部との間に配線を通すための余地を確保することができるので、半導体装置の信頼性を低下することなく、高密度な配線を容易に且つ確実に配置することが可能となる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）は表面の部材の一部をはがした状態を示す斜視図であり、（ｂ）は表面の部材をはがした状態の平面図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の一部を拡大して示し、（ａ）は平面図であり、（ｂ）は（ａ）におけるIIｂ−IIｂ線における構成断面図である。
【図３】（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図４】（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図５】（ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法を示し、図２（ｂ）のIIｂ−IIｂ線と対応する位置における工程順の構成断面図である。
【図６】（ａ）及び（ｂ）は従来例に係る半導体装置を示し、（ａ）は表面の部材の一部をはがした状態を示す斜視図であり、（ｂ）は表面の部材をはがした状態の平面図である。
【符号の説明】
１１ 半導体チップ（半導体基板）
１２ 素子電極
１３ 保護膜
１４ 絶縁樹脂膜
１４ａ コンタクト孔
１５ 下部金属膜
１５ａ ランド部
１５ｂ 配線部
１６ 上部金属膜
１６ａ ランド部
１６ｂ 配線部
１７Ａ 基本ランド（第２の外部電極）
１７Ｂ 小型ランド（第１の外部電極／第２の外部電極）
１７Ｃ 補助ランド（固着部）
１８ 金属配線（第１の配線／第２の配線）
１９ ソルダレジスト膜（絶縁膜）
２０ 金属バンプ
２１ 半導体ウエハ（半導体基板）
２２ 絶縁樹脂膜形成膜
２２Ａ 絶縁樹脂膜
２２ａ コンタクト孔
２３ 下部金属層（第１の金属層）
２３ａ ランド部
２３ｂ 配線部
２４ めっきレジスト膜（レジスト膜）
２５ 上部金属層（第２の金属層）
２５ａ ランド部
２５ｂ 配線部
Claims (8)
- 複数の素子電極を有する半導体チップの上に形成された第１の外部電極及び第２の外部電極と、
前記半導体チップ上に前記第１の外部電極と間隔をおいて対向するように形成された島状の固着部と、
端部が前記第１の外部電極と接続された第１の配線と、
端部が前記第２の外部電極と接続され、一部が前記第１の外部電極と前記固着部との間にあって、前記第１の外部電極及び固着部とは絶縁状態で配置された第２の配線と、
前記第１の配線及び第２の配線の上を含み、且つ前記第１の外部電極、第２の外部電極及び固着部の上を除く前記半導体チップ上のほぼ全面に形成された絶縁膜とを備え、
前記第１の外部電極と前記固着部とを合わせた領域の外側の平面形状は、前記第２の外部電極の平面形状とほぼ同一であることを特徴とする半導体装置。 - 前記第２の配線の上側を跨ぐように前記第１の外部電極及び前記固着部の上に形成された金属バンプをさらに備えていることを特徴とする請求項１に記載の半導体装置。
- 前記第２の配線における前記第１の外部電極及び固着部との絶縁は、前記絶縁膜によってなされていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第１の配線及び第２の配線における前記第１の外部電極及び第２の外部電極と反対側の端部は、それぞれ前記複数の素子電極のうちのいずれか１つと接続されていることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
- 前記第１の外部電極及び第２の外部電極は前記半導体チップの上に格子状又は千鳥状に配列していることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
- 複数の素子電極を有する半導体集積回路が形成された半導体基板の主面上に、第１の金属層を形成する第１の工程と、
前記第１の金属層の上に配線形成部とランド形成部とが開口されたレジスト膜を形成する第２の工程と、
前記配線形成部と前記ランド形成部とに第１の金属層よりも膜厚が大きい第２の金属層を形成する第３の工程と、
前記レジスト膜を除去した後、前記第２の金属層の間に露出する前記第１の金属層を除去することにより、前記ランド形成部においては第１の外部電極、第２の外部電極及び前記第１の外部電極と間隔をおいて対向する固着部を、前記第１の外部電極と前記固着部とを合わせた領域の外側の平面形状が前記第２の外部電極の平面形状とほぼ同一となるように形成すると同時に、前記配線形成部においては端部が前記第１の外部電極と接続される第１の配線と、端部が前記第２の外部電極と接続され、一部が前記第１の外部電極と前記固着部との間に位置する第２の配線とを形成する第４の工程と、
前記第２の配線における前記第１の外部電極及び固着部の間と、前記第１の配線及び第２の配線の上とを含み、前記第１の外部電極、第２の外部電極及び固着部の上を除く前記半導体基板上のほぼ全面に絶縁膜を形成する第５の工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第５の工程よりも後に、前記第１の外部電極及び前記固着部の上に、前記第２の配線の上側部分を跨ぐように導電性材料からなる金属バンプを形成する第６の工程をさらに備えていることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第６の工程は、開口部を有するマスク膜を、前記開口部が前記第１の外部電極及び前記固着部の上に位置するように前記絶縁膜上に載置する工程と、前記マスク膜の上側からペースト状の金属材料を塗布することによりマスク膜の開口部を含む前記第１の外部電極及び固着部の上に前記金属材料を充填する工程とを含むことを特徴とする請求項７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153272A JP3639265B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153272A JP3639265B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347472A JP2003347472A (ja) | 2003-12-05 |
| JP3639265B2 true JP3639265B2 (ja) | 2005-04-20 |
Family
ID=29770343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153272A Expired - Fee Related JP3639265B2 (ja) | 2002-05-28 | 2002-05-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639265B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3871609B2 (ja) * | 2002-05-27 | 2007-01-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100941984B1 (ko) * | 2007-09-28 | 2010-02-11 | 삼성전기주식회사 | 웨이퍼를 패키징하는 방법 |
| JP5313854B2 (ja) * | 2009-12-18 | 2013-10-09 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
| JP2012074406A (ja) | 2010-09-03 | 2012-04-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-05-28 JP JP2002153272A patent/JP3639265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347472A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362545B2 (ja) | 半導体装置の製造方法 | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| US7943863B2 (en) | Wiring substrate and manufacturing method thereof, and semiconductor device | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2001024023A (ja) | 半導体装置 | |
| JP3639265B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204678A (ja) | 半導体装置及びその製造方法 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| CN100517670C (zh) | 半导体装置及其制造方法 | |
| JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| US6396157B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JP2004207267A (ja) | 半導体装置及びその製造方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |