CN100517670C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100517670C
CN100517670C CNB2005101289787A CN200510128978A CN100517670C CN 100517670 C CN100517670 C CN 100517670C CN B2005101289787 A CNB2005101289787 A CN B2005101289787A CN 200510128978 A CN200510128978 A CN 200510128978A CN 100517670 C CN100517670 C CN 100517670C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
electrode pad
passivating film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101289787A
Other languages
English (en)
Other versions
CN1787211A (zh
Inventor
汤泽健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1787211A publication Critical patent/CN1787211A/zh
Application granted granted Critical
Publication of CN100517670C publication Critical patent/CN100517670C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体装置，其包括：多个电极焊盘(40)；半导体基板(10)，其具有露出每个上述电极焊盘(40)的中央区域的开口(52)的钝化膜(50)；和凸块(60)，其与每个上述电极焊盘(40)电连接、并以与上述开口(50)及其端口重叠的方式被设定。与上述钝化膜表面上的上述凸块接触的区域的至少一部分是凹凸面。因此提供一种可靠性高的半导体装置及其制造方法。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
已知以与钝化膜的开口及其端口以重叠的方式配置有凸块的半导体装置。此时，只要能够防止浸入在钝化膜和凸块之间的蚀刻液等水分到达在钝化膜的开口内侧，就可以提高半导体装置的可靠性。
专利文献：特开2002-246407号公报
发明内容
本发明的目的在于提供一种可靠性高的半导体装置及其制造方法。
(1)本发明的半导体装置，包括：半导体基板，具有多个电极焊盘和钝化膜，所述钝化膜具有使每个上述电极焊盘的中央区域露出的开口；和凸块，其与每个上述电极焊盘电连接而形成，并与上述开口及其端部以重叠的方式设定，上述钝化膜的表面与上述凸块接触的区域是全部为凹凸面。根据本发明，可以使从沿着钝化膜表面的凸块端部到钝化膜的开口为止的距离变长。因此，能够防止从凸块端部浸入的水分到达在电极焊盘。所以可以提供可靠性高的半导体装置。
(2)在该半导体中，
上述电极焊盘的表面的至少一部分形成凹凸面，
上述钝化膜的表面的凹凸也可以与上述电极焊盘的表面的凹凸对应。
(3)在该半导体中，
上述电极焊盘的表面的相邻2个凹部间的区域也可以是平坦面。
(4)在该半导体中，
上述电极焊盘的表面从上述开口露出的区域的至少一部分也可以是凹凸面。
(5)在该半导体中，
上述半导体基板进一步具有导电图案和绝缘层，该绝缘层被形成有使上述导电图案部分地露出的多个贯通孔，
上述电极焊盘以填充上述贯通孔的方式设置而形成，
上述电极焊盘的凹部也可以分别与任一的上述贯通孔重叠。
(6)在该半导体中，
上述贯通孔为从电极焊盘方向向外扩展的锥形孔，
上述绝缘层的上端面上的上述贯通孔的周边部也可以形成平坦面。
(7)本发明的半导体装置中的制造方法，包括：
在具有多个电极焊盘、和具有使每个上述电极焊盘的中央区域露出的开口的钝化膜的半导体基板上形成阻挡层；
在上述阻挡层上形成与上述钝化膜的每个上述开口及其端部重叠(overlap)的导电部件；和
将上述导电部件作为掩膜来蚀刻上述阻挡层，从而部分地去除上述阻挡层，
上述钝化膜的表面的上述开口的端部的至少一部分是凹凸面，
上述钝化膜的表面与凸块接触的区域全部为凹凸面。根据本发明，可以使从沿着半导体基板的钝化膜表面的凸块端部到钝化膜的开口为止的距离变长。因此，能够防止从凸块端部浸入的蚀刻液等到达在电极焊盘。所以可以制造可靠性高的半导体装置。
(8)在该半导体装置的制造方法中，
上述钝化膜的表面的上述开口的端部也可以全部是凹凸面。
附图说明
图1是用于说明适用了本发明的实施方式涉及的半导体装置的图。
图2(A)～图2(C)是用于说明适用了本发明的实施方式涉及的半导体装置的图。
图3(A)及图3(B)是用于说明适用了本发明的实施方式涉及的半导体装置的图。
图4是表示安装适用了本发明的实施方式涉及的半导体装置的电路基板的图。
图5是表示具有适用了本发明的实施方式涉及的半导体装置的电子仪器的图。
图6是表示具有适用了本发明的实施方式涉及的半导体装置的电子仪器的图。
图7是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图8是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图9是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图10是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图11是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图12是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
图中：10-半导体基板，12-集成电路，20-导电图案，30-绝缘层，32-贯通孔，40-电极焊盘，50-钝化膜，52-开口，60-凸块，62-阻挡层，63-导电层，64-抗蚀剂层，66-第2开口，68-导电部件。
具体实施方式
下面，参照附图来明本发明的实施方式。不过本发明并不局限于以下的实施方式。
图1是用于说明适用了本发明的实施方式涉及的半导体装置的图。
本实施方式涉及的半导体装置包括半导体基板10。下面，说明半导体基板10的构成。半导体基板10也可以是硅基板。半导体基板10也可以形成芯片状(参照图4)。或者半导体基板10也可以形成晶片状(未图示)。在半导体基板10中也可以形成一个或多个(在芯片状的半导体基板中是1个、在晶片状的半导体基板中是多个)集成电路。集成电路12的内容并未特别限定，例如，也可以包括晶体管等有源元件，或电阻、线圈、电容器等无源元件。
半导体基板10也可以具有导电图案20。导电图案20也可以与集成电路12电连接。对导电图案20的材料或结构并未特别限定，也可以利用已公知的任一的材料、结构的导电体。
半导体基板10也可以具有绝缘层30。绝缘层30也可以通过氧化膜(例如硅氧化膜)来形成。绝缘层30也可以以覆盖导电图案20的至少一部分的方式来形成。绝缘层30也可以形成多个层，也可以由单层构成。在绝缘层30由多个层形成时，在各层之间也可以形成导电图案。
在绝缘层30中形成部分露出导电图案20的多个贯通孔32。贯通孔32是用于电连接导电图案20和电极焊盘40(后述)而被利用的孔。在绝缘层30形成为多个层时，只有形成在绝缘层30的最表层上的贯通孔也可以称为贯通孔32。与贯通孔32的导电图案20相反对侧的端部，也可以是如图1(或图2(C)及图3(B))所示的向外扩展的锥形孔。这时，绝缘层30表面上的贯通孔32的周边部也可以形成为平坦面。由此，能够防止在后述的电极焊盘40或钝化膜50中发生以贯通孔32的周边部作为起点的裂缝，能够提供可靠性高的半导体装置。一般，在将半导体装置安装在电路基板或内插器等时，有时在凸块60中施加比较大的力，特别是在与凸块60重叠的区域中比较容易受到该力的影响。但是，只要贯通孔32的周边部形成平坦面，即使以与贯通孔32重叠的方式配置凸块60的情况下，也能够确保半导体装置的可靠性。因此可以实现凸块60的配置的自由度变高、安装性良好的半导体装置的设计。
对形成贯通孔32的方法并未特别限定。下面，参照图2(A)～图2(C)来说明形成贯通孔32的方法。首先，如图2(A)所示，形成绝缘层31。绝缘层31也可以根据旋转涂布法、CVD(Chemical Vapor Deposition)法来形成。其后，如图2(B)在绝缘层31中形成贯通孔34。贯通孔34也可以根据光刻及蚀刻等来形成。贯通孔34也可以是露出导电图案20或集成电路12的元件的孔。贯通孔34也可以如图2(B)所示、具有从绝缘层31的表面垂直落下的壁面的方式来形成。并且如图2(C)所示，在贯通孔34的开口端部也可以形成向开口方向扩展的锥形面36。锥形面36也可以是平面或曲面。锥形面36也可以根据蚀刻法形成。锥形面36也可以是与贯通孔34的全周连接的面。也可以根据以上的工序来形成贯通孔32(具有贯通孔32的绝缘层30)。此外，如图2(C)所示，也可以相邻的2个锥形面36不重复地形成锥形面36。由此，与相邻接的贯通孔32的锥形面36重复的情况相比，可以将绝缘层30的上端面的锥形面36的周边部形成为钝角。因此，能够以贯通孔32的周边部变成平坦面的方式形成绝缘层30。不过形成贯通孔32的方法并不局限于此。例如，如图3(A)所示，在绝缘层31中形成锥形孔35，其后如图3(B)所示，也可以在锥形孔35的底部形成贯通孔37。此时，也可以将锥形孔35以湿蚀刻来形成，也可以将贯通孔37以干蚀刻来形成。此外，如图3(A)所示，也可以将锥形孔35以相邻的2个锥形孔35的开口端部不重复的方式形成。也可以通过以上的工序来形成贯通孔32(具有贯通孔32的绝缘层30)。
半导体基板10具有多个电极焊盘40(但是，在图1中只表示一个电极焊盘40)。电极焊盘40也可以与导电图案20电连接。电极焊盘40也可以如图1所示填充贯通孔32的方式形成，由此，电极焊盘40和导电图案20电连接。电极焊盘40的表面的至少一部分也可以形成如图1所示的凹凸面。此时，从电极焊盘40表面中的钝化膜50的开口52(后述)露出的区域的至少一部分也可以形成为凹凸面。据此，由于电极焊盘40和凸块60(后述)的接触面积变大，因此能够提供电的可靠性高的半导体装置。电极焊盘40的表面上的2个相邻的凹部间区域也可以形成为平坦面。特别是在与钝化膜50重叠的区域中，电极焊盘40的表面上的2个相邻的凹部间区域也可以形成为平坦面。据此，能够防止在钝化膜50中发生以电极焊盘40的上端面作为起点的裂缝，可以提高半导体装置的可靠性。此外，配置有电极焊盘40的区域并未特别限定。例如，将电极焊盘40也可以与集成电路12的任一的元件重叠式地配置。不过，将电极焊盘40也可以配置在与集成电路12不重叠的区域内。另外，电极焊盘40的凹部也可以与绝缘层30的贯通孔32重叠。即，也可以利用绝缘层30的贯通孔，将电极焊盘40的表面变成凹凸面。此时，只要绝缘层30的上端面上的贯通孔32的周边部变为平坦面，就能够以相邻的2个凹部间区域变为平坦面的方式形成电极焊盘40。形成电极焊盘40的方法并未特别限定。也可以通过溅射形成电极焊盘40。在形成贯通孔32的端部向外扩展的锥形孔的情况下，通过溅射工序，可以在贯通孔32的内壁面容易付着导电材料。即，可以容易地在贯通孔32内填充导电材料。因此，能够有效地形成可靠性高的电极焊盘40。
半导体基板10具有钝化膜50。在钝化膜50中形成了开口52。开口52以与每个电极焊盘40的中央区域重叠的方式配置。即，通过开口52从钝化膜50露出电极焊盘40的中央区域。钝化膜50的表面的至少一部分形成凹凸面。此外，与钝化膜50的表面上的凸块60(后述)接触的区域的至少一部分形成凹凸面。此外，与钝化膜50的表面上的凸块60接触的区域全部也可以形成凹凸面(未图示)。在电极焊盘40的表面形成有凹凸面时，钝化膜50的表面的凹凸也可以与电极焊盘40表面的凹凸对应。不过电极焊盘40表面也可以形成为平坦面，此时，只有钝化膜50的表面也可以形成凹凸面(未图示)。此外，钝化膜50的材料并未特别限定，例如，也可以由氧化膜、氮化膜、或聚酰亚胺树脂等来形成。
本实施方式涉及的半导体装置包括凸块60。凸块60与每个电极焊盘40电连接而成。凸块60以如图1所示与钝化膜50的开口52及其端部重叠的方式设置。钝化膜50的开口52的端部至少一部分形成凹凸面，因此凸块60以与钝化膜50的凹凸面重叠的方式设置。凸块60的结构及材料并未特别限定，也可以利用早已公知的任一的凸块。凸块60也可以是金属凸块。
本实施方式涉及的半导体装置1如以上构成。如上所述，在半导体装置1中，与钝化膜50的表面上的凸块60接触的区域的至少一部分是凹凸面。由此，从沿着钝化膜50的表面的凸块60的端部到钝化膜50开口52为止的距离变长。因此，可以防止浸入在钝化膜50和凸块60之间的水分等到达在钝化膜50的开口52。所以能够提供一种可防止以水分等的浸入作为原因的电极焊盘40的劣化的、可靠性高的半导体装置。此外，与钝化膜50的表面上的凸块60接触的区域的整个面也可以是凹凸面(未图示)。根据上述，能够进一步提供可靠性高的半导体装置。而且，在图4中表示安装半导体装置1的电路基板1000。另外，作为具有半导体装置1的电子仪器，在图5中表示笔记本型电脑2000，在图6中表示移动电话机3000。
下面，用于说明适用了本发明的实施方式涉及的半导体装置的制造方法。图7～图12是用于说明适用了本发明的实施方式涉及的半导体装置的制造方法的图。
本实施方式涉及的半导体装置的制造方法也可以包括如图7所示的、使用半导体基板10的步骤。半导体基板10的结构也可以适用如上所述的任一的内容。半导体基板10包括多个电极焊盘40。另外，半导体基板10具有钝化膜50，钝化膜50具有露出电极焊盘40的中央区域的开口52。并且，如图7所示，钝化膜50的表面上的开口52的端部的至少一部分是凹凸面。
本实施方式涉及的半导体装置的制造方法，包括如图8所示，在半导体基板10上形成阻挡层62的步骤。阻挡层62也可以称为底部凸块金属层。阻挡层62也可以形成为一个层或多个层。也可以覆盖钝化膜50而形成阻挡层62。另外，也可以与从电极焊盘40中的开口52的露出部接触而形成阻挡层62。阻挡层62，谋求电极焊盘40和后述的导电部件68的扩散防止。阻挡层62也可以进一步具有提高电极焊盘40和凸块60的密接性的功能。另外，阻挡层62也可以是析出导电部件68的电镀供给用的金属层。阻挡层62也可以具有钛钨层。在阻挡层62以多层形成的情况下，阻挡层62的最表层也可以是金属。
本实施方式涉及的半导体装置的制造方法，包括在阻挡层62中形成导电部件68的步骤(参照图11)。导电部件68以与钝化膜50的每个开口52及其端口重叠的方式形成。如上所述，钝化膜50的表面上的开口52的端部的至少一部分是凹凸面。由此，导电部件68以与钝化膜50的表面的凹凸面重叠的方式形成。钝化膜50的表面上的开口52的端部也可以全部是凹凸面。下面，对形成导电部件68的工序进行说明。
形成导电部件68的工序也可以包括如图9所示、在阻挡层62上形成具有多个第2开口66的抗蚀剂层64的工序。每个第2开口66以与钝化膜50的任一的开口52及其端部重叠的方式配置。此时，与钝化膜50的表面上的第2开口66重叠的区域的至少一部分形成凹凸面。即，也可以与钝化膜50的开口52的端部的凹凸面重叠的方式配置第2开口66。此外，与钝化膜50的表面上的第2开口66重叠的区域也可以全部形成凹凸面。形成抗蚀剂层64的方法并未特别限定。例如，在阻挡层62的整个面上设置阻挡层，其后，也可以通过在该抗蚀剂层上形成第2开口66而形成抗蚀剂层64。此外，对抗蚀剂层64的材料也并未特别限定，即也可以适用大家早已公知的任一的材料。形成导电部件68的工序也可以包括在如图10所示的第2开口66的内侧形成导电部件68的步骤。导电部件68也可以电连接在阻挡层62上。导电部件68也可以根据电镀工序来形成。导电部件68也可以以填充第2开口66的方式形成。如上所述，第2开口66以与开口52及其端部重叠的方式配置。因此，导电部件68以与钝化膜50的开口52及其端部重叠的方式形成。在与钝化膜50的表面上的第2开口66重叠的区域的至少一部分形成凹凸面的情况下，可以以与该凹凸面重叠的方式形成导电部件68。此外，导电部件68的大小或形状虽然并未特别限定，但是可以根据第2开口66来控制。形成导电部件68的工序，也可以包括如图11所示的去除抗蚀剂层64的步骤。抗蚀剂层64也可以根据大家早已公知的任一的方法去除。
本实施方式涉及的半导体装置的制造方法，如图12所述，也可以将导电部件68作为掩膜蚀刻阻挡层62，部分去除阻挡层62。此时，也可以根据湿蚀刻部分去除阻挡层62。也可以蚀刻阻挡层62而形成导电层63。此时，如图12所示，也可以将导电层63形成在比导电部件68还要内侧的区域。不过导电层也可以形成为与导电部件68相同的平面形状，或形成为比导电部件68还要外侧的形状(未图示)。导电层63和导电部件68加起来也可以称作凸块60。
通过以上的工序也可以制造半导体装置1(参照图1)。如上所述，在本实施方式涉及的半导体装置的制造方法中，将导电部件68以与钝化膜50的开口52及其端部重叠的方式形成。并且，钝化膜50的表面上的开口52的端部的至少一部是凹凸面。即，导电部件68以与钝化膜50的表面的凹凸面重叠的方式形成。根据上述，则从沿着钝化膜50的表面的导电部件68的端部到钝化膜50为止的开口52的距离变长，能够防止用于蚀刻阻挡层62的蚀刻液到达在电极焊盘40上。因此，能够制造不易产生由于蚀刻液而引起的电极焊盘40的腐蚀、可靠性高的半导体装置。此外，钝化膜50的表面上的开口52的端部也可以全部是凹凸面。由此，能够进一步制造可靠性高的半导体装置。
此外，本发明并不局限于上述的实施方式，可以为各种变形。例如，本发明包括与在实施方式中说明的构成实质上相同的构成(例如，功能、方法及结果相同的构成，或目的及效果相同的构成)。另外，本发明包括置换在实施方式中说明的构成的非实质性的构成。另外，本发明包括与在实施方式中说明的构成有相同作用效果的构成或可以达到相同目的构成。另外，本发明还包括在实施方式中说明的构成上附加了公知技术的构成。

Claims (8)

1、一种半导体装置，包括：
半导体基板，具有多个电极焊盘和钝化膜，所述钝化膜具有使每个上述电极焊盘的中央区域露出的开口；和
凸块，其与每个上述电极焊盘电连接而形成，并与上述开口及其端部以重叠的方式设定，
上述钝化膜的表面与上述凸块接触的区域是全部为凹凸面。
2、根据权利要求1所述的半导体装置，其特征在于，
上述电极焊盘的表面的至少一部分形成凹凸面，
上述钝化膜的表面的凹凸与上述电极焊盘的表面的凹凸对应而形成。
3、根据权利要求2所述的半导体装置，其特征在于，
上述电极焊盘的表面的相邻的两个凹部之间的区域是平坦面。
4、根据权利要求1所述的半导体装置，其特征在于，
上述电极焊盘的表面从上述开口露出的区域的至少一部分是凹凸面。
5、根据权利要求2所述的半导体装置，其特征在于，
上述半导体基板进一步具有导电图案和绝缘层，该绝缘层被形成有使上述导电图案部分地露出的多个贯通孔，
上述电极焊盘以填充上述贯通孔的方式设置而形成，
上述电极焊盘的凹部分别与任意一个的上述贯通孔重叠而形成。
6、根据权利要求5中所述的半导体装置，其特征在于，
上述贯通孔为从电极焊盘方向向外扩展的锥形孔，
上述绝缘层的上表面上的上述贯通孔的周边部形成平坦面。
7、一种半导体装置的制造方法，包括：
在具有多个电极焊盘、和具有使每个上述电极焊盘的中央区域露出的开口的钝化膜的半导体基板上形成阻挡层的工序；
在上述阻挡层上形成与上述钝化膜的每个上述开口及其端部重叠的导电部件的工序；和
将上述导电部件作为掩膜来蚀刻上述阻挡层，从而部分地去除上述阻挡层的工序，
上述钝化膜的表面的上述开口的端部的至少一部分是凹凸面，
上述钝化膜的表面与凸块接触的区域全部为凹凸面。
8、根据权利要求7中所述的半导体装置的制造方法，其特征在于，
上述钝化膜的表面的上述开口的端部是全部为凹凸面。
CNB2005101289787A 2004-12-09 2005-12-02 半导体装置及其制造方法 Expired - Fee Related CN100517670C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004356818 2004-12-09
JP2004356818A JP4606145B2 (ja) 2004-12-09 2004-12-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1787211A CN1787211A (zh) 2006-06-14
CN100517670C true CN100517670C (zh) 2009-07-22

Family

ID=36582861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101289787A Expired - Fee Related CN100517670C (zh) 2004-12-09 2005-12-02 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7598612B2 (zh)
JP (1) JP4606145B2 (zh)
CN (1) CN100517670C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502257B2 (ja) * 2006-08-29 2014-05-28 セイコーインスツル株式会社 半導体装置
JP5138248B2 (ja) * 2007-03-23 2013-02-06 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5192171B2 (ja) * 2007-04-17 2013-05-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5100233B2 (ja) * 2007-07-27 2012-12-19 アズビル株式会社 柱状支持体及びその製造方法
US8901736B2 (en) 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US9601434B2 (en) 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JPH04116831A (ja) * 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
JP2001144216A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP5178974B2 (ja) 2001-02-16 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置とその製造方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
JP2005347622A (ja) 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2005347623A (ja) 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060125095A1 (en) 2006-06-15
JP4606145B2 (ja) 2011-01-05
US7598612B2 (en) 2009-10-06
JP2006165382A (ja) 2006-06-22
CN1787211A (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
CN100517670C (zh) 半导体装置及其制造方法
US8373278B2 (en) Semiconductor device having stacked dice disposed on base substrate
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US7969016B2 (en) Self-aligned wafer or chip structure, and self-aligned stacked structure
KR101422302B1 (ko) 유전체 트렌치, 니켈/탄탈륨 산화물 구조체 및 화학기계적 연마 기술
US8049310B2 (en) Semiconductor device with an interconnect element and method for manufacture
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
JP4775007B2 (ja) 半導体装置及びその製造方法
KR100719196B1 (ko) 반도체 장치의 제조 방법
EP3816638A1 (en) Mems probe card device
CN108155155B (zh) 半导体结构及其形成方法
CN105990263A (zh) Mim电容器及其形成方法
CN110098054B (zh) 电容器组件
JP2013247139A (ja) 半導体装置及びその製造方法
CN105355577A (zh) 等离子体损伤测试结构及其制作方法
US20070090854A1 (en) Semiconductor device and method for manufacturing the same
US20120049349A1 (en) Semiconductor chips and methods of forming the same
KR100630651B1 (ko) 반도체 장치 및 그 제조 방법
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
JP3729680B2 (ja) 半導体装置の製造方法および半導体装置
JP2008160168A (ja) 半導体装置及びその製造方法
CN112802759B (zh) 一种半导体芯片及其制造方法
US11955480B2 (en) Integrated circuit comprising a three-dimensional capacitor
KR100827495B1 (ko) 칩의 면적 축소를 위한 반도체 소자의 패드부 구조 및제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20161202