JP4606145B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4606145B2
JP4606145B2 JP2004356818A JP2004356818A JP4606145B2 JP 4606145 B2 JP4606145 B2 JP 4606145B2 JP 2004356818 A JP2004356818 A JP 2004356818A JP 2004356818 A JP2004356818 A JP 2004356818A JP 4606145 B2 JP4606145 B2 JP 4606145B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode pad
passivation film
opening
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004356818A
Other languages
English (en)
Other versions
JP2006165382A (ja
Inventor
健 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004356818A priority Critical patent/JP4606145B2/ja
Priority to US11/262,728 priority patent/US7598612B2/en
Priority to CNB2005101289787A priority patent/CN100517670C/zh
Publication of JP2006165382A publication Critical patent/JP2006165382A/ja
Application granted granted Critical
Publication of JP4606145B2 publication Critical patent/JP4606145B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
パッシベーション膜の開口及びその端部とオーバーラップするようにバンプが配置された半導体装置が知られている。このとき、パッシベーション膜とバンプとの間に侵入したエッチング液等の水分がパッシベーション膜の開口の内側に至ることを防止することができれば、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開２００２−２４６４０７号公報
（１）本発明に係る半導体装置は、複数の電極パッドと、それぞれの前記電極パッドの中央領域を露出させる開口を有するパッシベーション膜とを有する半導体基板と、
それぞれの前記電極パッドと電気的に接続されてなり、前記開口及びその端部とオーバーラップするように設けられたバンプと、 を含み、
前記パッシベーション膜の表面における前記バンプと接触する領域の少なくとも一部は凹凸面である。本発明によれば、パッシベーション膜表面に沿ったバンプの端部からパッシベーション膜の開口までの距離を長くすることができる。そのため、バンプの端部から浸入した水分が電極パッドに至ることを防止することができる。そのため、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記パッシベーション膜の表面における前記バンプと接触する領域はすべて凹凸面であってもよい。
（３）この半導体装置において、
前記電極パッドの表面の少なくとも一部は凹凸面をなし、
前記パッシベーション膜の表面の凹凸は、前記電極パッドの表面の凹凸に対応していてもよい。
（４）この半導体装置において、
前記電極パッドの表面における隣り合う２つの凹部の間の領域は平坦面であってもよい。
（５）この半導体装置において、
前記電極パッドの表面における前記開口から露出した領域の少なくとも一部は凹凸面であってもよい。
（６）この半導体装置において、
前記半導体基板は、導電パターンと、前記導電パターンを部分的に露出させる複数の貫通穴が形成された絶縁層とをさらに有し、
前記電極パッドは、前記貫通穴を充填するように設けられてなり、
前記電極パッドの凹部は、それぞれ、いずれかの前記貫通穴とオーバーラップしていてもよい。
（７）この半導体装置において、
前記貫通穴の前記導電パターンとは反対側の端部は、外に向かって拡がるテーパー穴をなし、
前記絶縁層の上端面における前記貫通穴の周縁部は平坦面をなしていてもよい。
（８）本発明に係る半導体装置の製造方法は、複数の電極パッドと、それぞれの前記電極パッドの中央領域を露出させる開口を有するパッシベーション膜とを有する半導体基板に、バリア層を形成すること、
前記バリア層に、前記パッシベーション膜のそれぞれの前記開口及びその端部とオーバーラップする導電部材を形成すること、及び、
前記導電部材をマスクとして前記バリア層をエッチングして、前記バリア層を部分的に除去することを含み、
前記パッシベーション膜の表面における前記開口の端部の少なくとも一部は凹凸面である。本発明によれば、半導体基板のパッシベーション膜表面に沿ったバンプの端部からパッシベーション膜の開口までの距離が長くなる。そのため、バンプの端部から浸入したエッチング液等が電極パッドに至ることを防止することができる。そのため、信頼性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記パッシベーション膜の表面における前記開口の端部はすべて凹凸面であってもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
本実施の形態に係る半導体装置は、半導体基板１０を含む。以下、半導体基板１０の構成について説明する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい（図４参照）。あるいは、半導体基板１０はウエハ状をなしていてもよい（図示せず）。半導体基板１０には、１つ又は複数の（チップ状の半導体基板には１つの、ウエハ状の半導体基板には複数の）集積回路１２が形成されていてもよい。集積回路１２の内容は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０は、導電パターン２０を有してもよい。導電パターン２０は、集積回路１２と電気的に接続されていてもよい。導電パターン２０の材料や構造については特に限定されず、既に公知となっているいずれかの材料、構造の導電体を利用してもよい。
半導体基板１０は、絶縁層３０を有してもよい。絶縁層３０は、酸化膜（例えばシリコン酸化膜）によって形成されていてもよい。絶縁層３０は、導電パターン２０の少なくとも一部を覆うように形成されていてもよい。絶縁層３０は、複数層に形成されていてもよいし、単層で構成されていてもよい。絶縁層３０が複数層で形成されている場合、各層間に導電パターンが形成されていてもよい。
絶縁層３０には、導電パターン２０を部分的に露出させる複数の貫通穴３２が形成されてなる。貫通穴３２は、導電パターン２０と電極パッド４０（後述）とを電気的に接続するために利用される穴である。絶縁層３０が複数層で形成されている場合、最表層の絶縁層３０に形成された貫通穴のみを貫通穴３２と称してもよい。貫通穴３２の導電パターン２０とは反対側の端部は、図１（あるいは、図２（Ｃ）及び図３（Ｂ））に示すように、外に向かって拡がるテーパー穴であってもよい。このとき、絶縁層３０の表面における貫通穴３２の周縁部は、平坦面をなしていてもよい。これによると、後述する電極パッド４０あるいはパッシベーション膜５０に、貫通穴３２の周縁部（あるいは貫通穴３２の周縁部とオーバーラップする領域）を起点とする亀裂が発生することを防止することが可能な、信頼性の高い半導体装置を提供することができる。一般的に、半導体装置を回路基板やインターポーザ等に実装する際にはバンプ６０に大きな力が加えられることがあり、特に、バンプ６０とオーバーラップする領域では、この力の影響を受けやすい。しかし、貫通穴３２の周縁部が平坦面をなしていれば、バンプ６０が貫通穴３２とオーバーラップするように配置されている場合にも、半導体装置の信頼性を確保することができる。そのため、バンプ６０の配置の自由度が高くなり、実装性に優れた半導体装置の設計が可能になる。
貫通穴３２を形成する方法は特に限定されない。以下、図２（Ａ）〜図２（Ｃ）を参照して、貫通穴３２を形成する方法について説明する。はじめに、図２（Ａ）に示すように、絶縁層３１を形成する。絶縁層３１は、スピンコート法、ＣＶＤ（Chemical Vapor Deposition）法などによって形成してもよい。その後、図２（Ｂ）に示すように、絶縁層３１に貫通穴３４を形成する。貫通穴３４は、フォトリソグラフィ及びエッチング等によって形成してもよい。貫通穴３４は、導電パターン２０又は集積回路１２の素子を露出させる穴であってもよい。貫通穴３４は、図２（Ｂ）に示すように、絶縁層３１の表面から垂直に落ちる壁面を有するように形成してもよい。そして、図２（Ｃ）に示すように、貫通穴３４の開口端部に、開口方向に拡がるテーパー面３６を形成してもよい。テーパー面３６は、平面又は曲面であってもよい。テーパー面３６は、エッチングによって形成してもよい。テーパー面３６は、貫通穴３４の全周に連続する面であってもよい。以上の工程によって、貫通穴３２（貫通穴３２を有する絶縁層３０）を形成してもよい。なお、図２（Ｃ）に示すように、テーパー面３６を、隣り合う２つのテーパー面３６が重複しないように形成してもよい。これにより、隣接する貫通穴３２のテーパー面３６が重複する場合と比較し、絶縁層３０の上端面におけるテーパー面３６の周縁部を鈍角とすることができる。そのため、絶縁層３０を、貫通穴３２の周縁部が平坦面になるように形成することができる。ただし、貫通穴３２を形成する方法はこれに限られるものではない。例えば、図３（Ａ）に示すように、絶縁層３１に、テーパー穴３５を形成し、その後、図３（Ｂ）に示すように、テーパー穴３５の底部に貫通穴３７を形成してもよい。このとき、テーパー穴３５をウエットエッチングで形成してもよく、貫通穴３７をドライエッチングで形成してもよい。なお、図３（Ａ）に示すように、テーパー穴３５を、隣り合う２つのテーパー穴３５の開口端部が重複しないように形成してもよい。以上の工程によって、貫通穴３２（貫通穴３２を有する絶縁層３０）を形成してもよい。
半導体基板１０は、複数の電極パッド４０を有する（ただし、図１では、電極パッド４０は１つのみ示している）。電極パッド４０は、導電パターン２０と電気的に接続されていてもよい。電極パッド４０は、図１に示すように、貫通穴３２を充填するように形成されていてもよく、これにより、電極パッド４０と導電パターン２０とは電気的に接続されてもよい。電極パッド４０の表面の少なくとも一部は、図１に示すように、凹凸面をなしていてもよい。このとき、電極パッド４０の表面におけるパッシベーション膜５０の開口５２（後述）から露出した領域の少なくとも一部が凹凸面になっていてもよい。これによれば、電極パッド４０とバンプ６０（後述）との接触面積が大きくなるため、電気的な信頼性の高い半導体装置を提供することができる。電極パッド４０の表面における隣り合う２つの凹部の間の領域は、平坦面になっていてもよい。特に、パッシベーション膜５０とオーバーラップする領域で、電極パッド４０の表面における隣り合う２つの凹部の間の領域は平坦面になっていてもよい。これによると、パッシベーション膜５０に、電極パッド４０の上端面を起点にした亀裂が発生することを防止することができ、半導体装置の信頼性を高めることができる。なお、電極パッド４０が配置される領域は特に限定されるものではない。例えば、電極パッド４０は、集積回路１２のいずれかの素子とオーバーラップするように配置されていてもよい。ただし、電極パッド４０は、集積回路１２とオーバーラップしない領域に配置されていてもよい。また、電極パッド４０の凹部は、絶縁層３０の貫通穴３２とオーバーラップしていてもよい。すなわち、絶縁層３０の貫通穴３２を利用して、電極パッド４０の表面を凹凸面にしてもよい。このとき、絶縁層３０の上端面における貫通穴３２の周縁部が平坦面になっていれば、電極パッド４０を、隣り合う２つの凹部の間の領域が平坦面になるように形成することができる。電極パッド４０を形成する方法は特に限定されない。電極パッド４０は、例えば、スパッタリングによって形成してもよい。貫通穴３２の端部が外に向かって広がるテーパー穴をなしている場合、スパッタリング工程によって、貫通穴３２の内壁面に、容易に導電材料を付着させることができる。すなわち、容易に貫通穴３２内に導電材料を充填させることができる。そのため、信頼性の高い電極パッド４０を効率よく形成することができる。
半導体基板１０は、パッシベーション膜５０を有する。パッシベーション膜５０には、開口５２が形成されてなる。開口５２は、それぞれの電極パッド４０の中央領域とオーバーラップするように配置されてなる。すなわち、開口５２によって、パッシベーション膜５０から、電極パッド４０の中央領域が露出してなる。パッシベーション膜５０の表面の少なくとも一部は凹凸面をなしている。このとき、パッシベーション膜５０の表面におけるバンプ６０（後述）と接触する領域の少なくとも一部が凹凸面をなす。なお、パッシベーション膜５０の表面におけるバンプ６０と接触する領域はすべて凹凸面をなしていてもよい（図示せず）。電極パッド４０の表面が凹凸面をなしている場合、パッシベーション膜５０の表面の凹凸は、電極パッド４０の表面の凹凸に対応していてもよい。ただし、電極パッド４０の表面は平坦面をなしていてもよく、このとき、パッシベーション膜５０の表面のみが凹凸面をなしていてもよい（図示せず）。なお、パッシベーション膜５０の材料は特に限定されず、例えば、酸化膜、窒化膜、あるいはポリイミド樹脂等よって形成されていてもよい。
本実施の形態に係る半導体装置は、バンプ６０を含む。バンプ６０は、それぞれの電極パッド４０と電気的に接続されてなる。バンプ６０は、図１に示すように、パッシベーション膜５０の開口５２及びその端部とオーバーラップするように設けられてなる。パッシベーション膜５０の開口５２の端部の少なくとも一部は凹凸面をなすことから、バンプ６０は、パッシベーション膜５０の凹凸面とオーバーラップするように設けられる。バンプ６０の構造や材料は特に限定されず、既に公知となっているいずれかのバンプを利用してもよい。バンプ６０は、例えば金バンプであってもよい。
本実施の形態に係る半導体装置１は、以上のように構成されてなる。先に説明したように、半導体装置１では、パッシベーション膜５０の表面におけるバンプ６０と接触する領域の少なくとも一部は凹凸面である。これにより、パッシベーション膜５０の表面に沿った、バンプ６０の端部からパッシベーション膜５０の開口５２までの距離が長くなる。そのため、パッシベーション膜５０とバンプ６０との間に浸入した水分等が、パッシベーション膜５０の開口５２に至ることを防止することができる。そのため、水分等の浸入を原因とする電極パッド４０の劣化を防止することが可能な、信頼性の高い半導体装置を提供することができる。なお、パッシベーション膜５０の表面におけるバンプ６０と接触する領域の全面が、凹凸面になっていてもよい（図示せず）。これによれば、さらに信頼性の高い半導体装置を提供することができる。そして、図４には、半導体装置１が実装された回路基板１０００を示す。また、半導体装置１を有する電子機器として、図５にはノート型パーソナルコンピュータ２０００を、図６には携帯電話３０００を、それぞれ示す。
以下、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。図７〜図１２は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図７に示す、半導体基板１０を用意することを含んでいてもよい。半導体基板１０の構造は、先に説明したいずれかの内容を適用してもよい。半導体基板１０は、複数の電極パッド４０を含む。また、半導体基板１０は、電極パッド４０の中央領域を露出させる開口５２を有するパッシベーション膜５０を有する。そして、図７に示すように、パッシベーション膜５０の表面における開口５２の端部の少なくとも一部は凹凸面である。
本実施の形態に係る半導体装置の製造方法は、図８に示すように、半導体基板１０にバリア層６２を形成することを含む。バリア層６２を、アンダーバンプメタル層と称してもよい。バリア層６２は、一層又は複数層で形成してもよい。バリア層６２を、パッシベーション膜５０を覆うように形成してもよい。また、バリア層６２を、電極パッド４０における開口５２からの露出部と接触するように形成してもよい。バリア層６２は、電極パッド４０と後述する導電部材６８との拡散防止を図るものである。バリア層６２は、電極パッド４０とバンプ６０との密着性を高める機能をさらに有していてもよい。また、バリア層６２は、導電部材６８を析出させる電解めっき給電用の金属層であってもよい。バリア層６２は、チタンタングステン層を有していてもよい。バリア層６２が複数層で形成される場合、バリア層６２の最表層は、金層であってもよい。
本実施の形態に係る半導体装置の製造方法は、バリア層６２に、導電部材６８を形成することを含む（図１１参照）。導電部材６８は、パッシベーション膜５０のそれぞれの開口５２及びその端部とオーバーラップするように形成する。先に説明したように、パッシベーション膜５０の表面における開口５２の端部の少なくとも一部は凹凸面である。このことから、導電部材６８は、パッシベーション膜５０の表面の凹凸面とオーバーラップするように形成される。パッシベーション膜５０の表面における開口５２の端部はすべて凹凸面であってもよい。以下、導電部材６８を形成する工程について説明する。
導電部材６８を形成する工程は、図９に示すように、バリア層６２に、複数の第２の開口６６を有するレジスト層６４を形成することを含んでいてもよい。それぞれの第２の開口６６は、パッシベーション膜５０のいずれかの開口５２及びその端部とオーバーラップするように配置されてなる。このとき、パッシベーション膜５０の表面における第２の開口６６とオーバーラップする領域の少なくとも一部は凹凸面をなす。すなわち、パッシベーション膜５０の開口５２の端部の凹凸面とオーバーラップするように、第２の開口６６を配置してもよい。なお、パッシベーション膜５０の表面における第２の開口６６とオーバーラップする領域はすべて凹凸面をなしていてもよい。レジスト層６４を形成する方法は特に限定されるものではない。例えば、バリア層６２上に全面にレジスト層を設け、その後、該レジスト層に第２の開口６６を形成することによって、レジスト層６４を形成してもよい。なお、レジスト層６４の材料についても特に限定されず、既に公知となっているいずれかの材料を適用してもよい。導電部材６８を形成する工程は、図１０に示すように、第２の開口６６の内側に、導電部材６８を形成することを含んでいてもよい。導電部材６８は、バリア層６２と電気的に接続されていてもよい。導電部材６８は、電解めっき工程によって形成してもよい。導電部材６８は、第２の開口６６を充填するように形成してもよい。先に説明したように、第２の開口６６は開口５２及びその端部とオーバーラップするように配置される。そのため、導電部材６８は、パッシベーション膜５０の開口５２及びその端部とオーバーラップするように形成される。パッシベーション膜５０の表面における第２の開口６６とオーバーラップする領域の少なくとも一部が凹凸面をなしている場合、導電部材６８を、該凹凸面とオーバーラップするように形成することができる。なお、導電部材６８の大きさや形状は特に限定されないが、第２の開口６６によって制御可能である。導電部材６８を形成する工程は、図１１に示すように、レジスト層６４を除去することを含んでいてもよい。レジスト層６４は、既に公知となっているいずれかの方法によって除去してもよい。
本実施の形態に係る半導体装置の製造方法は、図１２に示すように、導電部材６８をマスクとしてバリア層６２をエッチングして、バリア層６２を部分的に除去してもよい。このとき、ウエットエッチングによって、バリア層６２を部分的に除去してもよい。バリア層６２をエッチングして、導電層６３を形成してもよい。このとき、図１２に示すように、導電層６３を、導電部材６８よりも内側の領域に形成してもよい。ただし、導電層は、導電部材６８と同じ平面形状になるように、あるいは、導電部材６８よりも外側に至るように形成してもよい（図示せず）。導電層６３と導電部材６８を合わせて、バンプ６０と称してもよい。
以上の工程によって、半導体装置１を製造してもよい（図１参照）。先に説明したように、本実施の形態に係る半導体装置の製造方法では、導電部材６８を、パッシベーション膜５０の開口５２及びその端部とオーバーラップするように形成する。そして、パッシベーション膜５０の表面における開口５２の端部の少なくとも一部は凹凸面である。すなわち、導電部材６８は、パッシベーション膜５０の表面の凹凸面とオーバーラップするように形成される。これによると、パッシベーション膜５０の表面に沿った、導電部材６８の端部からパッシベーション膜５０の開口５２までの距離が長くなり、バリア層６２をエッチングするためのエッチング液が電極パッド４０に至ることを防止することができる。そのため、エッチング液による電極パッド４０の腐食が起こりにくい、信頼性の高い半導体装置を製造することができる。なお、パッシベーション膜５０の表面における開口５２の端部は、すべて、凹凸面であってもよい。これにより、さらに信頼性の高い半導体装置を製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図３（Ａ）及び図３（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図４は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。 図８は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。 図９は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。 図１０は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。 図１１は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。 図１２は、本発明を適用した実施の形態に係る半導体装置を製造する方法について説明するための図である。
符号の説明
１０…半導体基板、 １２…集積回路、 ２０…導電パターン、 ３０…絶縁層、 ３２…貫通穴、 ４０…電極パッド、 ５０…パッシベーション膜、 ５２…開口、 ６０…バンプ、 ６２…バリア層、 ６３…導電層、 ６４…レジスト層、 ６６…第２の開口、 ６８…導電部材

Claims (6)

  1. 電極パッドと、前記電極パッド上に位置する開口を有するパッシベーション膜と、を有する半導体基板と、
    前記電極パッドと電気的に接続されてなり、前記開口及び前記開口の端部とオーバーラップするように設けられたバンプと、
    を含み、
    前記電極パッドの表面の少なくとも一部は、複数の第１の凹部を有する第１の凹凸面をなし、前記複数の第１の凹部のうち隣り合う２つの第１の凹部の間の領域が平坦面であり、
    前記パッシベーション膜の表面における前記バンプと接触する領域の少なくとも一部は、複数の第２の凹部を有し前記第１の凹凸面に対応した凹凸を有する第２の凹凸面をなし、前記複数の第２の凹部のうち隣り合う２つの第２の凹部の間の領域が平坦面となっており、
    前記半導体基板は、導電パターンと、前記導電パターン上に位置する複数の貫通穴が形成された絶縁層とをさらに有し、
    前記電極パッドは、前記貫通穴を充填するように設けられてなり、
    前記複数の第１の凹部は、それぞれ、前記複数の貫通穴のいずれかとオーバーラップしてなる、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記パッシベーション膜の表面における前記バンプと接触する領域はすべて前記第２の凹凸面である半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記電極パッドの表面における前記開口とオーバーラップしている領域の少なくとも一部は前記第１の凹凸面である半導体装置。
  4. 請求項１から３のいずれか１項に記載の半導体装置において、
    前記貫通穴の前記導電パターンとは反対側の端部は、外に向かって拡がるテーパー穴をなし、
    前記絶縁層の上端面における前記貫通穴の周縁部は平坦面をなす半導体装置。
  5. 導電パターンと、前記導電パターン上に位置する絶縁層と、前記絶縁層の上に位置する電極パッドと、前記電極パッド上に位置する開口を有するパッシベーション膜と、を有する半導体基板に、バリア層を形成すること、
    前記バリア層に、前記パッシベーション膜の前記開口及び前記開口の端部とオーバーラップする導電部材を形成すること、及び、
    前記導電部材をマスクとして前記バリア層をエッチングして、前記バリア層を部分的に除去すること、
    を含み、
    前記絶縁層に複数の貫通穴を形成し、前記電極パッドは、前記貫通穴を充填するように形成され、
    前記電極パッドの表面の少なくとも一部を、前記複数の貫通穴のいずれかとそれぞれオーバーラップしてなる複数の第１の凹部を有する第１の凹凸面をなすように形成し、
    前記複数の第１の凹部のうち隣り合う２つの第１の凹部の間の領域を平坦面になるように形成し、前記パッシベーション膜の表面における前記バンプと接触する第１の領域の少なくとも一部を、複数の第２の凹部を有し前記第１の凹凸面に対応した凹凸を有する第２の凹凸面をなすように形成し、前記複数の第２の凹部のうち隣り合う２つの第２の凹部の間の領域を平坦面となるように形成する、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記パッシベーション膜の表面における前記開口の端部はすべて第２の凹凸面である半導体装置の製造方法。
JP2004356818A 2004-12-09 2004-12-09 半導体装置及びその製造方法 Expired - Fee Related JP4606145B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004356818A JP4606145B2 (ja) 2004-12-09 2004-12-09 半導体装置及びその製造方法
US11/262,728 US7598612B2 (en) 2004-12-09 2005-11-01 Semiconductor device and manufacturing method thereof
CNB2005101289787A CN100517670C (zh) 2004-12-09 2005-12-02 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004356818A JP4606145B2 (ja) 2004-12-09 2004-12-09 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008079737A Division JP2008160168A (ja) 2008-03-26 2008-03-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006165382A JP2006165382A (ja) 2006-06-22
JP4606145B2 true JP4606145B2 (ja) 2011-01-05

Family

ID=36582861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356818A Expired - Fee Related JP4606145B2 (ja) 2004-12-09 2004-12-09 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7598612B2 (ja)
JP (1) JP4606145B2 (ja)
CN (1) CN100517670C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502257B2 (ja) * 2006-08-29 2014-05-28 セイコーインスツル株式会社 半導体装置
JP5138248B2 (ja) * 2007-03-23 2013-02-06 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5192171B2 (ja) * 2007-04-17 2013-05-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5100233B2 (ja) * 2007-07-27 2012-12-19 アズビル株式会社 柱状支持体及びその製造方法
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US9601434B2 (en) 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9559044B2 (en) 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116831A (ja) * 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JP2001053100A (ja) * 1999-08-05 2001-02-23 Seiko Instruments Inc バンプ電極を有する半導体装置
JP2001144216A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP5178974B2 (ja) 2001-02-16 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置とその製造方法
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
JP2005347623A (ja) 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法
JP2005347622A (ja) 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208531A (ja) * 1990-08-10 1992-07-30 Seiko Instr Inc バンプ電極の製造法
JPH04116831A (ja) * 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
JP2001053100A (ja) * 1999-08-05 2001-02-23 Seiko Instruments Inc バンプ電極を有する半導体装置
JP2001144216A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
US20060125095A1 (en) 2006-06-15
CN100517670C (zh) 2009-07-22
US7598612B2 (en) 2009-10-06
CN1787211A (zh) 2006-06-14
JP2006165382A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
US7598612B2 (en) Semiconductor device and manufacturing method thereof
US8922009B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
US8115317B2 (en) Semiconductor device including electrode structure with first and second openings and manufacturing method thereof
JP7140530B2 (ja) 電子部品およびその製造方法
JP4269173B2 (ja) 半導体装置及びその製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
US7592244B2 (en) Semiconductor device and method of manufacturing the same
JP4145902B2 (ja) 半導体装置及びその製造方法
JP2008210933A (ja) 半導体装置
JP2005347623A (ja) 半導体装置の製造方法
US12057435B2 (en) Semiconductor package
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP2008160168A (ja) 半導体装置及びその製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006303169A (ja) 半導体装置
JP2006313832A (ja) 半導体装置
JP4348538B2 (ja) 半導体ウエハ及び半導体チップの製造方法
JP2005064193A (ja) 半導体装置及びその製造方法
JP2005236318A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002280476A (ja) 半導体パッケージおよび半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees