JP4348538B2 - 半導体ウエハ及び半導体チップの製造方法 - Google Patents
半導体ウエハ及び半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4348538B2 JP4348538B2 JP2004138052A JP2004138052A JP4348538B2 JP 4348538 B2 JP4348538 B2 JP 4348538B2 JP 2004138052 A JP2004138052 A JP 2004138052A JP 2004138052 A JP2004138052 A JP 2004138052A JP 4348538 B2 JP4348538 B2 JP 4348538B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor wafer
- bump
- manufacturing
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記パッド及び前記パッシベーション膜上に、複数の金属層を形成すること、
電解メッキ工程によって、前記金属層上における前記パッシベーション膜の前記開口の内側の領域に、前記開口とオーバーラップするバンプを形成すること、
エッチング工程によって、最下層の金属層以外の前記金属層における前記バンプよりも外側の部分を除去すること、その後、
前記最下層の金属層上であって前記バンプの周囲に、前記パッシベーション膜における前記開口の周縁部とオーバーラップするマスクを、前記バンプの側面に密着するように形成すること、及び、
第2のエッチング工程によって、前記最下層の金属層における前記マスクからの露出部を除去することを含む。本発明によれば、バンプを、パッシベーション膜の開口の内側の領域に形成する。そのため、バンプの先端面を平坦面とすることができる。また、最下層の金属層を除去する工程を、他の金属層を除去した後に行うため、金属層間での剥離が発生しにくくなる。さらに、バンプの周囲に形成されたマスクを利用して最下層の金属層をエッチングするため、エッチング工程でパッドが露出することを防止することができる。そのため、信頼性の高い半導体ウエハを製造することができる。
(2)この半導体ウエハの製造方法において、
前記バンプを、断面形状が前記開口の形状と同じとなるように形成してもよい。
(3)本発明に係る半導体チップの製造方法は、上記方法によって製造された半導体ウエハを、それぞれの前記集積回路毎に分割することを含む。
(4)本発明に係る半導体ウエハは、上記方法によって製造されてなる。
(5)本発明に係る半導体チップは、上記方法によって製造されてなる。
Claims (4)
- 内部と電気的に接続された複数のパッドと、それぞれの前記パッドの一部を露出させる開口を有するパッシベーション膜とを有する、複数の集積回路が形成された半導体基板を用意すること、
前記パッド及び前記パッシベーション膜上に、複数の金属層を形成すること、
電解メッキ工程によって、前記金属層上における前記パッシベーション膜の前記開口の内側の領域に、前記開口とオーバーラップするバンプを形成すること、
第1のエッチング工程によって、前記バンプをマスクとして用いながら、最下層の金属層以外の前記金属層における前記バンプよりも外側の部分を除去すること、その後、
前記最下層の金属層上であって前記バンプの周囲に、前記パッシベーション膜における前記開口の周縁部とオーバーラップするマスクを、前記バンプの側面に密着するように形成すること、及び、
第2のエッチング工程によって、前記最下層の金属層における前記マスクからの露出部を除去することを含む半導体ウエハの製造方法。 - 請求項1記載の半導体ウエハの製造方法において、
前記バンプは、前記金属層の最表層と同じ材料が用いられ、前記最表層と一体的に形成される、半導体ウエハの製造方法。 - 請求項1または2記載の半導体ウエハの製造方法において、
前記バンプを、断面形状が前記開口の形状と同じとなるように形成する半導体ウエハの製造方法。 - 請求項1から3のいずれか1項に記載の方法によって製造された半導体ウエハを、それぞれの前記集積回路毎に分割することを含む半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138052A JP4348538B2 (ja) | 2004-05-07 | 2004-05-07 | 半導体ウエハ及び半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138052A JP4348538B2 (ja) | 2004-05-07 | 2004-05-07 | 半導体ウエハ及び半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005322705A JP2005322705A (ja) | 2005-11-17 |
JP4348538B2 true JP4348538B2 (ja) | 2009-10-21 |
Family
ID=35469768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138052A Expired - Fee Related JP4348538B2 (ja) | 2004-05-07 | 2004-05-07 | 半導体ウエハ及び半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4348538B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4247690B2 (ja) | 2006-06-15 | 2009-04-02 | ソニー株式会社 | 電子部品及その製造方法 |
-
2004
- 2004-05-07 JP JP2004138052A patent/JP4348538B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005322705A (ja) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5103854B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板および電子機器 | |
JP2006179752A (ja) | 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器 | |
JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
KR100664825B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기 | |
JP2010192747A (ja) | 半導体装置 | |
JP2002231854A (ja) | 半導体装置およびその製造方法 | |
JP4269173B2 (ja) | 半導体装置及びその製造方法 | |
JP2009094466A (ja) | 半導体装置およびバンプ形成方法 | |
JP4232044B2 (ja) | 半導体装置の製造方法 | |
JP2004158758A (ja) | 半導体装置およびその製造方法 | |
JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP4606145B2 (ja) | 半導体装置及びその製造方法 | |
JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4348538B2 (ja) | 半導体ウエハ及び半導体チップの製造方法 | |
JP5655825B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板および電子機器 | |
US8426303B2 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
JP3976043B2 (ja) | 半導体装置及びその製造方法 | |
JP5082333B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4686962B2 (ja) | 半導体装置の製造方法 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008160168A (ja) | 半導体装置及びその製造方法 | |
JP4873179B2 (ja) | 半導体装置の製造方法 | |
JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006005220A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |