JP2006005220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006005220A JP2006005220A JP2004180953A JP2004180953A JP2006005220A JP 2006005220 A JP2006005220 A JP 2006005220A JP 2004180953 A JP2004180953 A JP 2004180953A JP 2004180953 A JP2004180953 A JP 2004180953A JP 2006005220 A JP2006005220 A JP 2006005220A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- aluminum
- manufacturing
- nickel
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
Abstract
【課題】 信頼性の高い半導体装置の製造方法を提供する。
【解決手段】 集積回路12が形成されてなり、複数のアルミニウム電極14とそれぞれのアルミニウム電極14の中央部15を露出させる開口18を有するパッシベーション膜16とを有する半導体基板10を用意する。半導体基板10に、それぞれのアルミニウム電極14の中央部15を覆うアルミニウム膜20を、パッシベーション膜16の開口18の周縁部に至るように形成する。無電解メッキ工程によって、アルミニウム膜20上にニッケルバンプ30を形成する。
【選択図】 図5
【解決手段】 集積回路12が形成されてなり、複数のアルミニウム電極14とそれぞれのアルミニウム電極14の中央部15を露出させる開口18を有するパッシベーション膜16とを有する半導体基板10を用意する。半導体基板10に、それぞれのアルミニウム電極14の中央部15を覆うアルミニウム膜20を、パッシベーション膜16の開口18の周縁部に至るように形成する。無電解メッキ工程によって、アルミニウム膜20上にニッケルバンプ30を形成する。
【選択図】 図5
Description
本発明は、半導体装置の製造方法に関する。
半導体基板のアルミニウム電極に、無電解メッキ工程によってニッケルバンプを形成することが知られている。アルミニウム電極に影響を与えることなく、ニッケルバンプを形成することができれば、信頼性の高い半導体装置を製造することができる。
本発明の目的は、信頼性の高い半導体装置の製造方法を提供することにある。
特開平9−69524号公報
(1)本発明に係る半導体装置の製造方法は、集積回路が形成されてなり、複数のアルミニウム電極とそれぞれの前記アルミニウム電極の中央部を露出させる開口を有するパッシベーション膜とを有する半導体基板を用意すること、
前記半導体基板に、それぞれの前記アルミニウム電極の前記中央部を覆うアルミニウム膜を、前記パッシベーション膜の前記開口の周縁部に至るように形成すること、及び、
無電解メッキ工程によって、前記アルミニウム膜上にニッケルバンプを形成することを含む。本発明によれば、無電解メッキ工程によって、ニッケルバンプを、剥離しにくくなるように形成することが可能となる。そのため、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の外側に至るように形成してもよい。
(3)この半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の内側の領域のみに形成してもよい。
前記半導体基板に、それぞれの前記アルミニウム電極の前記中央部を覆うアルミニウム膜を、前記パッシベーション膜の前記開口の周縁部に至るように形成すること、及び、
無電解メッキ工程によって、前記アルミニウム膜上にニッケルバンプを形成することを含む。本発明によれば、無電解メッキ工程によって、ニッケルバンプを、剥離しにくくなるように形成することが可能となる。そのため、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の外側に至るように形成してもよい。
(3)この半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の内側の領域のみに形成してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図1〜図5は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図1及び図2に示す、半導体基板10を用意することを含む。ここで、図1は、半導体基板10の全体形状を示す図であり、図2は、半導体基板10の断面の一部拡大図である。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、図1に示すように、ウエハ状をなしていてもよい。ウエハ状の半導体基板10は、複数の半導体装置となる領域11を含んでいてもよい。ただし、半導体基板10は、チップ状をなしていてもよい。半導体基板10は、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12を有する(図2参照)。集積回路12は、領域11毎に形成されていてもよい。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、図2に示すように、半導体基板10は複数のアルミニウム電極14を有する。アルミニウム電極14は、半導体基板10の内部と電気的に接続されていてもよい。アルミニウム電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていないパッドを含めて、アルミニウム電極14と称してもよい。さらに、半導体基板10は、図2に示すように、パッシベーション膜16を有する。パッシベーション膜16は、それぞれのアルミニウム電極14の中央部15を露出させる開口18を有する。パッシベーション膜16は、例えば、SiO2、SiN、ポリイミド樹脂等で形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図3に示すように、半導体基板10に、それぞれのアルミニウム電極14の中央部15を覆うアルミニウム膜20を形成することを含む。図3に示すように、アルミニウム膜20を、パッシベーション膜16の開口18の周縁部に至るように形成する。アルミニウム膜20を形成する方法は特に限定されないが、例えばスパッタリングによって形成してもよい。アルミニウム膜20は、アルミニウム電極14との厚みの和が1.2μmよりも厚くなるように形成してもよい。アルミニウム膜20は、アルミニウム電極14と重複する領域の内側に形成してもよい(図3参照)。あるいは、アルミニウム膜20は、アルミニウム電極14よりも外側の領域に至るように形成してもよい(図示せず)。
本実施の形態に係る半導体装置の製造方法は、無電解メッキ工程によって、図4に示すように、アルミニウム膜20上にニッケルバンプ30を形成することを含む。以下、ニッケルバンプ30を形成する工程について説明する。はじめに、アルミニウム膜20の表面を洗浄してもよい。すなわち、アルミニウム膜20の表面から油分及び酸化物皮膜を除去してもよい。これにより、ニッケルバンプ30を、アルミニウム膜20との密着性が高くなるように形成することができる。次に、ジンケート処理を施して、アルミニウム膜20の表面に亜鉛皮膜を形成する。亜鉛皮膜を形成する工程は、一度ジンケート処理をして亜鉛層を形成した後に、該亜鉛層を溶解し、再度亜鉛置換(いわゆるダブルジンケート処理)を行うことを含んでいてもよい。これにより、緻密な亜鉛皮膜を形成することができ、ニッケルバンプ30との密着性を高めることができる。その後、アルミニウム膜20を無電解ニッケルメッキ液中に浸し、亜鉛とニッケルとの置換反応を経てニッケルを堆積させてもよい。これらの工程によって、図4に示すように、アルミニウム膜20上にニッケルバンプ30を形成してもよい。本実施の形態に係る半導体装置の製造方法では、図4に示すように、ニッケルバンプ30を、アルミニウム膜20の外側に至るように形成してもよい。このとき、ニッケルバンプ30を、一部がパッシベーション膜16と接触するように形成してもよい。
本実施の形態に係る半導体装置の製造方法は、ニッケルバンプ30に金層32を形成することを含んでいてもよい(図5参照)。金層32は、無電解メッキで形成してもよい。すなわち、ニッケルバンプ30を無電解金メッキ液中に浸し、ニッケルの表面に金層32を形成してもよい。金層32を形成することで、電気的な接続信頼性の高い半導体装置を製造することができる。なお、ニッケルバンプ30と金層32とを合わせて、バンプ35と称してもよい。
以上の工程を経て、図5に示す半導体装置1を製造してもよい。先に説明したように、本実施の形態に係る半導体装置の製造方法では、アルミニウム膜20を形成した後に無電解メッキ工程を行う。通常、無電解メッキ工程によってアルミニウム電極にニッケルバンプを形成する場合、アルミニウム電極の洗浄やジンケート処理時間を長くすれば、ニッケルバンプを、アルミニウム電極との密着性が高くなるように形成することが可能である。ところが、アルミニウムの洗浄やジンケート処理時間を長くしてニッケルバンプを形成すると、ニッケル置換反応がアルミニウム電極の深部に至るため、アルミニウム電極の強度が劣化することがあった。ところで、本実施の形態に係る半導体装置の製造方法では、アルミニウム膜20を形成する工程の後に無電解ニッケルメッキ工程を行う。そのため、アルミニウム膜20の表面の洗浄やジンケート処理時間を長くした場合でも、ニッケル置換反応がアルミニウム電極14の深部に至ることを防止することができ、アルミニウム電極14の強度が劣化することを防止することができる。そのため、ニッケルバンプ30が剥離しにくい、信頼性の高い半導体装置を製造することができる。また、アルミニウム膜20を、パッシベーション膜16の開口18の周縁部に至るように形成するため、メッキ液とアルミニウムとの接触面積が大きくなる。そのため、ニッケルバンプ30を、密着性が高くなるように形成することができる。また、ニッケルバンプ30を、アルミニウム膜20の外側に至るように形成することで、アルミニウム膜20の一部がニッケルバンプ30の内側に配置される。そのため、アルミニウム膜20が横方向(半導体基板10の面に沿った方向)への力に対する抵抗となり、ニッケルバンプ30を、横方向の力を受けても剥離しにくくなるように形成することができる。
そして、図6に示すように、半導体装置1を切断して個片に分割することによって、半導体装置2を形成してもよい。半導体装置1は、図6に示すように、領域11毎に切断してもよい。さらに、図7(A)及び図7(B)に示すように、半導体装置2を配線基板100に搭載して、半導体装置3を形成してもよい。半導体装置3を形成する方法は特に限られるものではない。以下に、半導体装置3を形成する方法を例示する。はじめに、配線基板100に接着剤101を設ける(図7(A)参照)。接着剤101の材料は特に限定されないが、導電粒子を含有する異方性導電ペースト(ACP)や異方性導電フィルム(ACF)を利用してもよい。そして、図7(A)に示すように、接着剤101を押し広げながら、配線基板100に半導体装置2を搭載する。このとき、接着剤101に含有される導電粒子を介して、半導体装置2のバンプ35と配線基板100の電極とを電気的に接続してもよい(図7(B)参照)。そして、接着剤101を硬化させて樹脂部102を形成する工程や、外部端子104を形成する工程を経て、図7(B)に示す、半導体装置3を形成してもよい。なお、配線基板100の材料及び外形は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。また、配線基板100を、インターポーザと称してもよい。そして、図8に、半導体装置3が実装された回路基板1000を示す。
(変形例)
図9〜図11は、無電解メッキ工程の変形例を説明するための図である。本変形例に係る半導体装置の製造方法は、図9に示すように、半導体基板10にレジスト40を形成することを含む。レジスト40は、開口42を有する。開口42は、ニッケルバンプを形成する領域に配置される。図9に示すように、レジスト40は、開口42がアルミニウム膜20の内側に配置されるように形成してもよい。あるいは、レジストを、開口がアルミニウム膜20の外形と同じ形状になるように形成してもよい(図示せず)。
図9〜図11は、無電解メッキ工程の変形例を説明するための図である。本変形例に係る半導体装置の製造方法は、図9に示すように、半導体基板10にレジスト40を形成することを含む。レジスト40は、開口42を有する。開口42は、ニッケルバンプを形成する領域に配置される。図9に示すように、レジスト40は、開口42がアルミニウム膜20の内側に配置されるように形成してもよい。あるいは、レジストを、開口がアルミニウム膜20の外形と同じ形状になるように形成してもよい(図示せず)。
そして、本変形例に係る半導体装置の製造方法は、無電解ニッケルメッキ工程によって、図10に示すように、ニッケルバンプ50を形成することを含む。ニッケルバンプ50は、レジスト40の開口42の内部に形成する。ニッケルバンプ50を、アルミニウム膜20の内側の領域のみに形成してもよい。レジスト40を、開口42がアルミニウム膜20の内側に配置されるように形成することで、ニッケルバンプ50を、アルミニウム膜20の内側の領域に形成してもよい。ニッケルバンプ50をアルミニウム膜20の内側の領域に形成すれば、パッシベーション膜16とニッケルバンプ50との間にメッキ液が残留することを防止することができる。そのため、信頼性の高い半導体装置を製造することができる。このとき、ニッケルバンプ50を、パッシベーション膜16と接触しないように形成してもよい。また、レジストを、アルミニウム膜20の外形と同じ形状の開口を有するように形成し、アルミニウム膜20の外形と同じ形状の断面を有する柱状のニッケルバンプを形成してもよい(図示せず)。
そして、ニッケルバンプ50に金層52を形成する工程や、レジスト40を除去する工程を経て、図11に示す半導体装置4を形成してもよい。
最後に、本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器として、図11はノート型パーソナルコンピュータ2000を、図12に携帯電話3000を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
10 半導体基板、 12 集積回路、 14 アルミニウム電極、 15 中央部、 16 パッシベーション膜、 18 開口、 20 アルミニウム膜、 30 ニッケルバンプ、 32 金層、 35 バンプ、 40 レジスト、 50 ニッケルバンプ
Claims (3)
- 集積回路が形成されてなり、複数のアルミニウム電極とそれぞれの前記アルミニウム電極の中央部を露出させる開口を有するパッシベーション膜とを有する半導体基板を用意すること、
前記半導体基板に、それぞれの前記アルミニウム電極の前記中央部を覆うアルミニウム膜を、前記パッシベーション膜の前記開口の周縁部に至るように形成すること、及び、
無電解メッキ工程によって、前記アルミニウム膜上にニッケルバンプを形成することを含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の外側に至るように形成する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ニッケルバンプを、前記アルミニウム膜の内側の領域のみに形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180953A JP2006005220A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180953A JP2006005220A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005220A true JP2006005220A (ja) | 2006-01-05 |
Family
ID=35773325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004180953A Withdrawn JP2006005220A (ja) | 2004-06-18 | 2004-06-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005220A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219111B1 (ko) | 2009-03-10 | 2013-01-11 | 가부시키가이샤 아루박 | 태양 전지 모듈 및 그 제조 방법 |
-
2004
- 2004-06-18 JP JP2004180953A patent/JP2006005220A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101219111B1 (ko) | 2009-03-10 | 2013-01-11 | 가부시키가이샤 아루박 | 태양 전지 모듈 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611943B2 (ja) | 半導体装置 | |
JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004273563A (ja) | 基板の製造方法及び基板 | |
JP2005322858A (ja) | 半導体装置の製造方法 | |
JP2007311713A (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002231854A (ja) | 半導体装置およびその製造方法 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP2005101170A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006005220A (ja) | 半導体装置の製造方法 | |
JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2020136629A (ja) | 電子装置および電子装置の製造方法 | |
JP4938346B2 (ja) | 半導体装置およびその製造方法 | |
JP3928729B2 (ja) | 半導体装置 | |
JP4348538B2 (ja) | 半導体ウエハ及び半導体チップの製造方法 | |
JP2005223067A (ja) | 電子デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |