JP2005101170A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2005101170A
JP2005101170A JP2003331496A JP2003331496A JP2005101170A JP 2005101170 A JP2005101170 A JP 2005101170A JP 2003331496 A JP2003331496 A JP 2003331496A JP 2003331496 A JP2003331496 A JP 2003331496A JP 2005101170 A JP2005101170 A JP 2005101170A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
protective film
wiring pattern
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003331496A
Other languages
English (en)
Other versions
JP3693060B2 (ja
Inventor
Tetsutoshi Aoyanagi
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003331496A priority Critical patent/JP3693060B2/ja
Priority to US10/941,871 priority patent/US7508080B2/en
Priority to CNB2004100798658A priority patent/CN100352028C/zh
Publication of JP2005101170A publication Critical patent/JP2005101170A/ja
Application granted granted Critical
Publication of JP3693060B2 publication Critical patent/JP3693060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】配線パターン１２を有する配線基板に、開口を有する保護膜２０を、表面が凹凸面となるように、かつ、開口から配線パターン１２の一部が露出するように形成する。配線基板に電極３２を有する半導体チップ３０を搭載して、配線パターン１２における開口からの露出部１４と電極３２とを対向させて電気的に接続する。保護膜２０を、凹凸面の凹部が保護膜２０を貫通しないように形成する。
【選択図】図５

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
配線パターンを有する配線基板に、配線パターンを保護する保護膜を形成することが知られている。ここで、保護膜の表面積を大きくすれば、保護膜の表面から蒸発する水分の量を増やすことができ、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平８−１０２５８３号公報
（１）本発明に係る半導体装置の製造方法は、配線パターンを有する配線基板に、開口を有する保護膜を、表面が凹凸面となるように、かつ、前記開口から前記配線パターンの一部が露出するように形成すること、及び、
前記配線基板に電極を有する半導体チップを搭載して、前記配線パターンにおける前記開口からの露出部と前記電極とを対向させて電気的に接続することを含み、
前記保護膜を、前記凹凸面の凹部が前記保護膜を貫通しないように形成する。本発明によれば、保護膜を、表面が凹凸面となるように形成する。これにより保護膜の表面積が大きくなり、保護膜から蒸発する水分の量を増やすことができる。また、本発明によれば、凹凸面の凹部を、保護膜を貫通しないように形成する。そのため、凹部によって配線パターンが露出することを防止することができる。このことから、耐湿性に優れた、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記半導体チップを搭載する工程の前に、前記配線基板における前記開口からの露出領域に、接着剤を、前記保護膜における前記開口の周縁部に至るように設けることをさらに含み、
前記接着剤によって、前記半導体チップと前記配線基板とを接着してもよい。これによれば、接着剤を、保護膜における開口の周縁部に至るように設ける。そして、保護膜は表面が凹凸面となるように形成されてなる。そのため、接着剤と保護膜との接触面積が広がり、接着力を高めることができる。このことから、半導体チップと配線基板とを強固に固着することができ、信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記接着剤は導電粒子を含有し、
前記配線パターンと前記電極との間に、前記導電粒子を介在させてもよい。
（４）この半導体装置の製造方法において、
前記接着剤を、ペースト状で設けてもよい。
（５）この半導体装置の製造方法において、
前記接着剤を、フィルム状で設けてもよい。
（６）この半導体装置の製造方法において、
前記保護膜を、前記凹部が前記保護膜における前記開口の端部から前記接着剤を設けるための領域の外側に至るように配置された溝状凹部を含むように形成してもよい。これによれば、溝状凹部によって、配線基板と保護膜とフィルム状の接着剤とによって形成される空間から空気を抜くことができる。これにより、半導体チップと配線基板との間に気泡が残ることを防止することができ、信頼性の高い半導体装置を製造することができる。
（７）この半導体装置の製造方法において、
前記溝状凹部は、前記配線パターンとオーバーラップする領域を避けて配置されていてもよい。これにより、配線パターンを保護することが可能な、信頼性の高い半導体装置を製造することができる。
（８）この半導体装置の製造方法において、
前記保護膜を、前記溝状凹部の底部の厚みが前記配線パターンよりも薄くなるように形成してもよい。これにより、配線基板と保護膜とフィルム状の接着剤とによって形成される空間から容易に空気を抜くことができ、信頼性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記溝状凹部を、プレス加工によって形成してもよい。
（１０）この半導体装置の製造方法において、
前記溝状凹部を、エッチングによって形成してもよい。
（１１）本発明に係る半導体装置は、上記方法によって製造されてなる。
（１２）本発明に係る半導体装置は、配線パターンと、前記配線パターンの一部を露出させる開口が形成されてなり表面が凹凸面である保護膜とを有する配線基板と、
電極を有し、前記電極が前記配線パターンと対向するように前記配線基板に搭載された半導体チップと、
を含み、
前記凹凸面の凹部は、前記保護膜を貫通しないように形成されてなる。本発明によれば、保護膜は、表面が凹凸面となるように形成されてなる。これにより保護膜の表面積が大きくなるため、保護膜から蒸発する水分の量を増やすことができる。また、本発明によれば、凹凸面の凹部は、保護膜を貫通しないように形成されてなる。そのため、凹部によって配線パターンが露出することを防止することができる。このことから、耐湿性に優れた、信頼性の高い半導体装置を提供することができる。
（１３）この半導体装置において、
前記配線基板と前記半導体チップとの間に、前記保護膜における前記開口の周縁部に至るように配置された樹脂部をさらに有してもよい。これによれば、樹脂部は、保護膜における開口の周縁部に至るように設けられてなる。そして、保護膜は表面が凹凸面となるように形成されてなる。そのため、保護膜と樹脂部との接触面積が大きくなり、保護膜と樹脂部との接着強度を高めることができる。すなわち、配線基板と半導体チップとが強く接着された信頼性の高い半導体装置を提供することができる。
（１４）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１〜図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１に示すように、配線基板１０を用意することを含む。配線基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。配線基板１０は、リジッド基板であってもよく、このとき、配線基板１０をインターポーザと称してもよい。あるいは、配線基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。配線基板１０は、COF（Chip On Film）用の基板やTAB（Tape Automated Bonding）用の基板であってもよい。また、配線基板１０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板１０の形状や厚みについても、特に限定されるものではない。
配線基板１０は、図１に示すように、配線パターン１２を有する。配線パターン１２は、配線基板１０の両面に設けられていてもよく、このとき、貫通導電部１５を介して、配線基板１０の一方の面と他方の面との間の電気的な接続を図ってもよい（図３参照）。また、配線基板１０として積層基板を用意した場合、各層間に、配線パターンを形成してもよい。配線パターン１２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン１２の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン１２を形成してもよいし、無電解メッキで配線パターン１２を形成するアディティブ法を適用してもよい。あるいは、金属箔をエッチングすることによって、配線パターン１２を形成してもよい。配線パターン１２は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
本実施の形態に係る半導体装置の製造方法は、図２〜図４に示すように、配線基板１０に、開口２２を有する保護膜２０を形成することを含む。なお、図３は、図２のIII−III線断面図であり、図４は、図２のIV−IV線断面の一部拡大図である。保護膜２０を、レジスト膜と称してもよい。保護膜２０によって、配線パターン１２の腐食や、配線パターン１２間のショートを防止することができるため、信頼性の高い半導体装置を製造することができる。保護膜２０は、既に公知となっているいずれかの方法で形成してもよい。例えば、配線基板１０の全面に感光性の材料で保護膜２０を形成し、その後、露光現像工程によって一部を除去して（リソグラフィ工程によって）、開口２２を有する保護膜２０を形成してもよい。あるいは、スクリーン印刷法によって、開口２２を有する保護膜２０を形成してもよい。図２に示すように、保護膜２０は、開口２２から配線パターン１２の一部が露出するように形成する。ここで、配線パターン１２における開口２２から露出した部分（露出部１４）は、後述する半導体チップ３０と配線パターン１２との電気的な導通を図るための部分である。
本実施の形態に係る半導体装置の製造方法では、図３及び図４に示すように、保護膜２０を、表面が凹凸面となるように形成する。例えば、保護膜２０を形成した後に、その表面を、サンドブラストを用いて機械的に、又はプラズマ、紫外線、オゾン等を用いて物理的に、エッチング材を用いて化学的に荒らすことによって、表面を凹凸面としてもよい。あるいは、配線基板１０に保護膜２０の前駆体を設け、該前駆体の表面を凹凸面としてからこれを重合させることで、表面が凹凸面となるように保護膜２０を形成してもよい。保護膜２０の表面を凹凸面とすることによって、保護膜２０の表面積を大きくすることができる。そのため、保護膜２０内の水分が蒸発しやすくなる。さらに、配線基板１０が含有する水分についても、保護膜２０を透過しやすくなるため、配線基板１０から除去しやすくなる。このことから、配線基板１０及び保護膜２０内に含有する水分量を減らすことができ、信頼性の高い半導体装置を製造することができる。なお、本実施の形態に係る半導体装置の製造方法では、保護膜２０を、凹凸面の凹部が保護膜２０を貫通しないように形成する。これによれば、凹凸面の凹部によって配線パターン１２が露出することを防止することができるため、凹凸面の凹部の位置を厳密に制御することなく、信頼性の高い半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法は、配線基板１０に、電極３２を有する半導体チップ３０を搭載することを含む（図５（Ａ）及び図５（Ｂ）参照）。電極３２は、半導体チップ３０の内部と電気的に接続されていてもよい。半導体チップ３０は、トランジスタやメモリ素子等からなる集積回路３４を有していてもよい。本実施の形態では、図５（Ｂ）に示すように、配線パターン１２における開口２２からの露出部１４と電極３２とを対向させて電気的に接続する。このとき、半導体チップ３０を搭載する工程の前に、配線基板１０に接着剤４０を設けてもよい。言い換えると、図５（Ａ）に示すように、配線基板１０に接着剤４０を設けた後に、配線基板１０に半導体チップ３０を搭載してもよい。接着剤４０は、図５（Ａ）に示すようにペースト状で設けてもよい。あるいは、接着剤４０を、フィルム状で設けてもよい（図示せず）。そして、接着剤４０によって、半導体チップ３０と配線基板１０とを接着してもよい。例えば、接着剤４０を硬化させて樹脂部４１を形成して、両者を接着してもよい（図６参照）。
接着剤４０は、配線基板１０における開口２２からの露出領域１６（図２参照）に、保護膜２０における開口２２の周縁部に至るように設けてもよい。これにより、接着剤４０と保護膜２０とを接触させることができる。先に説明したとおり、保護膜２０は表面が凹凸面となっている。そのため、接着剤４０を保護膜２０に至るように設けることで、接着剤４０と保護膜２０との接続強度を高めることができ、信頼性の高い半導体装置を製造することができる。また、接着剤４０と保護膜２０との接触面積を大きくすることができるため、接着剤４０に含まれる水分が保護膜２０に移動しやすくなる。これにより、接着剤４０（樹脂部４１）に含まれる水分量を減らすことができ、信頼性の高い半導体装置を製造することができる。接着剤４０は、図５（Ａ）に示すように、予め保護膜２０における開口２２の周縁部に至るように設けてもよいが、これとは別に、半導体チップ３０によって押し広げられることによって、保護膜２０における開口２２の周縁部に至るように設けてもよい。
図５（Ａ）及び図５（Ｂ）に示すように、接着剤４０として、導電粒子４２を含有する異方性導電ペースト（あるいは異方性導電フィルム）を利用してもよい。そして、図５（Ｂ）に示すように、電極３２と配線パターン１２（詳しくは露出部１４）との間に導電粒子４２を介在させて、両者を電気的に接続してもよい。これにより、電気的な接続信頼性の高い半導体装置を製造することができる。ただし、これとは別に、電極３２と配線パターン１２とを接触させて、両者を電気的に接続してもよい（図示せず）。また、電極３２と配線パターン１２の間に合金が形成されることにより電気的に接続していてもよい。また、半導体チップを配線基板に搭載した後に、半導体チップと配線基板との間にアンダーフィル材を充填して、半導体装置を製造してもよい（図示せず）。このとき、アンダーフィル材を、保護膜における開口の端部に至るように設けてもよい。
なお、図５（Ａ）及び図５（Ｂ）に示すように、１つの配線基板１０に１つの半導体チップ３０を搭載して、半導体装置を製造してもよいが、１つの配線基板１０に複数の半導体チップを搭載して、後の工程で配線基板１０を切断することによって、半導体装置を製造してもよい（図示せず）。
本実施の形態に係る半導体装置の製造方法は、配線基板１０に外部端子５０を形成する工程をさらに含んでもよい（図６参照）。外部端子５０は、配線基板１０における半導体チップ３０が搭載された面とは反対側の面に形成してもよい。外部端子５０は、例えばハンダによって形成してもよい。そして、必要な場合には、配線基板１０を切断する工程や検査工程等を経て、図６に示す半導体装置１を製造してもよい。
本発明を適用した第１の実施の形態に係る半導体装置１は、配線基板１０を含む。配線基板１０は配線パターン１２を有する。また、配線基板１０は表面が凹凸面である保護膜２０を有する。保護膜２０には、配線パターン１２の一部を露出させる開口２２が形成されてなる。半導体装置１は、半導体チップ３０を含む。半導体チップ３０は、電極３２を有する。半導体チップ３０は、電極３２が配線パターン１２と対向するように配線基板１０に搭載されてなる。そして、保護膜２０の表面の凹凸面の凹部は、保護膜２０を貫通しないように形成されてなる。上述のように、半導体装置１の保護膜２０は、表面が凹凸面となるように形成されてなる。これにより保護膜２０の表面積が大きくなるため、保護膜２０から蒸発する水分の量を増やすことができる。また、保護膜２０の表面の凹凸面を構成する凹部は、保護膜２０を貫通しないように形成されてなる。そのため、凹部から配線パターン１２が露出することを防止することができる。このことから、耐湿性に優れた、信頼性の高い半導体装置を提供することができる。半導体装置１は、さらに、樹脂部４１を有してもよい。樹脂部４１は、配線基板１０と半導体チップ３０との間に、保護膜２０における開口２２の周縁部に至るように配置されてもよい。なお、本発明を適用した実施の形態に係る半導体装置１は、上述の半導体装置１の製造方法の中で説明した内容から導き出せる構成をさらに含んでいてもよい。そして、図７に、半導体装置１が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図８にノート型パーソナルコンピュータ２０００を、図９に携帯電話３０００を、それぞれ示す。
（第２の実施の形態）
図１０〜図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置の製造方法は、配線基板１０に、開口６２を有する保護膜６０を形成することを含む。ここで、図１０〜図１３は、配線基板１０に保護膜６０を形成する方法を説明するための図である。なお、図１１は、図１０のXI−XI線断面図である。また、図１２は、図１０のXII−XII線断面図であり、図１３は、図１０のXIII−XIII線断面図である。
本実施の形態に係る半導体装置の製造方法は、保護膜６０を、表面が凹凸面となるように形成することを含む。このとき、保護膜６０を、凹凸面の凹部が溝状凹部６４を含むように形成する（図１０〜図１３参照）。溝状凹部６４の形成方法は特に限定されない。例えば、配線基板１０に開口６２を有する保護膜６０を設け、その後、保護膜６０に溝状凹部６４を形成してもよい。詳しくは、配線基板１０に保護膜６０の前駆体を設け、該前駆体に開口６２を形成した後にこれを重合させてから、溝状凹部６４を形成してもよい。このとき、溝状凹部６４を、プレス加工によって形成してもよい。あるいは、配線基板１０に保護膜６０の前駆体を設け、該前駆体の表面に溝状凹部６４を形成してからこれを重合させることで、溝状凹部６４を形成してもよい。このとき、保護膜６０の一部をエッチングによって除去して、保護膜６０の前駆体に溝状凹部６４を形成してもよく、プレス加工によって溝状凹部６４を形成してもよい。図１０及び図１１に示すように、溝状凹部６４は、保護膜６０における開口６２の端部から、接着剤を設けるための領域６６の外側に至るように形成する。なお、図１０に示すように、接着剤を設けるための領域６６は、開口６２よりも大きな領域である。溝状凹部６４を、配線パターン１２とオーバーラップする領域を避けて形成してもよい（図１０〜図１３参照）。これにより、図１２及び図１３に示すように、配線パターン１２上で保護膜６０の厚みを十分確保することができるため、信頼性の高い半導体装置を製造することができる。このとき、溝状凹部６４を、配線パターン１２に沿って形成してもよい（図１０参照）。また、図１３に示すように、保護膜６０を、溝状凹部６４の底部６５の厚みが配線パターン１２よりも薄くなるように形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図１４及び図１５に示すように、配線基板１０に接着剤７０を設けることを含んでもよい。なお、図１５は、図１４のXV−XV線断面図である。接着剤７０は、接着剤を設けるための領域６６（図１０参照）に設ける。図１４に示すように、接着剤７０は、保護膜６０における開口６２の周縁部に至るように設ける。本実施の形態では、接着剤７０を、フィルム状で設ける。先に説明したように、保護膜６０は、溝状凹部６４を有する。そして、溝状凹部６４は、保護膜６０における開口６２の端部から接着剤を設けるための領域６６の外側に至るように配置される。そのため、配線基板１０と保護膜６０とフィルム状の接着剤７０とによって囲まれる空間が閉空間となることを防止することができる。これにより、半導体チップを搭載する際に、溝状凹部６４を通して、配線基板１０と保護膜６０とフィルム状の接着剤７０とによって囲まれる空間から空気を抜くことができる（図１５参照）。そのため、半導体チップと配線基板１０との間に気泡が残ることを防止することができ、信頼性の高い半導体装置を製造することができる。先に説明したように、保護膜６０を、溝状凹部６４の底部６５の厚みが配線パターン１２よりも薄くなるように形成してもよい。これにより、配線基板１０と保護膜６０とフィルム状の接着剤７０とによって形成される空間から空気が抜けやすくなる。そのため、さらに信頼性の高い半導体装置を製造することができる。
本発明を適用した第２の実施の形態に係る半導体装置の製造方法は、以上の説明に限られるものではない。例えば、リソグラフィ工程によって、溝状凹部６４を形成してもよい。詳しくは、配線基板１０に、保護膜６０の前駆体を設けた後に、露光現像工程によってその一部を除去して、溝状凹部６４を形成してもよい。このとき、保護膜６０の前駆体として感光性の材料を利用する。これによっても、同様の効果を奏する半導体装置を製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図７は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１０は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１２は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０ 配線基板、 １２ 配線パターン、 １４ 露出部、 １６ 露出領域、 ２０ 保護膜、 ２２ 開口、 ３０ 半導体チップ、 ３２ 電極、 ４０ 接着剤、 ４１ 樹脂部、 ４２ 導電粒子、 ６０ 保護膜、 ６２ 開口、 ６４ 溝状凹部、 ７０ 接着剤

Claims (15)

  1. 配線パターンを有する配線基板に、開口を有する保護膜を、表面が凹凸面となるように、かつ、前記開口から前記配線パターンの一部が露出するように形成すること、及び、
    前記配線基板に電極を有する半導体チップを搭載して、前記配線パターンにおける前記開口からの露出部と前記電極とを対向させて電気的に接続することを含み、
    前記保護膜を、前記凹凸面の凹部が前記保護膜を貫通しないように形成する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記半導体チップを搭載する工程の前に、前記配線基板における前記開口からの露出領域に、接着剤を、前記保護膜における前記開口の周縁部に至るように設けることをさらに含み、
    前記接着剤によって、前記半導体チップと前記配線基板とを接着する半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記接着剤は導電粒子を含有し、
    前記配線パターンと前記電極との間に、前記導電粒子を介在させる半導体装置の製造方法。
  4. 請求項２又は請求項３記載の半導体装置の製造方法において、
    前記接着剤を、ペースト状で設ける半導体装置の製造方法。
  5. 請求項２又は請求項３記載の半導体装置の製造方法において、
    前記接着剤を、フィルム状で設ける半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記保護膜を、前記凹部が前記保護膜における前記開口の端部から前記接着剤を設けるための領域の外側に至るように配置された溝状凹部を含むように形成する半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記溝状凹部は、前記配線パターンとオーバーラップする領域を避けて配置されてなる半導体装置の製造方法。
  8. 請求項６又は請求項７記載の半導体装置の製造方法において、
    前記保護膜を、前記溝状凹部の底部の厚みが前記配線パターンよりも薄くなるように形成する半導体装置の製造方法。
  9. 請求項６から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記溝状凹部を、プレス加工によって形成する半導体装置の製造方法。
  10. 請求項６から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記溝状凹部を、エッチングによって形成する半導体装置の製造方法。
  11. 請求項１から請求項１０のいずれかに記載の方法によって製造された半導体装置。
  12. 配線パターンと、前記配線パターンの一部を露出させる開口が形成されてなり表面が凹凸面である保護膜とを有する配線基板と、
    電極を有し、前記電極が前記配線パターンと対向するように前記配線基板に搭載された半導体チップと、
    を含み、
    前記凹凸面の凹部は、前記保護膜を貫通しないように形成されてなる半導体装置。
  13. 請求項１２記載の半導体装置において、
    前記配線基板と前記半導体チップとの間に、前記保護膜における前記開口の周縁部に至るように配置された樹脂部をさらに有する半導体装置。
  14. 請求項１１から請求項１３のいずれかに記載の半導体装置が実装された回路基板。
  15. 請求項１１から請求項１３のいずれかに記載の半導体装置を有する電子機器。
JP2003331496A 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3693060B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003331496A JP3693060B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器
US10/941,871 US7508080B2 (en) 2003-09-24 2004-09-16 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CNB2004100798658A CN100352028C (zh) 2003-09-24 2004-09-23 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331496A JP3693060B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005101170A true JP2005101170A (ja) 2005-04-14
JP3693060B2 JP3693060B2 (ja) 2005-09-07

Family

ID=34460148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331496A Expired - Fee Related JP3693060B2 (ja) 2003-09-24 2003-09-24 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US7508080B2 (ja)
JP (1) JP3693060B2 (ja)
CN (1) CN100352028C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR101016588B1 (ko) 2007-10-12 2011-02-22 르네사스 일렉트로닉스 가부시키가이샤 반도체 디바이스 및 그 제조 방법
JP2016072524A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20060001352A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2006165105A (ja) * 2004-12-03 2006-06-22 Fuji Photo Film Co Ltd 配線基板及びカメラモジュール
US8379187B2 (en) 2007-10-24 2013-02-19 Nikon Corporation Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102583A (ja) 1994-09-30 1996-04-16 Toppan Printing Co Ltd 配線回路基板
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JP2000277566A (ja) 1999-03-26 2000-10-06 Toshiba Corp 電子部品ユニットおよび電子部品ユニット製造方法
JP3994262B2 (ja) * 1999-10-04 2007-10-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003158156A (ja) 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016588B1 (ko) 2007-10-12 2011-02-22 르네사스 일렉트로닉스 가부시키가이샤 반도체 디바이스 및 그 제조 방법
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8895359B2 (en) 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
JP2016072524A (ja) * 2014-09-30 2016-05-09 日亜化学工業株式会社 発光装置およびその製造方法

Also Published As

Publication number Publication date
US7508080B2 (en) 2009-03-24
US20050095746A1 (en) 2005-05-05
CN1601714A (zh) 2005-03-30
JP3693060B2 (ja) 2005-09-07
CN100352028C (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
US6404052B1 (en) Multi-layer flexible printed wiring board
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2007227933A (ja) フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
JP2005109101A (ja) 電磁シールド型可撓性回路基板
JP4982779B2 (ja) パッケージ用基板の製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005277001A (ja) 回路装置およびその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2019212692A (ja) 配線基板及びその製造方法
JP2019087723A (ja) プリント回路基板及びこれを含む電子素子パッケージ
JP2004288711A (ja) 電子部品内蔵型多層基板
JPH11307694A (ja) 半導体装置およびその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009123781A (ja) 回路モジュール
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
US7262496B2 (en) Wiring base with wiring extending inside and outside of a mounting region
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP2008282953A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050207

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees