JP2003158156A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003158156A JP2003158156A JP2001355636A JP2001355636A JP2003158156A JP 2003158156 A JP2003158156 A JP 2003158156A JP 2001355636 A JP2001355636 A JP 2001355636A JP 2001355636 A JP2001355636 A JP 2001355636A JP 2003158156 A JP2003158156 A JP 2003158156A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- sealing resin
- convex pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップが長方形等である場合、半導体
チップと配線基板との間に封止樹脂を充填する工程にお
いて、封止樹脂の流動性が半導体チップの表面において
均一ではなくなり、未封止部が形成されてしまう。 【解決手段】 半導体チップ９の内部電極１０と基板１
１の上面に形成された配線電極１２とが突起電極１３に
より電気的に接続され、半導体チップ９と基板１１との
間に封止樹脂１４が充填され、半導体チップ９の長辺方
向に沿って、基板１１の表面の半導体チップ９が搭載さ
れる領域内に凸状のパターン１７が形成されている。
チップと配線基板との間に封止樹脂を充填する工程にお
いて、封止樹脂の流動性が半導体チップの表面において
均一ではなくなり、未封止部が形成されてしまう。 【解決手段】 半導体チップ９の内部電極１０と基板１
１の上面に形成された配線電極１２とが突起電極１３に
より電気的に接続され、半導体チップ９と基板１１との
間に封止樹脂１４が充填され、半導体チップ９の長辺方
向に沿って、基板１１の表面の半導体チップ９が搭載さ
れる領域内に凸状のパターン１７が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板、テープ
キャリア等の基板と、半導体チップとを封止樹脂により
封止した半導体装置およびその製造方法に関するもので
あり、特に、半導体チップの形状に依存することなく封
止樹脂の形成状態が均一となる半導体装置およびその製
造方法に関するものである。
キャリア等の基板と、半導体チップとを封止樹脂により
封止した半導体装置およびその製造方法に関するもので
あり、特に、半導体チップの形状に依存することなく封
止樹脂の形成状態が均一となる半導体装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】従来より、半導体チップの内部電極と配
線基板の配線電極とを突起電極により電気的に接続し、
半導体チップと配線基板との間を封止樹脂により封止し
た半導体装置が電子機器等に搭載され、電子機器の小型
化、信頼性向上に貢献してきた。
線基板の配線電極とを突起電極により電気的に接続し、
半導体チップと配線基板との間を封止樹脂により封止し
た半導体装置が電子機器等に搭載され、電子機器の小型
化、信頼性向上に貢献してきた。
【０００３】最近では、液晶パネルを駆動させるＬＳＩ
のように、液晶パネルの高精細度化、カラー化の進展に
伴い、半導体チップの内部電極数の増加および半導体チ
ップの実装面積の制約等が生じ、半導体チップのサイズ
が長細くなる傾向にあり、例えば、半導体チップの長辺
と短辺との比が２５：１以上の半導体チップが実装され
た半導体装置も出現してきている。
のように、液晶パネルの高精細度化、カラー化の進展に
伴い、半導体チップの内部電極数の増加および半導体チ
ップの実装面積の制約等が生じ、半導体チップのサイズ
が長細くなる傾向にあり、例えば、半導体チップの長辺
と短辺との比が２５：１以上の半導体チップが実装され
た半導体装置も出現してきている。
【０００４】以下、従来の半導体装置について、図面を
参照しながら説明する。
参照しながら説明する。
【０００５】図７は、従来の半導体装置を示す断面図で
ある。
ある。
【０００６】図７に示すように、ガラスエポキシ樹脂か
らなる配線基板１の上面には配線２が形成され、配線２
と半導体チップ３の電極４とが突起電極５を介して電気
的に接続されている。配線２の上面の突起電極５が接続
する部分以外の部分はソルダーレジスト６により被覆さ
れ、電気的に絶縁された状態となっている。ここで、半
導体チップ３と配線基板１との間は、エポキシ樹脂等か
らなる封止樹脂７により封止されている。
らなる配線基板１の上面には配線２が形成され、配線２
と半導体チップ３の電極４とが突起電極５を介して電気
的に接続されている。配線２の上面の突起電極５が接続
する部分以外の部分はソルダーレジスト６により被覆さ
れ、電気的に絶縁された状態となっている。ここで、半
導体チップ３と配線基板１との間は、エポキシ樹脂等か
らなる封止樹脂７により封止されている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置は、搭載される半導体チップの形状が、
液晶パネルを駆動させるＬＳＩのような長方形であった
り、半導体チップの内部電極と基板の配線電極とを接続
する突起電極どうしの間隔は一定でないことから、半導
体チップと基板との間で封止樹脂を充填する工程におい
て、封止樹脂が半導体チップの各辺に均一に流動しな
い。したがって、半導体チップの短辺方向には封止樹脂
が早く充填されるのに対し、半導体チップの長辺方向に
は封止樹脂が半導体チップの端部にまで充填しにくくな
って、封止樹脂の未充填部が発生するという問題があっ
た。また、図７に示すように、突起電極５の間隔が広い
部分は、突起電極５の間を通過する封止樹脂７の量が大
きいので、半導体チップ３の端部に封止樹脂７が充填し
やすいが、突起電極５の間隔が狭い場合は、封止樹脂７
が突起電極５の間を通過しにくくなり、半導体チップ３
の端部にフィレットが十分に形成されずボイド８の発生
の要因ともなり、ボイド８が封止樹脂７に内在した状態
で封止樹脂７の硬化が行われ、ボイド８に含まれる空気
の膨張によるクラック発生を誘発してしまうという問題
もあった。
来の半導体装置は、搭載される半導体チップの形状が、
液晶パネルを駆動させるＬＳＩのような長方形であった
り、半導体チップの内部電極と基板の配線電極とを接続
する突起電極どうしの間隔は一定でないことから、半導
体チップと基板との間で封止樹脂を充填する工程におい
て、封止樹脂が半導体チップの各辺に均一に流動しな
い。したがって、半導体チップの短辺方向には封止樹脂
が早く充填されるのに対し、半導体チップの長辺方向に
は封止樹脂が半導体チップの端部にまで充填しにくくな
って、封止樹脂の未充填部が発生するという問題があっ
た。また、図７に示すように、突起電極５の間隔が広い
部分は、突起電極５の間を通過する封止樹脂７の量が大
きいので、半導体チップ３の端部に封止樹脂７が充填し
やすいが、突起電極５の間隔が狭い場合は、封止樹脂７
が突起電極５の間を通過しにくくなり、半導体チップ３
の端部にフィレットが十分に形成されずボイド８の発生
の要因ともなり、ボイド８が封止樹脂７に内在した状態
で封止樹脂７の硬化が行われ、ボイド８に含まれる空気
の膨張によるクラック発生を誘発してしまうという問題
もあった。
【０００８】本発明の半導体装置およびその製造方法
は、前記従来の課題を解決するものであり、半導体チッ
プと配線基板との間に形成される封止樹脂の流動性を改
善することで、半導体チップの形状、突起電極どうしの
間隔に影響を受けない半導体装置およびその製造方法を
提供するものである。
は、前記従来の課題を解決するものであり、半導体チッ
プと配線基板との間に形成される封止樹脂の流動性を改
善することで、半導体チップの形状、突起電極どうしの
間隔に影響を受けない半導体装置およびその製造方法を
提供するものである。
【０００９】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、半導体チップの内部
電極と基板の上面に形成された配線電極とが突起電極に
より電気的に接続され、前記半導体チップと前記基板と
の間に封止樹脂が充填され、前記半導体チップの長辺に
沿って、前記基板の表面の前記半導体チップが搭載され
る領域内に凸状のパターンが形成されている。
るために、本発明の半導体装置は、半導体チップの内部
電極と基板の上面に形成された配線電極とが突起電極に
より電気的に接続され、前記半導体チップと前記基板と
の間に封止樹脂が充填され、前記半導体チップの長辺に
沿って、前記基板の表面の前記半導体チップが搭載され
る領域内に凸状のパターンが形成されている。
【００１０】また、半導体チップは長方形である。
【００１１】また、凸状のパターンは突起電極が接続す
る配線電極を除いた領域に形成される。
る配線電極を除いた領域に形成される。
【００１２】また、凸状のパターンは半導体チップの長
辺に平行な前記半導体チップの中心線の下方に形成され
ている。
辺に平行な前記半導体チップの中心線の下方に形成され
ている。
【００１３】また、凸状のパターンは半導体チップの長
辺に垂直な方向に分断されている。
辺に垂直な方向に分断されている。
【００１４】また、凸状のパターンの側面には凹凸が形
成されている。
成されている。
【００１５】また、凸状のパターンの高さは、配線電極
の高さと略同一である。
の高さと略同一である。
【００１６】また、内部電極は半導体チップの周囲に形
成され、凸状のパターンは、内部電極に形成された突起
電極に囲まれた領域に形成されている。
成され、凸状のパターンは、内部電極に形成された突起
電極に囲まれた領域に形成されている。
【００１７】また、本発明の半導体装置の製造方法は、
半導体チップが搭載される領域内で、前記半導体チップ
の長辺に沿って、その表面に凸状のパターンが形成され
た基板を用意する工程と、前記基板の上面に封止樹脂を
塗布する工程と、前記半導体チップの電極と前記基板の
表面に形成された配線電極とを突起電極により電気的に
接続する工程とからなる。
半導体チップが搭載される領域内で、前記半導体チップ
の長辺に沿って、その表面に凸状のパターンが形成され
た基板を用意する工程と、前記基板の上面に封止樹脂を
塗布する工程と、前記半導体チップの電極と前記基板の
表面に形成された配線電極とを突起電極により電気的に
接続する工程とからなる。
【００１８】また、半導体チップの電極と基板の表面に
形成された配線電極とを突起電極により電気的に接続す
る工程の後、封止樹脂を加熱して硬化させる工程を設け
る。
形成された配線電極とを突起電極により電気的に接続す
る工程の後、封止樹脂を加熱して硬化させる工程を設け
る。
【００１９】このように、半導体チップの長辺方向に沿
って、基板の上面に凸状のパターンが形成されること
で、基板の上面に封止樹脂を塗布した後、半導体チップ
を基板の上面に搭載する時に、封止樹脂が凸状のパター
ンに沿って流動しやすくなる。すなわち、封止樹脂が凸
状のパターンの両側に分流し、半導体チップの外側へ流
れ出す封止樹脂の量が半導体チップの各辺において均一
になる。また、封止樹脂と半導体チップが接触するとき
に封止樹脂内に発生するボイドが、封止樹脂の良好な流
動性に便乗して半導体チップの外側へ移動しやすくなる
ので、封止樹脂の加熱硬化時に、封止樹脂に内在したボ
イド内の空気の膨張によりクラックが発生することを抑
制できる。
って、基板の上面に凸状のパターンが形成されること
で、基板の上面に封止樹脂を塗布した後、半導体チップ
を基板の上面に搭載する時に、封止樹脂が凸状のパター
ンに沿って流動しやすくなる。すなわち、封止樹脂が凸
状のパターンの両側に分流し、半導体チップの外側へ流
れ出す封止樹脂の量が半導体チップの各辺において均一
になる。また、封止樹脂と半導体チップが接触するとき
に封止樹脂内に発生するボイドが、封止樹脂の良好な流
動性に便乗して半導体チップの外側へ移動しやすくなる
ので、封止樹脂の加熱硬化時に、封止樹脂に内在したボ
イド内の空気の膨張によりクラックが発生することを抑
制できる。
【００２０】さらに、半導体チップの周囲における封止
樹脂のフィレットが安定して形成されることで、半導体
チップと基板との封止樹脂による接着力の強化および基
板の耐曲げ応力の向上等の効果を期待できるものであ
る。
樹脂のフィレットが安定して形成されることで、半導体
チップと基板との封止樹脂による接着力の強化および基
板の耐曲げ応力の向上等の効果を期待できるものであ
る。
【００２１】
【発明の実施の形態】以下、本発明の一実施形態の半導
体装置およびその製造方法について、図面を参照しなが
ら説明する。
体装置およびその製造方法について、図面を参照しなが
ら説明する。
【００２２】まず、本実施形態の半導体装置について説
明する。
明する。
【００２３】図１は、本実施形態の半導体装置を示す断
面図である。
面図である。
【００２４】図１に示すように、半導体チップ９の内部
電極１０と基板１１の表面に形成された配線電極１２と
が、ＡｕやＣｕ等の金属からなる突起電極１３により電
気的に接続され、半導体チップ９と基板１１との間は、
エポキシ樹脂からなる封止樹脂１４により封止されてい
る。そして、配線電極１２を外方に延長した部分で接続
する配線１５の表面は、ソルダーレジスト１６により被
覆されて絶縁されている。ここで、半導体チップ９は長
方形であり、基板１１の表面の半導体チップ９が搭載さ
れる領域内に凸状のパターン１７が形成され、凸状のパ
ターン１７は、半導体チップ９の周囲の内部電極１０に
形成された突起電極１３に囲まれた領域に形成され、凸
状のパターン１７は、半導体チップ９の長辺方向に平行
な半導体チップ９の中心線の下方に形成されている。な
お、基板１１として具体的には、ガラスエポキシ樹脂、
セラミック、ポリイミド樹脂等の基材の表面に、Ｃｕ等
の金属からなる凸状のパターン１７、配線電極１２およ
び配線電極１２を外方に延長した部分で接続する配線１
５が形成されたものであればよい。
電極１０と基板１１の表面に形成された配線電極１２と
が、ＡｕやＣｕ等の金属からなる突起電極１３により電
気的に接続され、半導体チップ９と基板１１との間は、
エポキシ樹脂からなる封止樹脂１４により封止されてい
る。そして、配線電極１２を外方に延長した部分で接続
する配線１５の表面は、ソルダーレジスト１６により被
覆されて絶縁されている。ここで、半導体チップ９は長
方形であり、基板１１の表面の半導体チップ９が搭載さ
れる領域内に凸状のパターン１７が形成され、凸状のパ
ターン１７は、半導体チップ９の周囲の内部電極１０に
形成された突起電極１３に囲まれた領域に形成され、凸
状のパターン１７は、半導体チップ９の長辺方向に平行
な半導体チップ９の中心線の下方に形成されている。な
お、基板１１として具体的には、ガラスエポキシ樹脂、
セラミック、ポリイミド樹脂等の基材の表面に、Ｃｕ等
の金属からなる凸状のパターン１７、配線電極１２およ
び配線電極１２を外方に延長した部分で接続する配線１
５が形成されたものであればよい。
【００２５】図２は、本実施形態の半導体装置に形成さ
れた凸状のパターンを示す平面図であり、半導体チップ
の外形は点線で示している。
れた凸状のパターンを示す平面図であり、半導体チップ
の外形は点線で示している。
【００２６】図２に示すように、凸状のパターン１７
は、半導体チップ９の長い方向に沿って形成されている
ので、半導体チップ９の長辺方向と凸状のパターン１７
の長い方向とは一致している。本実施形態では、凸状の
パターン１７は半導体チップ９の長辺方向に平行な中心
線の下方に形成されており、その形状は、長方形（図２
（ａ））、半導体チップ１７の長辺に沿って並ぶように
分断された複数の凸状のパターン１８（図２（ｂ））、
その側面に凹凸１９が形成された凸状のパターン１７
（図２（ｃ））等であるが、特に限定されるものではな
い。また、凸状のパターン１７の高さは、基板１１の上
面から５〜５０[μｍ]であり、配線電極１２や配線１５
の高さと略同一であってもよい。本実施形態では、凸状
のパターン１７には突起電極１３は接続していないが、
凸状のパターン１７に突起電極１３が接続していてもよ
い。本実施形態では、凸状のパターン１７は、配線１５
と同一のＣｕ等からなる金属配線であるが、金属配線に
限定されることなく、ポリイミド等の樹脂によって形成
されていてもよい。
は、半導体チップ９の長い方向に沿って形成されている
ので、半導体チップ９の長辺方向と凸状のパターン１７
の長い方向とは一致している。本実施形態では、凸状の
パターン１７は半導体チップ９の長辺方向に平行な中心
線の下方に形成されており、その形状は、長方形（図２
（ａ））、半導体チップ１７の長辺に沿って並ぶように
分断された複数の凸状のパターン１８（図２（ｂ））、
その側面に凹凸１９が形成された凸状のパターン１７
（図２（ｃ））等であるが、特に限定されるものではな
い。また、凸状のパターン１７の高さは、基板１１の上
面から５〜５０[μｍ]であり、配線電極１２や配線１５
の高さと略同一であってもよい。本実施形態では、凸状
のパターン１７には突起電極１３は接続していないが、
凸状のパターン１７に突起電極１３が接続していてもよ
い。本実施形態では、凸状のパターン１７は、配線１５
と同一のＣｕ等からなる金属配線であるが、金属配線に
限定されることなく、ポリイミド等の樹脂によって形成
されていてもよい。
【００２７】このように、基板１１の上面に凸状のパタ
ーン１７が形成されていることで、半導体装置の封止工
程において、凸状のパターン１７の側面に沿って封止樹
脂１４の流動性が向上する。
ーン１７が形成されていることで、半導体装置の封止工
程において、凸状のパターン１７の側面に沿って封止樹
脂１４の流動性が向上する。
【００２８】具体的には、図２（ａ）の場合は、半導体
チップ９の長い方向に沿って形成された凸状のパターン
１７の側面に沿って流動性が向上するので、半導体チッ
プ９の長辺方向にも封止樹脂が充填される。また、図２
（ｂ）の場合には、分断された凸状のパターン１８どう
しの間を封止樹脂が通過するために、図２（ａ）に比較
して、半導体チップ９の中央から短辺に向かう方向の流
動性が向上する。そして、図２（ｃ）の場合は凹凸１９
が形成されることで、半導体チップ９の長辺方向におけ
る封止樹脂の流動の方向を調整することができる。
チップ９の長い方向に沿って形成された凸状のパターン
１７の側面に沿って流動性が向上するので、半導体チッ
プ９の長辺方向にも封止樹脂が充填される。また、図２
（ｂ）の場合には、分断された凸状のパターン１８どう
しの間を封止樹脂が通過するために、図２（ａ）に比較
して、半導体チップ９の中央から短辺に向かう方向の流
動性が向上する。そして、図２（ｃ）の場合は凹凸１９
が形成されることで、半導体チップ９の長辺方向におけ
る封止樹脂の流動の方向を調整することができる。
【００２９】以上、本実施形態の半導体装置は、半導体
チップ９の表面の全面に均一に封止樹脂１４が充填さ
れ、半導体チップ９の周囲に形成される封止樹脂１４の
フィレットの形状も一定化するので、封止樹脂１４の未
充填部またはボイドの発生を抑制できる。
チップ９の表面の全面に均一に封止樹脂１４が充填さ
れ、半導体チップ９の周囲に形成される封止樹脂１４の
フィレットの形状も一定化するので、封止樹脂１４の未
充填部またはボイドの発生を抑制できる。
【００３０】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００３１】なお、前記半導体装置の説明と重複する内
容については省略し、同一の構成要件には同一の符号を
付す。
容については省略し、同一の構成要件には同一の符号を
付す。
【００３２】図３〜図６は、本実施形態の半導体装置の
各工程を示す断面図である。
各工程を示す断面図である。
【００３３】まず、図３に示すように、上面に凸状のパ
ターン１７および配線電極１２に接続する配線１５が形
成された基板１１を用意し、基板１１の上面に形成され
た凸状のパターン１７の上方から、封止樹脂１４をエア
ー圧で供給するディスペンサ（図示せず）を用いてニー
ドル針２０の先から吐出させ塗布する。なお、配線電極
１２を外方に延長した部分で接続する配線１５の上面
は、ソルダーレジスト１６により被覆され、絶縁されて
いる。
ターン１７および配線電極１２に接続する配線１５が形
成された基板１１を用意し、基板１１の上面に形成され
た凸状のパターン１７の上方から、封止樹脂１４をエア
ー圧で供給するディスペンサ（図示せず）を用いてニー
ドル針２０の先から吐出させ塗布する。なお、配線電極
１２を外方に延長した部分で接続する配線１５の上面
は、ソルダーレジスト１６により被覆され、絶縁されて
いる。
【００３４】本実施形態では、基板１１にフォトエッチ
ング法やメッキ法を用いて、Ｃｕからなる凸状のパター
ン１７を形成しているが、凸状のパターン１７のサイズ
は、狭い方向の幅が０．３[ｍｍ]で、長い方向が１５
[ｍｍ]であり、それぞれ半導体チップの端部から０．３
[ｍｍ]内側に端部を形成し、凸状のパターン１７の表面
にはＮｉやＡｕをメッキしている。
ング法やメッキ法を用いて、Ｃｕからなる凸状のパター
ン１７を形成しているが、凸状のパターン１７のサイズ
は、狭い方向の幅が０．３[ｍｍ]で、長い方向が１５
[ｍｍ]であり、それぞれ半導体チップの端部から０．３
[ｍｍ]内側に端部を形成し、凸状のパターン１７の表面
にはＮｉやＡｕをメッキしている。
【００３５】また、凸状のパターン１７の厚みは、配線
電極１２に接続した配線１５の厚みと同じ１８[μｍ]で
あるが、半導体チップと基板１１との間で電気的絶縁性
を維持できる隙間が確保できるものであれば、凸状のパ
ターン１７の高さについて特に制限されない。
電極１２に接続した配線１５の厚みと同じ１８[μｍ]で
あるが、半導体チップと基板１１との間で電気的絶縁性
を維持できる隙間が確保できるものであれば、凸状のパ
ターン１７の高さについて特に制限されない。
【００３６】次に、図４に示すように、基板１１の上面
に塗布された封止樹脂１４の上方に、内部電極１０に突
起電極１３が形成された半導体チップ９の表面を対向さ
せる。本実施形態では、突起電極１３はフォトエッチン
グ法やメッキ技術により形成しているが、Ａｕ線をネイ
ルヘッドボンディング技術を用いて形成したボールバン
プの他、メッキ技術により形成したＮｉ，Ｐｂ−Ｓｎを
用いてもよい。
に塗布された封止樹脂１４の上方に、内部電極１０に突
起電極１３が形成された半導体チップ９の表面を対向さ
せる。本実施形態では、突起電極１３はフォトエッチン
グ法やメッキ技術により形成しているが、Ａｕ線をネイ
ルヘッドボンディング技術を用いて形成したボールバン
プの他、メッキ技術により形成したＮｉ，Ｐｂ−Ｓｎを
用いてもよい。
【００３７】次に、封止樹脂の流動のメカニズムについ
て説明する。
て説明する。
【００３８】図５は、封止樹脂の流動のメカニズムを示
す断面図である。
す断面図である。
【００３９】図５に示すように、半導体チップ９を基板
１１に接近させることにより、封止樹脂１４が半導体チ
ップ９の周囲に向かって移動するが、この時、基板１１
の上面に形成された凸状のパターン１７は、半導体チッ
プ９の形状や半導体チップ９の内部電極１０に形成され
た突起電極１３どうしの間隔に対応して形成されている
ので、半導体チップ９の各辺に均一に封止樹脂１４が矢
印の方向に流動する。その結果、半導体チップ９の周囲
に封止樹脂１４のフィレットが均一に形成されるので、
半導体チップ９と基板１１との間において、封止樹脂１
４の未充填部が発生しない。また、封止樹脂１４に内在
したボイドも半導体チップの周囲に移動することで、封
止樹脂１４のフィレットの外側で消滅する。
１１に接近させることにより、封止樹脂１４が半導体チ
ップ９の周囲に向かって移動するが、この時、基板１１
の上面に形成された凸状のパターン１７は、半導体チッ
プ９の形状や半導体チップ９の内部電極１０に形成され
た突起電極１３どうしの間隔に対応して形成されている
ので、半導体チップ９の各辺に均一に封止樹脂１４が矢
印の方向に流動する。その結果、半導体チップ９の周囲
に封止樹脂１４のフィレットが均一に形成されるので、
半導体チップ９と基板１１との間において、封止樹脂１
４の未充填部が発生しない。また、封止樹脂１４に内在
したボイドも半導体チップの周囲に移動することで、封
止樹脂１４のフィレットの外側で消滅する。
【００４０】最後に、図６に示すように、基板１１を加
熱ステージ２１の上面に載置し、基板１１と半導体チッ
プ９とを、加熱加圧ツール２２と加熱ステージ２１との
双方から加熱しながら圧力を加え、熱硬化樹脂からなる
封止樹脂１４を加熱硬化させる。
熱ステージ２１の上面に載置し、基板１１と半導体チッ
プ９とを、加熱加圧ツール２２と加熱ステージ２１との
双方から加熱しながら圧力を加え、熱硬化樹脂からなる
封止樹脂１４を加熱硬化させる。
【００４１】本実施形態の半導体装置の製造方法では、
基板１１の上面で、半導体チップ９の長辺に沿って凸状
のパターン１７が形成されているため、封止樹脂１４が
凸状のパターン１７の側方に沿って流動性が良くなり、
半導体チップ９の短辺方向の封止樹脂１４の流動速度よ
りも、半導体チップ９の長辺方向の封止樹脂１４の流動
速度が大きくなって、半導体チップ９の長辺方向にも封
止樹脂１４が流動しやすくなり、封止樹脂１４の未充填
が抑制できるものである。
基板１１の上面で、半導体チップ９の長辺に沿って凸状
のパターン１７が形成されているため、封止樹脂１４が
凸状のパターン１７の側方に沿って流動性が良くなり、
半導体チップ９の短辺方向の封止樹脂１４の流動速度よ
りも、半導体チップ９の長辺方向の封止樹脂１４の流動
速度が大きくなって、半導体チップ９の長辺方向にも封
止樹脂１４が流動しやすくなり、封止樹脂１４の未充填
が抑制できるものである。
【００４２】したがって、半導体チップ９の形状や、半
導体チップ９の内部電極１０に形成された突起電極１３
どうしの間隔が一定でなくても、凸状のパターン１７の
形状を考慮することで封止樹脂１４の流動性が向上し、
半導体チップ９と基板１１との間で封止樹脂１４が均一
に充填される。
導体チップ９の内部電極１０に形成された突起電極１３
どうしの間隔が一定でなくても、凸状のパターン１７の
形状を考慮することで封止樹脂１４の流動性が向上し、
半導体チップ９と基板１１との間で封止樹脂１４が均一
に充填される。
【００４３】また、封止樹脂１４の流動性が良好となる
ことで、半導体チップ９を基板１１の上面に搭載した時
に封止樹脂１４内に内包されるボイドが、半導体チップ
９の周囲に移動し、ボイドが封止樹脂１４に内在したま
ま封止樹脂が硬化されることを抑制できるものである。
ことで、半導体チップ９を基板１１の上面に搭載した時
に封止樹脂１４内に内包されるボイドが、半導体チップ
９の周囲に移動し、ボイドが封止樹脂１４に内在したま
ま封止樹脂が硬化されることを抑制できるものである。
【００４４】なお、本実施形態では、半導体チップを基
板に搭載する前に、封止樹脂を基板の上面に供給した
が、半導体チップを基板の上面に搭載した後に、封止樹
脂を半導体チップと基板との間に注入する場合でも、封
止樹脂が凸状のパターンによって流動性が向上し、同様
の効果が得られる。
板に搭載する前に、封止樹脂を基板の上面に供給した
が、半導体チップを基板の上面に搭載した後に、封止樹
脂を半導体チップと基板との間に注入する場合でも、封
止樹脂が凸状のパターンによって流動性が向上し、同様
の効果が得られる。
【００４５】
【発明の効果】本発明の半導体装置およびその製造方法
は、基板上の半導体チップの搭載領域内に凸状のパター
ンを形成することにより、半導体チップの形状等に依存
することなく、封止樹脂が半導体チップの表面に均等に
流動して封止樹脂の未充填発生の抑制とともに、封止樹
脂におけるボイド内在化を抑制できる。
は、基板上の半導体チップの搭載領域内に凸状のパター
ンを形成することにより、半導体チップの形状等に依存
することなく、封止樹脂が半導体チップの表面に均等に
流動して封止樹脂の未充填発生の抑制とともに、封止樹
脂におけるボイド内在化を抑制できる。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す平面図
【図３】本発明の一実施形態の半導体装置の製造方法の
一工程を示す断面図
一工程を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法の
一工程を示す断面図
一工程を示す断面図
【図５】本発明の封止樹脂の流動のメカニズムを示す断
面図
面図
【図６】本発明の一実施形態の半導体装置の製造方法の
一工程を示す断面図
一工程を示す断面図
【図７】従来の半導体装置を示す断面図
１ 配線基板
２ 配線
３ 半導体チップ
４ 電極
５ 突起電極
６ ソルダーレジスト
７ 封止樹脂
８ ボイド
９ 半導体チップ
１０ 内部電極
１１ 基板
１２ 配線電極
１３ 突起電極
１４ 封止樹脂
１５ 配線
１６ ソルダーレジスト
１７ 凸状のパターン
１８ 複数の凸状のパターン
１９ 凹凸
２０ ニードル針
２１ 加熱ステージ
２２ 加熱加圧ツール
Claims (10)
- 【請求項１】 半導体チップの内部電極と基板の上面に
形成された配線電極とが突起電極により電気的に接続さ
れ、前記半導体チップと前記基板との間に封止樹脂が充
填され、前記半導体チップの長辺に沿って、前記基板の
表面の前記半導体チップが搭載される領域内に凸状のパ
ターンが形成されていることを特徴とする半導体装置。 - 【請求項２】 半導体チップは長方形であることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 凸状のパターンは突起電極が接続する配
線電極を除いた領域に形成されることを特徴とする請求
項１に記載の半導体装置。 - 【請求項４】 凸状のパターンは半導体チップの長辺に
平行な前記半導体チップの中心線の下方に形成されてい
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 凸状のパターンは半導体チップの長辺に
垂直な方向に分断されていることを特徴とする請求項１
に記載の半導体装置。 - 【請求項６】 凸状のパターンの側面には凹凸が形成さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項７】 凸状のパターンの高さは、配線電極の高
さと略同一であることを特徴とする請求項１に記載の半
導体装置。 - 【請求項８】 内部電極は半導体チップの周囲に形成さ
れ、凸状のパターンは、内部電極に形成された突起電極
に囲まれた領域に形成されていることを特徴とする請求
項１に記載の半導体装置。 - 【請求項９】 半導体チップが搭載される領域内で、前
記半導体チップの長辺に沿って、その表面に凸状のパタ
ーンが形成された基板を用意する工程と、前記基板の上
面に封止樹脂を塗布する工程と、前記半導体チップの電
極と前記基板の表面に形成された配線電極とを突起電極
により電気的に接続する工程とからなる半導体装置の製
造方法。 - 【請求項１０】 半導体チップの電極と基板の表面に形
成された配線電極とを突起電極により電気的に接続する
工程の後、封止樹脂を加熱して硬化させる工程を設ける
ことを特徴とする請求項９に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355636A JP2003158156A (ja) | 2001-11-21 | 2001-11-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355636A JP2003158156A (ja) | 2001-11-21 | 2001-11-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158156A true JP2003158156A (ja) | 2003-05-30 |
Family
ID=19167315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355636A Pending JP2003158156A (ja) | 2001-11-21 | 2001-11-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003158156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352028C (zh) * | 2003-09-24 | 2007-11-28 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| JP2015012091A (ja) * | 2013-06-27 | 2015-01-19 | 太陽誘電株式会社 | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 |
-
2001
- 2001-11-21 JP JP2001355636A patent/JP2003158156A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352028C (zh) * | 2003-09-24 | 2007-11-28 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7508080B2 (en) | 2003-09-24 | 2009-03-24 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| JP2015012091A (ja) * | 2013-06-27 | 2015-01-19 | 太陽誘電株式会社 | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819851B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09289221A (ja) | ベアチップ実装構造及び製造方法 | |
| EP0715348A2 (en) | Method of manufacturing semiconductor devices | |
| JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03183139A (ja) | ワイヤボンディング方法 | |
| US7687314B2 (en) | Electronic apparatus manufacturing method | |
| JP2007103733A (ja) | 基板およびそれを用いた半導体装置 | |
| JP2002271014A (ja) | 電子部品の実装方法 | |
| JP2003158156A (ja) | 半導体装置およびその製造方法 | |
| JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
| JP4752717B2 (ja) | モジュールの製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JPH08153738A (ja) | 半導体装置の製造方法 | |
| JPH10112472A (ja) | 半導体装置及びその製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| KR20060017213A (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JP4331179B2 (ja) | 半導体装置 | |
| JP2005150179A (ja) | 半導体装置およびその製造方法 | |
| JP2000100836A (ja) | 半導体チップの実装方法 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JPH11219976A (ja) | 半導体チップ実装方法及び半導体装置 | |
| JPH11274235A (ja) | 半導体装置およびその製造方法 | |
| JP2001291795A (ja) | 基板及びこれを用いた半導体装置の製造方法 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ |