JP3928729B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3928729B2
JP3928729B2 JP2004156272A JP2004156272A JP3928729B2 JP 3928729 B2 JP3928729 B2 JP 3928729B2 JP 2004156272 A JP2004156272 A JP 2004156272A JP 2004156272 A JP2004156272 A JP 2004156272A JP 3928729 B2 JP3928729 B2 JP 3928729B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
resin portion
land
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004156272A
Other languages
English (en)
Other versions
JP2005340452A (ja
Inventor
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004156272A priority Critical patent/JP3928729B2/ja
Priority to US11/128,156 priority patent/US7525193B2/en
Priority to CNB2005100737894A priority patent/CN100382284C/zh
Priority to CNB200710166802XA priority patent/CN100524716C/zh
Publication of JP2005340452A publication Critical patent/JP2005340452A/ja
Application granted granted Critical
Publication of JP3928729B2 publication Critical patent/JP3928729B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体パッケージとして、ＣＳＰ（チップスケール／サイズパッケージ）が注目を集めている。また、パッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）が開発されている。この方法で製造されたパッケージ（例えばウエハレベルＣＳＰ）は、外部寸法が半導体チップ寸法になっているため、従来の半導体パッケージと構造が異なっているが、従来の半導体パッケージと同等あるいはそれ以上の信頼性が求められている。
本発明の目的は、信頼性の高い半導体装置を提供することにある。
特開平９−６４０４９号公報
（１）本発明に係る半導体装置は、集積回路を有し、電極が形成されてなる半導体基板と、
前記半導体基板に、前記電極を避けるように形成されてなる樹脂層と、
前記樹脂層上に設けられたランドと、
前記電極と前記ランドとを電気的に接続する配線と、
前記ランドに接合された外部端子と、
を有し、
前記樹脂層は、前記ランドの前記外部端子に対する接合面の中央部を避けて端部を支持する第１の樹脂部と、前記第１の樹脂部に隣接する第２の樹脂部と、を含み、
前記第１の樹脂部は、前記第２の樹脂部よりも弾性率が低い。本発明によれば、樹脂層は、弾性率の異なる２つの樹脂部を含んでいる。そして、弾性率が低い樹脂部（第１の樹脂部）によって、ランドの外部端子に対する接合面の端部が支持される。そのため、ランドと外部端子との界面に大きな力がかかった場合でも、ランドが変形することでランドと外部端子との剥離を防止することが可能な、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記第１の樹脂部は、前記接合面の前記中央部を囲む周縁部全体の下方に形成されていてもよい。
（３）この半導体装置において、
前記第１の樹脂部は、前記ランドの前記配線に対する接続部の下方を避けて、前記接合面の前記中央部を囲む周縁部の下方に形成され、
前記ランドの前記配線に対する前記接続部の下方に、前記第２の樹脂部の一部が形成されていてもよい。
（４）この半導体装置において、
複数の前記ランドが設けられ、
それぞれの前記ランドの前記接合面の前記端部は、前記複数のランドを囲む領域の中央側の第１の端部と、前記領域の外方向を向く第２の端部と、を含み、
前記第１の樹脂部は、それぞれの前記ランドの前記第１の端部の下方を避けて、前記第２の端部の下方に形成されていてもよい。
（５）この半導体装置において、
前記第１の樹脂部は、上面が底面よりも大きくなるように側面が傾斜していてもよい。
（６）この半導体装置において、
前記第１の樹脂部は、上面が底面よりも小さくなるように側面が傾斜していてもよい。
（７）この半導体装置において、
前記ランドが前記第１の樹脂部に接触しないように、前記第１の樹脂部は、前記第２の樹脂部に覆われていてもよい。
（８）この半導体装置において、
前記第１の樹脂部に接触するように、前記ランドが形成されていてもよい。
（９）本発明に係る半導体装置の製造方法は、集積回路を有し電極が形成されてなる半導体基板に、前記電極を避けるように樹脂層を形成すること、
前記樹脂層上に配置されたランドと、前記電極と前記ランドとを電気的に接続する配線とを形成すること、及び、
前記ランドに接合された外部端子を形成すること、
を含み、
前記樹脂層を、前記ランドの前記外部端子に対する接合面の中央部を避けて端部を支持するための第１の樹脂部と、前記第１の樹脂部に隣接する前記第２の樹脂部とを含むように形成し、
前記第１の樹脂部を、前記第２の樹脂部よりも弾性率が低くなるように形成する。本発明によれば、第１の樹脂部を、ランドの外部端子に対する接合面の端部を支持するように形成する。そのため、ランドと外部端子との界面に大きな力がかかった場合でも、ランドが変形することでランドと外部端子との剥離を防止することが可能な、信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１及び図２は、本発明を適用した第１の実施の形態に係る半導体装置について説明するための図である。図１は、半導体装置１の平面図であり、図２は、図１のII−II線断面の一部拡大図である。
本実施の形態に係る半導体装置は、半導体基板１０を有する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、半導体チップであってもよい（図１参照）。半導体チップの平面形状は矩形であることが一般的であるが、これに限られるものではない。あるいは、半導体基板は、半導体ウエハであってもよい（図示せず）。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有する（図２参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０には、電極１４が形成されてなる。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２と電気的に接続されていない電極を含めて、電極１４と称してもよい。電極１４は、半導体基板１０の平行な２辺に沿って端部に配列されていてもよいし、４辺に沿って配列されていてもよい。電極１４の少なくとも一部を避けて、半導体基板１０の表面（電極１４が形成された面）には、パッシベーション膜１６が形成されていてもよい。パッシベーション膜１６は、電気的な絶縁膜である。パッシベーション膜１６は、例えば、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成されていてもよい。
本実施の形態に係る半導体装置は、図１及び図２に示すように、樹脂層２０を有する。樹脂層２０は、半導体基板１０上に形成されてなる。樹脂層２０は、電極１４を避けるように形成されてなる。図１及び図２に示すように、樹脂層２０は、半導体基板１０の端部を避けて中央部に形成されていてもよい。樹脂層２０は、応力緩和機能を有してもよい。樹脂層２０は、第１の樹脂部２２と、第１の樹脂部２２に隣接する第２の樹脂部２４とを含む。第１及び第２の樹脂部２２，２４をあわせて、樹脂層２０と称してもよい。第１の樹脂部２２及び第２の樹脂部２４は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成されていてもよい。第１の樹脂部２２は、第２の樹脂部２４よりも弾性率が低くなるように形成されてなる。言い換えると、第１の樹脂部２２は、第２の樹脂部２４よりも柔らかく形成されていると言える。すなわち、第１の樹脂部２２は、第２の樹脂部２４と較べた場合、より小さな力で弾性変形させることができる。第１及び第２の樹脂部２２，２４を、異なる材料で形成することで、両者の弾性率に差異を設けてもよい。第２の樹脂部２４をポリイミド樹脂で形成した場合には、第１の樹脂部２２をシリコーン変性ポリイミド樹脂若しくはベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成することで両者の弾性率に差異を設けてもよい。また、第２の樹脂部２４をエポキシ樹脂で形成した場合には、第１の樹脂部２２をポリイミド樹脂で形成することで両者の弾性率に差異を設けてもよい。本実施の形態に係る半導体装置では、図１及び図２に示すように、第１の樹脂部２２は、後述するランド３２の外部端子４０に対する接合面３５の中央部を避けて端部を支持するように形成されている。このとき、第１の樹脂部２２は、接合面３５の中央部を囲む周縁部全体の下方に形成されていてもよい（図１参照）。そして、第２の樹脂部２４は、第１の樹脂部２２に隣接するように形成されてなる。例えば接合面３５の平面形状が円形をなす場合、第１の樹脂部２２は、円環状に形成されていてもよい（図１参照）。このとき、第２の樹脂部２４は、第１の樹脂部２２の内側を充填するように形成されていてもよい。すなわち、接合面３５の中央部は、第２の樹脂部２４によって支持されていてもよい（図２参照）。第１の樹脂部２２は、上面が底面よりも大きくなるように側面が傾斜していてもよい（図２参照）。第２の樹脂部２４は、図２に示すように、第１の樹脂部２２を覆うように形成されていてもよい。
本実施の形態に係る半導体装置は、図２に示すように、ランド３２を有する。ランド３２は、樹脂層２０上に設けられてなる。ランド３２の平面形状は特に限定されないが、例えば円形をなしていてもよい。ランド３２には、後述する外部端子４０が接合される。ランド３２の外部端子４０に対する接合面を、接合面３５と称してもよい（図２参照）。接合面３５は、ランド３２におけるレジスト層５０の開口からの露出部であってもよい（図２参照）。半導体装置は、また、電極１４とランド３２とを電気的に接続する配線３４を有する。配線３４は、第２の樹脂部２４上を通るように形成されていてもよい。ランド３２と配線３４とは、一体的に形成されていてもよい。このとき、ランド３２と配線３４とをあわせて、配線パターン３０と称してもよい。また、ランド３２は、配線３４に対する接続部３３を有してもよい。ランド３２は、第１の樹脂部２２によって、接合面３５の端部が支持されるように形成されてなる。ランド３２は、図２に示すように、第１の樹脂部２２と接触しないように形成されていてもよい。すなわち、第２の樹脂部２４は第１の樹脂部２２を覆うように形成されていてもよく、ランド３２は、第２の樹脂部２４上に形成されていてもよい。
本実施の形態に係る半導体装置は、図２に示すように、外部端子４０を有する。外部端子４０は、ランド３２に接合されてなる。外部端子４０は、配線パターン３０を介して、電極１４と電気的に接続されていてもよい。外部端子４０は、金属（例えば合金）であって、溶融させて電気的な接続を図るもの（例えばはんだ）であってもよい。外部端子４０は、軟ろう又は硬ろうのいずれかで形成されていてもよい。外部端子４０は球状をなしていてもよく、例えばはんだボールであってもよい。
本実施の形態に係る半導体装置は、図２に示すように、レジスト層５０を有してもよい。レジスト層５０は、配線パターン３０の少なくとも一部を覆っている。配線パターン３０の、外部端子４０が設けられた部分（ランド３２の接合面３５）を除いた部分をすべてレジスト層５０で覆うことで、配線パターン３０の酸化、腐食を防止し、電気的な不良を防止することができる。レジスト層５０は、配線パターン３０のランド３２の少なくとも中央部を除いて形成されてもよい。レジスト層５０は、ランド３２の周縁部を覆ってもよい。
本実施の形態に係る半導体装置は、被覆層６０を有してもよい。被覆層６０はレジスト層５０上に形成されていてもよい。被覆層６０は、外部端子４０の根本部（下端部）を覆うように形成されていてもよい。被覆層６０は、レジスト層５０上に形成された部分と、この部分から立ち上がって外部端子４０の根本部を覆う部分とを有してもよい（図２参照）。被覆層６０によって外部端子４０の根元部の周辺を補強することができる。
本実施の形態に係る半導体装置１は、以上のように構成されていてもよい。半導体装置１では、先に説明したように、第１の樹脂部２２は接合面３５の中央部を避けて端部を支持するように形成されてなる。また、第１の樹脂部２２は、第２の樹脂部２４よりも弾性率が低くなるように形成されてなる。一般的に、半導体装置をマザーボード等に実装した後、半導体チップとマザーボードとの熱膨張率の違いなどが原因となって、外部端子４０とランド３２との間に応力が発生することがある。ところで、第１の樹脂部２２は第２の樹脂部２４に較べて弾性変形しやすくなっている。そのため、接合面３５が外部端子４０に合わせて変形しやすくなり、ランド３２と外部端子４０との界面にかかる力を小さくすることができる。すなわち、ランド３２と外部端子４０との間の応力を、樹脂層２０（第１の樹脂部２２）によって緩和することができる。また、樹脂層２０は、第２の樹脂部２４を含む。第２の樹脂部２４は、第１の樹脂部２２よりも弾性率が高いため、ランド３２が第１の樹脂部２２を弾性変形させた場合でも、第２の樹脂部２４が大きく変形することを防止することができる。そして、配線３４は、第２の樹脂部２４上を通るように形成される。そのため、配線３４を、断線しにくくすることができる。このことから、応力に対する信頼性の高い半導体装置を提供することができる。なお、半導体基板１０が半導体チップである場合、半導体装置１は、そのパッケージサイズが半導体チップにほぼ等しくなり、ＣＳＰに分類することができる。あるいは、半導体装置１は、応力緩和機能を備えるフリップチップであるということもできる。そして、図３には、半導体装置１が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図４にはノート型パーソナルコンピュータ２０００を、図５には携帯電話３０００を、それぞれ示す。
なお、本実施の形態に係る半導体装置の構造は、上記に示したものに限られない。例えば、図６に示すように、半導体装置は、上面が底面よりも小さくなるように側面が傾斜した第１の樹脂部７２を有してもよい。また、半導体装置は、第１の樹脂部７２の上面を露出させる第２の樹脂部７４を有してもよい。このとき、ランド７５は、図６に示すように、第１の樹脂部７２に接触するように形成されていてもよい。
あるいは、図７に示すように、半導体装置は、上面と底面とが同じ大きさとなるように形成された第１の樹脂部７６を有してもよい。また、第１の樹脂部７６の上端面の外形は、ランド７７の外形よりも大きくてもよい。すなわち、図７に示すように、第１の樹脂部７６は、ランド７７の端部を支持するように形成されていてもよい。
なお、これらの変形例で、具体的に説明した内容以外の点については、上述した実施の形態と同じ内容を当てはめることができ、同じ効果を達成することができる。また、ここまで説明してきた内容を組み合わせて、半導体装置を構成してもよい。
以下、本実施の形態に係る半導体装置の製造方法を説明する。図８（Ａ）〜図１１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体基板１００に樹脂層２０を形成することを含む。樹脂層２０を、ランド３２の外部端子４０に対する接合面３５の中央部を避けて端部を支持するための第１の樹脂部２２と、第１の樹脂部２２に隣接する第２の樹脂部２４とを含むように形成する。また、第１の樹脂部２２を、第２の樹脂部２４よりも弾性率が低くなるように形成する。以下、この工程について説明する。本工程は、図８（Ａ）及び図８（Ｂ）に示すように、半導体基板１００を用意することを含む。なお、図８（Ａ）は、半導体基板１００の全体形状を示す図であり、図８（Ｂ）は、半導体基板１００の断面図である。半導体基板１００は、図８（Ａ）に示すように半導体ウエハであってもよい。半導体基板１００は、図８（Ａ）に示すように、複数の半導体装置となる領域１０１を含む。また、図８（Ｂ）に示すように、半導体基板１００には、複数の集積回路１２が形成されてなる。集積回路１２は、半導体装置となる領域１０１毎に形成されていてもよい。半導体基板１００は、図８（Ｂ）に示すように、複数の電極１４を有する。
本工程は、半導体基板１００に、第１の樹脂部２２を形成することを含んでいてもよい。図９（Ａ）〜図９（Ｃ）は、半導体基板１００に第１の樹脂部２２を形成する工程を説明するための図である。はじめに、図９（Ａ）に示すように、半導体基板１００に、第１の樹脂部２２の材料２３を設けてもよい。そして、図９（Ｂ）に示すように、材料２３の上方にマスク２００を配置してエネルギーを照射する。このとき、マスク２００は、部分的にエネルギーを透過させる構造になっている。図９（Ｂ）に示すように、マスク２００は、第１の樹脂部２２の形成領域上でエネルギーを透過させる構造をなしていてもよい。このとき、エネルギーを照射することによって、材料２３の一部を硬化させてもよい（図９（Ｂ）参照）。その後、図９（Ｃ）に示すように、材料２３を除去して、第１の樹脂部２２を形成してもよい。なお、材料２３は、エネルギーを照射すると硬化する（現像液への溶解性が減少する）性質であってもよい。このとき、材料２３は、ネガ型であると言える。ネガ型の材料２３を利用することで、第１の樹脂部２２を、図９（Ｃ）に示すように、側面が傾斜して上面が底面よりも大きくなるように形成してもよい。あるいは、ポジ型の材料を利用して、第１の樹脂部を、側面が傾斜して上面が底面よりも小さくなるように形成してもよい（図６参照）。エネルギーは、材料２３に適したものを選択してもよい。例えば材料２３が感光性の材料である場合、エネルギーとして光を照射してもよい。
本工程は、半導体基板１００に、第２の樹脂部２４を形成することを含んでいてもよい。図１０（Ａ）〜図１０（Ｃ）は、半導体基板１００に第２の樹脂部２４を形成する工程を説明するための図である。はじめに、図１０（Ａ）に示すように、半導体基板１００に、第２の樹脂部２４の材料２５を設けてもよい。そして、図１０（Ｂ）に示すように、材料２５の上方にマスク３００を配置してエネルギーを照射する。このとき、マスク３００は、部分的にエネルギーを透過させる構造になっている。材料２５として、エネルギーが照射されることで現像液への溶解性が増す性質の材料を利用してもよい。このとき、材料２５はポジ型の材料であるといえる。そして、現像工程によって、エネルギーが照射された領域を除去し、その後材料２５を重合させて、図１０（Ｃ）に示すように第２の樹脂部２４を形成してもよい。材料２５は、図１０（Ａ）に示すように、第１の樹脂部２２を覆うように設けてもよい。そして、図１０（Ｃ）に示すように、第２の樹脂部２４を、第１の樹脂部２２を覆うように形成してもよい。
これらの工程を経て、第１の樹脂部２２及び第２の樹脂部２４を形成してもよい。第１及び第２の樹脂部２２，２４をあわせて、樹脂層２０と称してもよい。本実施の形態に係る半導体装置の製造方法では、第１の樹脂部２２を、第２の樹脂部２４よりも弾性率が低くなるように形成する。第１及び第２の樹脂部２２，２４を異なる材料で形成することで、第１の樹脂部２２を第２の樹脂部２４よりも弾性率が低くなるように形成してもよい。あるいは、樹脂材料を重合させるための時間や、重合させるためのエネルギー量を変えることによって、第１及び第２の樹脂部２２，２４の弾性率を変えてもよい。すなわち、重合度の違いを利用して、第１及び第２の樹脂部２２，２４の弾性率を変えてもよい。なお、樹脂層２０は、電極１４を避けるように形成する（図１１参照）。
本実施の形態に係る半導体装置の製造方法は、図１１に示すように、配線パターン３０を形成することを含む。配線パターン３０を、樹脂層２０上に配置されたランド３２と、電極１４とランド３２とを電気的に接続する配線３４とを含むように形成する。配線パターン３０を、ランド３２が配線３４に対する接続部３３を有するように形成してもよい。配線パターン３０を形成する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。例えば、スパッタリングによって配線パターン３０を形成してもよいし、無電解メッキで配線パターン３０を形成するアディティブ法を適用してもよい。あるいは、導電性微粒子を含有する溶剤を吐出して、配線パターン３０を形成してもよい。本実施の形態では、図１１に示すように、ランド３２が第１の樹脂部２２とオーバーラップするように、配線パターン３０を形成する。このとき、図１１に示すように、ランド３２が第１の樹脂部２２の外形よりも大きくなるように、配線パターン３０を形成してもよい。あるいは、ランドが第１の樹脂部２２の上端面の外形よりも小さくなるように、配線パターンを形成してもよい（図７参照）。
本実施の形態に係る半導体装置の製造方法は、ランド３２に接合された外部端子４０を形成することを含む。例えば、配線パターン３０のランド３２の中央部を露出させる開口を有するレジスト層５０を形成し、該開口とオーバーラップするように外部端子４０を形成してもよい。外部端子４０を、ランド３２の外部端子４０に対する接合面３５の端部が、第１の樹脂部２２（第１の樹脂部２２の上面）とオーバーラップするように形成してもよい。レジスト層５０の開口の大きさを調節することで、接合面３５の大きさ及び位置を調整してもよい。そして、被覆層６０を形成する工程や、半導体基板１００を切断する工程、検査工程等を経て、半導体装置１を製造してもよい（図１及び図２参照）。
（第２の実施の形態）
図１２は、本発明を適用した第２の実施の形態に係る半導体装置について説明するための図である。本実施の形態に係る半導体装置は、樹脂層８０を有する。樹脂層８０は、第１の樹脂部８２と第２の樹脂部８４とを含む。第１の樹脂部８２は、第２の樹脂部８４よりも弾性率が低くなるように形成されてなる。そして、第１の樹脂部８２は、図１２に示すように、ランド３２の配線３４に対する接続部３３の下方を避けて、接合面３５の中央部を囲む周縁部の下方に形成されてなる。また、第２の樹脂部８４は、図１２に示すように、接続部３３の下方に形成されてなる。言い換えると、接続部３３の下方には、第２の樹脂部８４の一部が形成されてなる。これによると、接続部３３は第２の樹脂部８４に支持されるため、ランド３２に外力が加わった場合でも、接続部３３が大きく変形することを防止することができる。そのため、配線パターン３０が破断しにくい、信頼性の高い半導体装置を提供することができる。
（第３の実施の形態）
図１３は、本発明を適用した第３の実施の形態に係る半導体装置について説明するための図である。なお、図１３では、説明のため、配線パターンを省略し、ランドの外部端子に対する接合面３５を示している。本実施の形態に係る半導体装置には、複数のランドが設けられてなる（図示せず）。そして、それぞれのランドの外部端子に対する接合面３５の端部は、第１の端部９２と第２の端部９４とを含む。第１の端部９２は、接合面３５の端部のうち、ランドを囲む領域９０の中央側の部分である。また、第２の端部９４は、接合面３５の端部のうち、ランドを囲む領域９０の外方向を向く部分である。
本実施の形態に係る半導体装置は、樹脂層９５を有する。樹脂層９５は、第１の樹脂部９６と第２の樹脂部９８とを含む。第１の樹脂部９６は、第２の樹脂部９８よりも弾性率が低くなるように形成されてなる。そして、本実施の形態に係る半導体装置では、第１の樹脂部９６は、第１の端部９２の下方を避けて、第２の端部９４の下方に形成されてなる。すなわち、接合面３５の第２の端部９４は、第１の樹脂部９６によって支持される。これによると、第１の樹脂部９６によって、接合面３５にかかる領域９０の外方向へ向かう力を緩和することが可能となる。そのため、信頼性の高い半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した第１の実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した第１の実施の形態に係る半導体装置について説明するための図である。 図３は、本発明を適用した第１の実施の形態に係る半導体装置が実装された回路基板を示す図である。 図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図６は、本発明を適用した第１の実施の形態の変形例に係る半導体装置について説明するための図である。 図７は、本発明を適用した第１の実施の形態の変形例に係る半導体装置について説明するための図である。 図８（Ａ）〜図８（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。 図９（Ａ）〜図９（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。 図１０（Ａ）〜図１０（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。 図１１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。 図１２は、本発明を適用した第２の実施の形態に係る半導体装置について説明するための図である。 図１３は、本発明を適用した第３の実施の形態に係る半導体装置について説明するための図である。
符号の説明
１０ 半導体基板、 １２ 集積回路、 １４ 電極、 １６ パッシベーション膜、 ２０ 樹脂層、 ２２ 第１の樹脂部、 ２４ 第２の樹脂部、 ３０ 配線パターン、 ３２ ランド、 ３３ 接続部、 ３４ 配線、 ３５ 接合面、 ４０ 外部端子、 ５０ レジスト層、 ６０ 被覆層

Claims (5)

  1. 集積回路を有し、電極が形成されてなる半導体基板と、
    前記半導体基板に、前記電極を避けるように形成されてなる樹脂層と、
    前記樹脂層上に設けられたランドと、
    前記電極と前記ランドとを電気的に接続する配線と、
    前記ランドに接合された外部端子と、
    を有し、
    前記樹脂層は、前記ランドの前記外部端子に対する接合面の中央部を避けて端部を支持する第１の樹脂部と、前記第１の樹脂部に隣接する第２の樹脂部と、を含み、
    前記第１の樹脂部は、前記ランドの前記配線に対する接続部の下方を避けて、前記接合面の前記中央部を囲む周縁部の下方に形成され、
    前記ランドの前記配線に対する前記接続部の下方に、前記第２の樹脂部の一部が形成されてなり、
    前記第１の樹脂部は、前記第２の樹脂部よりも、弾性率が低い半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１の樹脂部は、上面が底面よりも大きくなるように側面が傾斜してなる半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１の樹脂部は、上面が底面よりも小さくなるように側面が傾斜してなる半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記ランドが前記第１の樹脂部に接触しないように、前記第１の樹脂部は、前記第２の樹脂部に覆われてなる半導体装置。
  5. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記第１の樹脂部に接触するように、前記ランドが形成されてなる半導体装置。
JP2004156272A 2004-05-26 2004-05-26 半導体装置 Expired - Lifetime JP3928729B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004156272A JP3928729B2 (ja) 2004-05-26 2004-05-26 半導体装置
US11/128,156 US7525193B2 (en) 2004-05-26 2005-05-13 Semiconductor device and method of manufacturing the same
CNB2005100737894A CN100382284C (zh) 2004-05-26 2005-05-24 半导体装置
CNB200710166802XA CN100524716C (zh) 2004-05-26 2005-05-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004156272A JP3928729B2 (ja) 2004-05-26 2004-05-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007009984A Division JP4359785B2 (ja) 2007-01-19 2007-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2005340452A JP2005340452A (ja) 2005-12-08
JP3928729B2 true JP3928729B2 (ja) 2007-06-13

Family

ID=35424272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004156272A Expired - Lifetime JP3928729B2 (ja) 2004-05-26 2004-05-26 半導体装置

Country Status (3)

Country Link
US (1) US7525193B2 (ja)
JP (1) JP3928729B2 (ja)
CN (2) CN100524716C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4853644B2 (ja) * 2006-12-15 2012-01-11 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5924466B2 (ja) * 2011-03-07 2016-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JPH10178053A (ja) * 1996-10-15 1998-06-30 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
JP3618212B2 (ja) 1998-01-08 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
JP3116926B2 (ja) 1998-11-16 2000-12-11 日本電気株式会社 パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000164761A (ja) * 1998-11-27 2000-06-16 Nec Corp 半導体装置および製造方法
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP4127943B2 (ja) * 2000-01-06 2008-07-30 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP3626659B2 (ja) * 2000-04-12 2005-03-09 シャープ株式会社 半導体装置、その実装構造およびその実装方法
JP3772078B2 (ja) 2000-09-29 2006-05-10 株式会社東芝 半導体装置及び半導体装置搭載用配線基板
JP2004134480A (ja) 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2004140115A (ja) 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004140116A (ja) 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법

Also Published As

Publication number Publication date
CN1702826A (zh) 2005-11-30
CN101140916A (zh) 2008-03-12
US20050263882A1 (en) 2005-12-01
CN100382284C (zh) 2008-04-16
US7525193B2 (en) 2009-04-28
CN100524716C (zh) 2009-08-05
JP2005340452A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP5567489B2 (ja) アンダーバンプ配線層の方法および装置
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP2007103714A (ja) 半導体装置及びその製造方法
JP2012028708A (ja) 半導体装置
JP2008047732A (ja) 半導体装置及びその製造方法
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7358177B2 (en) Fabrication method of under bump metallurgy structure
JP3804797B2 (ja) 半導体装置及びその製造方法
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP2006287094A (ja) 半導体装置及びその製造方法
JP3928729B2 (ja) 半導体装置
JP4359785B2 (ja) 半導体装置
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004172163A (ja) 半導体装置及びその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
CN111613586A (zh) 电子装置及电子装置的制造方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2003243569A (ja) 半導体装置およびその製造方法
JP2007123426A (ja) 半導体装置及びその製造方法
JP2004281897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6