JP3772078B2 - 半導体装置及び半導体装置搭載用配線基板 - Google Patents
半導体装置及び半導体装置搭載用配線基板 Download PDFInfo
- Publication number
- JP3772078B2 JP3772078B2 JP2000301306A JP2000301306A JP3772078B2 JP 3772078 B2 JP3772078 B2 JP 3772078B2 JP 2000301306 A JP2000301306 A JP 2000301306A JP 2000301306 A JP2000301306 A JP 2000301306A JP 3772078 B2 JP3772078 B2 JP 3772078B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- connection terminal
- wiring board
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置及び半導体装置搭載用配線基板に関するもので、特にSi(シリコン)半導体チップやSiからなる配線基板に関するものである。
【0002】
【従来の技術】
半導体装置を樹脂系の実装基板へ搭載しようとした場合、半導体チップを形成するSiが低熱膨張率(5ppm)であるのに対して、実装基板に使われる樹脂が大きな熱膨張率(例えばBTレジンの場合17ppm)を持っているため、両者の間の電気的な接続を温度変化による応力で壊れないように設計しなければならない。この問題は、設計密度が高まって微細化してくるに従って顕在化してきており、特にフリップチップ技術を用いたCSP(チップスケールパッケージあるいはチップサイズパッケージ)においては、深刻な課題となっている。
【0003】
これに対し、例えばUSP.5,148,266や特開平11−284099号に記載された技術においては、半導体チップとの接続をフレキシブル性を持ったビームリードや金ワイヤーで行い、実装基板との接続端子である半田ボールは、エラストマーを用いて半導体チップからの応力が伝わり難くしている。
【0004】
図7は、上記特開平11−284099号に開示されているパッケージ構造を示す断面図である。半導体チップ1と有機絶縁テープ14がエラストマー6を介して接着されており、半導体チップ1の配線と有機絶縁テープ14上の配線15との間はボンディングワイヤー9で結線されている。このボンディングワイヤー9は、樹脂13によって被覆されている。そして、上記有機絶縁テープ14上の配線15に、BGAボール4が形成された構造になっている。
【0005】
このように、有機絶縁テープ14の下に形成された外部接続端子であるBGAボール4と、半導体チップ1との間がエラストマー6で隔てられているため、実装基板と半導体チップ1の熱膨張差による応力が緩和できる。
【0006】
しかしながら、この構造では、半導体チップ1と有機絶縁テープ14との間に大きな熱膨張差があるため、その間にエラストマー6を介在させているにも拘わらず、パッケージの反りを発生させてしまう。外部接続端子(BGAボール4)は、微細ピッチになるに従い、その高さの均一性がより厳格に求められてくるばかりでなく、接続強度も低下してくるため、外部接続端子に掛かる応力もより小さくすることが必要になってくる。そのため、上述した構造のパッケージでは、例えば0.5mm未満の接続ピッチに対応することは困難であるのが現状である。
【0007】
この問題は、上記USP.5,148,266等の類似する他の公知例においても全く同様であり、0.5mm未満の接続ピッチに対して有効な接続構造を提供する技術は開発されていない。
【0008】
【発明が解決しようとする課題】
上記のように従来の半導体装置及び及び半導体装置搭載用配線基板は、半導体チップと実装基板との間の熱膨張差による応力により破壊されるという問題があった。
【0009】
この問題を解決するために、種々の構造が提案されているが、外部接続端子の狭ピッチ化に充分に対応するのが困難であるという問題があった。
【0010】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、半導体チップと実装基板との間の熱膨張差による応力を緩和でき、且つ高密度で接続が可能な半導体装置及び半導体装置搭載用配線基板を提供することにある。
【0011】
【課題を解決するための手段】
この発明の請求項1の半導体装置は、半導体チップと、この半導体チップの回路形成面側に設けられた外部接続端子と、上記外部接続端子の周りの上記半導体チップに設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記半導体チップの回路形成面側に設けられ、上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記半導体チップの回路形成面側に設けられ、内部回路に電気的に接続された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備することを特徴としている。
【0012】
また、この発明の請求項2の半導体装置は、半導体チップと、この半導体チップの回路形成面の裏面側に設けられた外部接続端子と、上記外部接続端子の周りの上記半導体チップに設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記半導体チップの回路形成面側に設けられ、当該半導体チップに形成された貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記半導体チップの回路形成面側に設けられ、内部回路に電気的に接続された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備することを特徴としている。
【0013】
更に、この発明の請求項3の半導体装置は、配線基板と、この配線基板に低弾性樹脂により接着された半導体チップと、上記配線基板と上記半導体チップとの接着部に設けられ、半導体チップの内部回路に電気的に接続された内部接続端子と、上記配線基板の上記半導体チップ搭載面の裏面側に設けられた外部接続端子と、上記外部接続端子の周りの上記配線基板に設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記配線基板に形成され、上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記配線基板に形成され、この配線基板に設けられた貫通穴を介して上記内部接続端子に電気的に接続された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備することを特徴としている。
【0014】
更にまた、この発明の請求項4の半導体装置は、配線基板と、この配線基板に低弾性樹脂により接着された半導体チップと、上記配線基板と上記半導体チップとの接着部に設けられ、半導体チップの内部回路に電気的に接続された内部接続端子と、上記配線基板の上記半導体チップ搭載面の裏面側に設けられた外部接続端子と、上記外部接続端子の周りの上記配線基板に設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記配線基板に形成され、貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記配線基板に形成され、上記内部接続端子に電気的に接続された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備することを特徴としている。
【0015】
請求項5に記載したように、請求項1乃至4いずれか1つの項に記載の半導体装置において、前記外堀の内部は、低弾性樹脂で充填されていることを特徴とする。
【0016】
請求項6に記載したように、請求項4に記載の半導体装置において、前記外堀の内部の少なくとも一部が中空であることを特徴とする。
【0017】
請求項7に記載したように、請求項5に記載の半導体装置において、前記低弾性樹脂は、ヤング率が100KPaから500MPaの間にあることを特徴とする。
【0018】
請求項8に記載したように、請求項5に記載の半導体装置において、前記低弾性樹脂は、多数の微小ボイドを含むことを特徴とする。
【0019】
また、この発明の請求項9の半導体装置搭載用配線基板は、基板本体と、この基板本体の一方の面側に設けられた外部接続端子と、上記外部接続端子の周りの上記基板本体に設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記基板本体の一方の面側に形成され、上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記基板本体の一方の面側に形成され、上記基板本体に設けられた貫通穴を介して他方の面側に導出された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備し、上記基板本体の他方の面側に半導体チップが実装されることを特徴としている。
【0020】
更に、この発明の請求項10の半導体装置搭載用配線基板は、基板本体と、この基板本体の一方の面側に設けられた外部接続端子と、上記外部接続端子の周りの上記基板本体に設けられたドーナツ状の貫通した外堀と、上記外堀によって囲まれた上記基板本体の他方の面側に形成され、貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、上記外堀の外側の上記基板本体の他方の面側に形成された第2の配線と、上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備し、上記基板本体の他方の面側に半導体チップが実装されることを特徴としている。
【0021】
請求項11に記載したように、請求項9または10に記載の半導体装置搭載用配線基板において、前記外堀の内部は、低弾性樹脂で充填されていることを特徴とする。
【0022】
請求項12に記載したように、請求項10に記載の半導体装置搭載用配線基板において、前記外堀の内部の少なくとも一部が中空であることを特徴とする。
【0023】
請求項13に記載したように、請求項11に記載の半導体装置搭載用配線基板において、前記低弾性樹脂は、ヤング率が100KPaから500MPaの間にあることを特徴とする。
【0024】
請求項14に記載したように、請求項11に記載の半導体装置搭載用配線基板において、前記低弾性樹脂は、多数の微小ボイドを含むことを特徴とする。
【0025】
この発明の請求項1,2の半導体装置あるいは請求項9,10の半導体装置搭載用配線基板は、その外部接続端子が半導体チップあるいは配線基板本体から応力的に解放されており、実装基板の収縮膨張に対応して追従できるため、極めて信頼性の高い外部との接続を実現できる。
【0026】
この発明の請求項3,4の半導体装置も同様に、その外部接続端子が半導体チップ及び配線基板本体のいずれとも応力的に解放されているため、極めて信頼性の高い外部との接続を実現できる。更に、外部接続端子は、上下方向にも柔軟な構造となっているため、テストプローブの接触も低加重で行うことができる。
【0027】
この発明の請求項5の半導体装置あるいは請求項11の半導体装置搭載用配線基板は、その外部接続端子が半導体チップあるいは配線基板本体から応力的に解放されているばかりでなく、低弾性樹脂によって柔軟に固定されているため、高信頼性な外部との接続を実現しつつ、実装基板からの脱落を回避することができる。
【0028】
この発明の請求項6の半導体装置あるいは請求項12の半導体装置搭載用配線基板も同様に、その外部接続端子が半導体チップあるいは配線基板本体から応力的に解放されているばかりでなく、中空の領域によって柔軟に固定されているため、高信頼性な外部との接続を実現しつつ、実装基板からの脱落を回避することができる。
【0029】
この発明の請求項7の半導体装置あるいは請求項13の半導体装置搭載用配線基板では、外部接続端子と半導体チップあるいは配線基板本体とを最も効果的に固定できる。
【0030】
この発明の請求項8の半導体装置あるいは請求項14の半導体装置搭載用配線基板によれば、ボイド内の空気により体積変化に容易に追従することが可能となる。
【0031】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
図1(a),(b)はそれぞれ、この発明の第1の実施の形態に係る半導体装置について説明するためのもので、(a)図は断面図、(b)図は同パッケージのBGAパッド面の概略平面図であり、(b)図のA−A’線に沿った断面が(a)図に対応している。
【0032】
すなわち、半導体チップ1とSi配線基板2が、導電性バンプ(内部接続端子)5によりフリップチップ接続されている。上記Si配線基板2には、半導体チップ1との接続点の直下に貫通穴8が形成されており、この貫通穴8内から反対面に配線3が延設されている。また、上記Si配線基板2には、BGAパッド(配線)3Pが形成されており、その周囲には当該Si配線基板2を貫通した外堀7が形成され、Si配線基板2の本体とは分離されている。BGAパッド3P上には、外部接続端子としてのBGAボール4が設けられている。上記BGAパッド3PとSi配線基板2の本体の配線3とは、ボンディングワイヤー9で接続されている。そして、上記半導体チップ1とSi配線基板2との間の隙間、上記BGAパッド3Pの外周の外堀7の中、及び上記ボンディングワイヤー9の周りにはそれぞれ、低弾性なエラストマー6,10が配置されている。
【0033】
本実施の形態では、半導体チップ1とSi配線基板2との間には熱応力が生じないため、この間の接続は非常に信頼性が高く、更に実装基板との外部接続端子であるBGAボール4もその外周の外堀7によって本体と分離されているため、熱応力が解放されて非常に高い信頼性が得られる。しかも、本実施の形態の半導体装置は、Si配線基板2に半導体チップと同じ材料(シリコン)を用いているため、USP.5,148,266や特開平11−284099号のように半導体チップと有機配線基板との熱膨張差によるパッケージの反りが生ずることもない。更に、半導体チップ1とSi配線基板2との電気的な接続を、貫通穴8内から裏面側に延設した配線3を用いて行っているため、Si配線基板2の配線はBGAボール4側のみに形成すれば良い。上記BGAボール4は、上下方向にも柔軟な構造となっているため、テストプローブの接触も低加重で行うことができるという効果も得られる。
【0034】
図2(a)〜(g)はそれぞれ、上記Si配線基板(半導体装置搭載用配線基板)2の製造工程を順次示す断面図である。まず、Siウェハ(Si配線基板)2にRIE等の異方性の高いエッチングによって貫通穴8と外堀7を所定の深さまで掘り込んだ後、熱酸化やCVDによって表面に絶縁層(図示せず)を被覆する(図2(a))。
【0035】
その後、上記絶縁層上に金属を蒸着し、パターニングを行って配線3及びBGAパッド3Pを形成する(図2(b))。上記配線3及びBGAパッド3Pは必要に応じて、多層配線にすることも勿論可能である。
【0036】
上記配線3及びBGAパッド3Pの形成後は、上記ウェハ2の表面にパシベーション膜11を被覆し、選択的に開口して(図2(c))、エラストマー6を貫通穴8と外堀7の中に埋め込む(図2(d))。
【0037】
次に、このウェハ2をSi配線基板の外形になるように個片化と裏面研磨を行う。ここでは、まずSi配線基板の外形に合わせて、所定の深さまでダイシング溝12を掘り込んだ後(図2(e))、裏面研削を行ってSi配線基板を個片化する(図2(f))手法を用いる場合を例にとって示している。この場合、ダイシング溝12の深さは、少なくとも貫通穴8の底よりも深く、且つウェハ2の厚さよりも浅いことが必要である。また、裏面研削は、貫通穴8の底の配線3が露出されるまで行う。
【0038】
なお、上記裏面研削は、通常の砥石によるBSG(バックサイドグラインディング)以外にも、化学的なエッチング手法を用いても構わないし、またそれらを組み合わせて用いても良い。また、ダイシングはウェハ加工段階で貫通穴8や外堀7とともに、あるいは同じ手法で形成しても構わないが、この場合は、ダイシング溝12内にエラストマー6が埋まらないようにマスキング、あるいはエッチアウトする必要がある。
【0039】
最後に、BGAパッド3Pと本体配線3とを接続するためにワイヤーボンディングを行った後、エラストマー10を塗布してボンディングワイヤー9を保護する(図2(g))。これによって、図1(a),(b)に示したSi配線基板2が完成する。
【0040】
なお、ここでは、ワイヤーボンディングをSi配線基板2の個片化終了後に実施したが、ウェハ加工段階の最終工程で行っても構わない。
【0041】
図3は、この発明の第2の実施の形態に係る半導体装置及び半導体装置搭載用配線基板について説明するための断面図である。この第2の実施の形態では、Si配線基板2の配線3及びBGAパッド3Pを半導体チップ1との接着面側に形成している。このため、BGAパッド3Pの直上に貫通穴8が配置されることになる。また、ボンディングワイヤー9が半導体チップ1とSi配線基板2との間隙に配置されることになるため、当該間隙に充填されるエラストマー6によって、その保護を兼用することが可能である。勿論、第1の実施の形態のようにボンディングワイヤー9の周りに予めエラストマー10を配置しておいても一向に構わない。一方、BGAパッド3P面は、Si配線基板2の下地が剥き出しになるため、絶縁膜による保護を行うことが望ましい。但し、実装基板との間に樹脂充填を行うのであれば、この樹脂によって絶縁保護膜を代用することもできる。
【0042】
本実施の形態では、上記第1の実施の形態と同様に、半導体チップ1とSi配線基板2との間には熱応力が生じないため、この間の接続は非常に信頼性が高く、更に実装基板との外部接続端子であるBGAボール4もその外周の外堀7によって本体と分離されているため、熱応力が解放されて非常に高い信頼性が得られる。しかも、半導体チップと有機配線基板との熱膨張差によるパッケージの反りが生ずることもない。更に、BGAボール4とSi配線基板2との電気的な接続を、貫通穴8内から裏面側に延設したBGAパッド3Pを用いて行っているため、Si配線基板2の配線は半導体チップ1との接着面側のみに形成すれば良い。BGAボール4は、上下方向にも柔軟な構造となっているため、テストプローブの接触も低加重で行うことができる。
【0043】
上記第2の実施の形態のSi配線基板2は、上記図2(a)〜(g)に示した第1の実施の形態のSi配線基板2の製造方法に準じた工程で得られるのは勿論であるが、また、一方、ウェハレベルでパッケージまで形成してしまうことも可能である。
【0044】
図4(a)〜(e)はそれぞれ、上述した第2の実施の形態に係る半導体装置搭載用配線基板をウェハレベルで製造する工程の一例を示す概念図である。図4(a)に示すように、前述した図2(a)〜(c)までの製造方法に準じて、外堀7、貫通穴8、配線3、BGAパッド3P及びパシベーション膜11が形成されたSi配線基板2に、ウェハ状態のままワイヤーボンディングを行って配線3とBGAパッド3P間を接続する。その後、更にウェハ状態のままエラストマー6を塗布して半導体素子1をフリップチップ接続で搭載する(図4(b))。この際、半導体素子はウェハ状態であっても構わないし、また個片の半導体チップであっても構わない。また、Si配線基板2と半導体素子1の間隙のエラストマー6は、本実施の形態に示すようにSi配線基板2と半導体素子1の接続の前に供しても良いし、その逆にSi配線基板2と半導体素子1の接続の後に充填しても構わない。
【0045】
本実施の形態では、BGAパッド3Pの外堀7と貫通穴8の中へのエラストマー6の供給は、半導体素子1とSi配線基板2の間隙充填樹脂で代行しているが、事前に供給しておいても一向に構わないし、逆に最後まで何も充填しなくても良い。
【0046】
半導体素子1とSi配線基板2を接合した後(図4(c))は、Si配線基板2の裏面を貫通穴8の底の配線3が露出するまで研削あるいはエッチングし、絶縁保護膜16を形成する(図4(d))。その後、外部接続端子であるBGAボール4を貫通穴8の直下に形成し(図4(e))、ダイシングによって個片化すれば、上記第2の実施の形態の半導体装置搭載用配線基板が完成する。勿論、BGAボール4の形成と個片化のどちらを先に行っても構わない。
【0047】
図5及び図6はそれぞれ、この発明の第3,第4の実施の形態に係る半導体装置について説明するための断面図である。上述した第1,第2の実施の形態では、半導体チップ1を低弾性樹脂(エラストマー)6でSi配線基板2に接着した構造を例にとって説明したが、第3,第4の実施の形態の実施の形態では、上記構造をベアチップに適用したものである。
【0048】
すなわち、半導体チップ1にドーナツ状の貫通した外堀7を形成し、この外堀7の内側にBGAボール(外部接続端子)4を形成し、半導体素子本体配線と当該外部接続端子との間をワイヤーボンディングによって接続した構造である。図5は半導体チップ1の回路形成面側にBGAボール4、BGAパッド3P、ボンディングワイヤー9及び配線3を形成した例であり、図6は半導体チップ1の回路形成面の裏面側にBGAボール4、回路形成面側にBGAパッド3P、ボンディングワイヤー9及び配線3を設け、貫通穴8を介してBGAボール4とBGAパッド3Pとの導通を取った例である。
【0049】
これらの実施の形態の半導体チップ1を用いれば、パッケージ形態にすることなく(すなわちベアチップで)、実装基板への高信頼性な接続を実現することが可能である。
【0050】
なお、上記いずれの実施の形態においても、BGAパッド3Pと配線3との間をボンディングワイヤー9で接続した構造で説明したが、当該部分は、例えば蛇行した金属配線層を用いて接続しても構わない。要は、外堀7内と本体の間を柔軟に接続できる構造であれば良い。
【0051】
また、上述した各実施の形態において用いられるエラストマー(低弾性樹脂)6,10は、ヤング率が100KPaから500MPaの間にある必要があり、より望ましくは、100MPa以下である。
【0052】
更に、理想的には、エラストマー6,10中に多数の微小ボイドが存在することが望ましい。これは、一般に樹脂材料は弾性率を下げても、体積変化を伴う変形に対しては剛性を示すためである。また、樹脂中に多数の微小ボイドを分散させることにより、ボイド内の空気により体積変化に容易に追従することが可能となる。
【0053】
半導体チップ1と配線基板2がともにシリコンの場合を例にとって説明したが、ガリウム等の他の半導体材料の場合にも適用できるのは勿論であり、半導体チップと配線基板の熱膨張係数が近いものであれば異種の材料であっても良い。
【0054】
以上実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0055】
【発明の効果】
以上説明したように、この発明によれば、半導体チップと実装基板との間の熱膨張差による応力を緩和でき、且つ高密度で接続が可能な半導体装置及び半導体装置搭載用配線基板が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る半導体装置及び半導体装置搭載用配線基板について説明するための図。
【図2】この発明の第1の実施の形態に係る半導体装置に用いられるSi配線基板の製造工程を順次示す断面図。
【図3】この発明の第2の実施の形態に係る半導体装置及び半導体装置搭載用配線基板について説明するための断面図。
【図4】この発明の第2の実施の形態に係る半導体装置に用いられるSi配線基板をウェハレベルで製造する工程の一例を示す概念図。
【図5】この発明の第3の実施の形態に係る半導体装置について説明するための断面図。
【図6】この発明の第4の実施の形態に係る半導体装置について説明するための断面図。
【図7】従来の半導体装置について説明するための断面図。
【符号の説明】
1…半導体チップ、
2…Si配線基板、
3…配線、
3P…BGAパッド(配線)、
4…BGAバンプ(外部接続端子)、
5…内部接続部、
6…エラストマー(低弾性樹脂)、
7…外堀、
8…貫通穴、
9…ボンディングワイヤー、
10…エラストマー(低弾性樹脂)、
11…パシベーション膜、
12…ダイシング溝、
13…樹脂、
14…絶縁性テープ、
15…配線、
16…絶縁保護膜。
Claims (14)
- 半導体チップと、
この半導体チップの回路形成面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記半導体チップに設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記半導体チップの回路形成面側に設けられ、上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記半導体チップの回路形成面側に設けられ、内部回路に電気的に接続された第2の配線と、
上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層と
を具備することを特徴とする半導体装置。 - 半導体チップと、
この半導体チップの回路形成面の裏面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記半導体チップに設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記半導体チップの回路形成面側に設けられ、当該半導体チップに形成された貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記半導体チップの回路形成面側に設けられ、内部回路に電気的に接続された第2の配線と、
上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層と
を具備することを特徴とする半導体装置。 - 配線基板と、
この配線基板に低弾性樹脂により接着された半導体チップと、
上記配線基板と上記半導体チップとの接着部に設けられ、半導体チップの内部回路に電気的に接続された内部接続端子と、
上記配線基板の上記半導体チップ搭載面の裏面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記配線基板に設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記配線基板に形成され、上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記配線基板に形成され、この配線基板に設けられた貫通穴を介して上記内部接続端子に電気的に接続された第2の配線と、
上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層と
を具備することを特徴とする半導体装置。 - 配線基板と、
この配線基板に低弾性樹脂により接着された半導体チップと、
上記配線基板と上記半導体チップとの接着部に設けられ、半導体チップの内部回路に電気的に接続された内部接続端子と、
上記配線基板の上記半導体チップ搭載面の裏面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記配線基板に設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記配線基板に形成され、貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記配線基板に形成され、上記内部接続端子に電気的に接続された第2の配線と、
上記第1の配線と上記第2の配線を電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層と
を具備することを特徴とする半導体装置。 - 前記外堀の内部は、低弾性樹脂で充填されていることを特徴とする請求項1乃至4いずれか1つの項に記載の半導体装置。
- 前記外堀の内部の少なくとも一部が中空であることを特徴とする請求項4に記載の半導体装置。
- 前記低弾性樹脂は、ヤング率が100KPaから500MPaの間にあることを特徴とする請求項5に記載の半導体装置。
- 前記低弾性樹脂は、多数の微小ボイドを含むことを特徴とする請求項5に記載の半導体装置。
- 基板本体と、
この基板本体の一方の面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記基板本体に設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記基板本体の一方の面側に形成され、上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記基板本体の一方の面側に形成され、上記基板本体に設けられた貫通穴を介して他方の面側に導出された第2の配線と、
上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備し、
上記基板本体の他方の面側に半導体チップが実装される
ことを特徴とする半導体装置搭載用配線基板。 - 基板本体と、
この基板本体の一方の面側に設けられた外部接続端子と、
上記外部接続端子の周りの上記基板本体に設けられたドーナツ状の貫通した外堀と、
上記外堀によって囲まれた上記基板本体の他方の面側に形成され、貫通穴を介して上記外部接続端子に電気的に接続された第1の配線と、
上記外堀の外側の上記基板本体の他方の面側に形成された第2の配線と、
上記第1の配線と上記第2の配線とを電気的に接続するボンディングワイヤーあるいは蛇行した金属配線層とを具備し、
上記基板本体の他方の面側に半導体チップが実装される
ことを特徴とする半導体装置搭載用配線基板。 - 前記外堀の内部は、低弾性樹脂で充填されていることを特徴とする請求項9または10に記載の半導体装置搭載用配線基板。
- 前記外堀の内部の少なくとも一部が中空であることを特徴とする請求項10に記載の半導体装置搭載用配線基板。
- 前記低弾性樹脂は、ヤング率が100KPaから500MPaの間にあることを特徴とする請求項11に記載の半導体装置搭載用配線基板。
- 前記低弾性樹脂は、多数の微小ボイドを含むことを特徴とする請求項11に記載の半導体装置搭載用配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000301306A JP3772078B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及び半導体装置搭載用配線基板 |
US09/963,639 US6437434B1 (en) | 2000-09-29 | 2001-09-27 | Semiconductor device and semiconductor device mounting interconnection board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000301306A JP3772078B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及び半導体装置搭載用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110850A JP2002110850A (ja) | 2002-04-12 |
JP3772078B2 true JP3772078B2 (ja) | 2006-05-10 |
Family
ID=18782864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000301306A Expired - Fee Related JP3772078B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及び半導体装置搭載用配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6437434B1 (ja) |
JP (1) | JP3772078B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6710457B1 (en) * | 2000-10-20 | 2004-03-23 | Silverbrook Research Pty Ltd | Integrated circuit carrier |
US6775906B1 (en) * | 2000-10-20 | 2004-08-17 | Silverbrook Research Pty Ltd | Method of manufacturing an integrated circuit carrier |
TWI245395B (en) * | 2001-11-20 | 2005-12-11 | Advanced Semiconductor Eng | Multi-chip module package device |
TW530363B (en) * | 2001-12-27 | 2003-05-01 | Advanced Semiconductor Eng | Ball grid array package and method for testing the same |
JP4150604B2 (ja) * | 2003-01-29 | 2008-09-17 | 日立マクセル株式会社 | 半導体装置 |
US7118833B2 (en) * | 2003-09-26 | 2006-10-10 | Flipchip International, Llc | Forming partial-depth features in polymer film |
US7126164B2 (en) * | 2003-09-26 | 2006-10-24 | Flipchip International Llc | Wafer-level moat structures |
JP3928729B2 (ja) | 2004-05-26 | 2007-06-13 | セイコーエプソン株式会社 | 半導体装置 |
US20060197232A1 (en) * | 2005-02-25 | 2006-09-07 | National University Of Singapore | Planar microspring integrated circuit chip interconnection to next level |
US7453139B2 (en) * | 2005-12-27 | 2008-11-18 | Tessera, Inc. | Compliant terminal mountings with vented spaces and methods |
KR100771873B1 (ko) * | 2006-06-19 | 2007-11-01 | 삼성전자주식회사 | 반도체 패키지 및 그 실장방법 |
JP2010212297A (ja) * | 2009-03-06 | 2010-09-24 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US9402312B2 (en) | 2014-05-12 | 2016-07-26 | Invensas Corporation | Circuit assemblies with multiple interposer substrates, and methods of fabrication |
US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE508106C2 (sv) * | 1996-12-20 | 1998-08-31 | Asea Atom Ab | Bränslepatron för kokarvattenreaktor innefattande en rotationscell samt en i denna anordnad ångledningskanal |
JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3152180B2 (ja) | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2000164761A (ja) | 1998-11-27 | 2000-06-16 | Nec Corp | 半導体装置および製造方法 |
-
2000
- 2000-09-29 JP JP2000301306A patent/JP3772078B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-27 US US09/963,639 patent/US6437434B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002110850A (ja) | 2002-04-12 |
US6437434B1 (en) | 2002-08-20 |
US20020038909A1 (en) | 2002-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US6768190B2 (en) | Stack type flip-chip package | |
KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
US20180012831A1 (en) | Semiconductor device | |
US6746898B2 (en) | Integrated chip package structure using silicon substrate and method of manufacturing the same | |
KR100853136B1 (ko) | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 | |
JP3772078B2 (ja) | 半導体装置及び半導体装置搭載用配線基板 | |
KR101255335B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20080182398A1 (en) | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate | |
KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
KR20080102815A (ko) | 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법 | |
KR20040047902A (ko) | 반도체 장치 및 그 제조방법 | |
US20080247149A1 (en) | Chip package structure | |
US8785297B2 (en) | Method for encapsulating electronic components on a wafer | |
JP2005026363A (ja) | 半導体装置とその製造方法 | |
US20230307385A1 (en) | Semiconductor package | |
US20080006940A1 (en) | Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames | |
US7081668B2 (en) | Flip chip molded/exposed die process and package structure | |
US7495345B2 (en) | Semiconductor device-composing substrate and semiconductor device | |
US20090230522A1 (en) | Method for producing a semiconductor device and the semiconductor device | |
KR100269539B1 (ko) | Csp소자 제조방법과 제조된 csp소자 | |
JP5170134B2 (ja) | 半導体装置及びその製造方法 | |
JP2002231856A (ja) | 半導体装置及びその製造方法 | |
JP4133782B2 (ja) | 電子部品実装構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |