KR100926002B1 - 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 - Google Patents

반도체 패키지 디바이스와 그의 형성 및 테스트 방법 Download PDF

Info

Publication number
KR100926002B1
KR100926002B1 KR1020047006983A KR20047006983A KR100926002B1 KR 100926002 B1 KR100926002 B1 KR 100926002B1 KR 1020047006983 A KR1020047006983 A KR 1020047006983A KR 20047006983 A KR20047006983 A KR 20047006983A KR 100926002 B1 KR100926002 B1 KR 100926002B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
pads
package
die
package substrate
Prior art date
Application number
KR1020047006983A
Other languages
English (en)
Other versions
KR20050037430A (ko
Inventor
게르버마크에이.
오코너샤운엠.
톰슨트렌트에이.
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050037430A publication Critical patent/KR20050037430A/ko
Application granted granted Critical
Publication of KR100926002B1 publication Critical patent/KR100926002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

패키지 디바이스(10, 100)는 패키지 기판(12, 122)의 공동(20, 120)에 하나의 집적 회로(22, 122)를 가지며, 패키지 기판의 한 면(50, 150)으로 전기적으로 결합된다. 제 2 집적 회로(32, 132)는 패키지 디바이스의 다른 면에 얹어지고 또한 그 면에 전기적으로 결합된다. 제 3 집적 회로(38, 138) 또는 그 이상이 제 2 집적 회로에 얹어질 수 있다. 테스트를 위해 유용한 패드들(16, 116, 116)이 패키지 기판의 양 면들 상에 제공된다. 집적 회로들은 기능적이지 않은 집적 회로들로 완성된 패키지들을 제공하는 위험을 감소시키기 위해 마지막 캡슐화 전에 테스트될 수 있다.
집적 회로, 패키지 디바이스, 패드, 캡슐화, 테스트.

Description

반도체 패키지 디바이스와 그의 형성 및 테스트 방법{Semiconductor package device and method of formation and testing}
본 발명은 일반적으로 반도체 패키지 디바이스에 관한 것이며, 더욱 상세하게는 반도체 패키지 디바이스의 형성 및 테스트 방법에 관한 것이다.
집적 회로들의 패키지에서, 패키지 내에 다수의 다이(die)를 허용하는 패키지들을 제공하는 것이 보다 필요하게 되었다. 이러한 다수의 다이 패키지들을 테스트하는 것은 다이의 복잡성이 증가됨에 따라 더욱 어려워지고 있다. 또한, 일부 멀티칩 패키지들에 대하여 멀티칩 패키지의 하나 이상의 다이를 멀티칩 패키지의 하나 이상의 나머지 다이로부터 전기적으로 차폐하는 것이 중요하다.
멀티칩 패키지 형성의 제조 공정동안 수행될 재가공을 허용하는 것이 또한 바람직하다. 현재의 회로 보드 기술의 제한들 때문에 보다 낮은 프로파일 멀티칩 패키지를 갖는 것이 또한 바람직하다.
본 발명은 동일 참조들이 유사한 요소들을 나타내는, 첨부한 도면들과 함께 예로서 설명되며 제한되는 방법으로 설명되지 않는다.
도 1 내지 도 12는 본 발명의 한 실시예를 따라 형성된 패키지 디바이스의 연속적인 단면도들.
도 13 내지 도 23은 본 발명의 대안의 실시예들을 따라 형성된 패키지 디바이스의 연속적인 단면도들.
당업자는 도면들의 요소들이 단순함과 명확함을 위해 도시되며 일정한 비례로 확대(축소)하여 도시되어야 할 필요가 없음을 인식한다. 예를 들어, 도면들의 요소들의 일부의 크기들은 본 발명의 다양한 실시예들의 이해를 증진시키는데 도움을 주기 위하여 다른 요소들에 비해 과장될 수 있다.
복수의 다이 중 적어도 하나를 수용하기 위해 기판의 공동을 사용하는 복수의 다이의 스태킹(stacking)은 보다 낮은 프로파일 패키지 디바이스가 사용되는 것을 허용한다. 부가적으로, 테스트 목적들로 사용된 패드들은 패키지 디바이스의 하나 이상의 면 상에 위치될 수 있다. 또한, 복수의 다이들 사이의 층들은 선택된 다이 사이의 전기적 차폐를 제공하기 위해 사용될 수 있다. 본 발명은 도면들을 참조하여 보다 잘 이해된다.
도 1은 본 발명의 한 실시예에 따른 공동(20)을 가진 패키지 디바이스(10)를 도시한다. 패키지 디바이스(10)는 표면(50)과 표면(52)을 갖는 패키지 기판(12)을 포함한다. 표면(50)은 제 1 평면으로 구성되고 표면(52)은 제 2 평면으로 구성된다는 것을 인지한다. 상부에서, 기판(12)은 하나 이상의 접합 핑거들(14)과 하나 이상의 패드들(16)을 포함한다. 본 발명의 한 실시예에서, 패드들(16)은 도전성이고 다양한 목적들을 위해 사용될 수 있다. 예를 들어, 패드들(16)은 이산적인 디바이스들을 장착하는데 사용될 수 있으며, 테스트 목적들을 위한 테스트 프로브들(test probes)을 수용하는데 사용될 수 있고, 또는 도전성 상호접속물들(예를 들면, 땜납 볼들(solder balls))을 수용하는데 사용될 수 있다. 도 1은 기판(12)의 표면(52)으로 인가되는 테이프 층(18)을 도시한다. 본 발명의 한 실시예에서, 기판(12)은 하나 이상의 다이를 외부 접점들과 상호접속하는데 사용될 수 있는 트레이스들 및 비아(via)들과 같은 전기적인 컨덕터들(도시되지 않음)을 포함한다.
도 2는 패키지 디바이스(10)의 한 실시예를 도시하며 다이 부착 물질(24)은 테이프(18)의 위에 놓여 위치되었다. 다이(22)는 이후 다이 부착 물질(24)의 상부에 위치된다. 본 발명의 대안의 실시예들은 다이 부착 물질(24)을 사용하지 않을 수 있으며, 대신 직접적으로 다이(22)를 테이프(18)에 부착할 수 있다. 테이프(18)는 다이(22)와 선택적으로 다이 부착 물질(24)을 지지하기 위한 지지 부재로서 사용된다. 테이프(18)는 기판(12)의 전체 표면(52)에 걸쳐 확장될 수도 있고 그렇지 않을 수도 있다.
도 3은 다이(22)가 배선 접합들(26)에 의해 접합 핑거들(14)에 전기적으로 접속된 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(26)과 접합 핑거들(14)을 사용할 수 있다.
도 4는 캡슐화 물질(28)이 다이(22), 배선 접합들(26), 및 배선 핑거들(14) 위에 놓인 패키지 디바이스(10)의 한 실시예를 도시한다. 캡슐화 물질(28)은 예를 들어, 주조된 플라스틱 또는 액체 침착된 글로브 물질(liquid deposited glob material)과 같은 집적 회로들을 위한 임의 형태의 적절한 물질일 수 있다는 것이 인지된다.
도 5는 테이프(18)가 기판(12)의 바닥 표면(52)으로부터 제거된 패키지 디바이스(10)의 한 실시예를 도시한다.
도 6은 다이 부착 물질(30)이 패키지 디바이스(10)로 다이(32)를 부착시키기 위해 위치되는 패키지 디바이스(10)의 한 실시예를 도시한다. 한 실시예에서, 다이 부착 물질(30)은 다이 부착 물질(24)과 다이(32) 사이에 위치된다. 대안의 실시예에서, 다이 부착 물질(24)이 사용되지 않을 때, 다이 부착 물질(30)은 다이(22)와 다이(32) 사이에 개재된다. 본 발명의 한 실시예에서, 패키지 디바이스(10)는 공정 중 이러한 포인트에서 플립(flip)될 수 있으며 따라서 이제 바닥 표면(52)이 상부 표면(52)이 되고 상부 표면(50)은 이제 바닥 표면(50)이 된다는 것이 인지된다. 그러나, 본 발명의 대안의 실시예는 그의 형성동안 임의의 방법으로 패키지 디바이스(10)를 향할 것이다. 단순화의 목적들을 위해서, 패키지 디바이스(10)는 남은 도면들에 걸쳐 동일한 방향으로 도시될 것이다.
도 7은 다이(32)가 배선 접합들(34)에 의해 접합 핑거들(14)에 전기적으로 접속된 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(34) 및 접합 핑거들(14)을 사용할 수 있다. 플립 칩 기술을 사용하는 본 발명의 실시예들에 대하여, 다이(32)는 배선 접합들(34)을 갖지 않을 수 있으나, 대신 표면(52)에 의해 전기적으로 접속될 수 있다.
도 8은 다이 부착 물질(36)이 다이(38)를 다이(32)로 부착하도록 위치되는 패키지 디바이스(10)의 한 실시예를 도시한다. 한 실시예에서, 다이 부착 물질(36)은 다이(32)와 다이(38) 사이에 개재된다. 플립 칩 기술을 사용하는 대안의 실시예에서, 다이 부착(36)이 사용되지 않으며; 대신 다이(38)가 알려진 플립 칩 기술들을 사용하여 다이(32)에 직접 전기적으로 접속된다.
도 9는 다이(38)가 배선 접합들(42)에 의해 접합 핑거들(14)에 전기적으로 접속되고, 다이(38)가 배선 접합(40)에 의해 다이(32)에 전기적으로 접속된 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(40 및 42)을 사용할 수 있으며, 임의의 수의 접합 핑거들(14)을 사용할 수 있다. 플립 칩 기술을 사용하는 본 발명의 실시예들에 대하여, 다이(38)는 배선 접합들(42)을 갖지 않을 것이며, 대신 다이(32)에 직접 전기적으로 접속될 것이다.
도 10은 테스트 프로브들(44)이 하나 이상의 다이(22, 32 및 38)가 전기적으로 테스트될 수 있는 하나의 방법을 보이기 위해 도시되는 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들에서, 테스트 프로브들(44)은 기판(12)의 상부 표면(50)에만 위치되고, 기판(12)의 하부 표면(52)에만 위치된, 또는 대안적으로 기판(12)의 상부 및 하부 표면들(50, 52) 모두에 위치된 하나 이상의 패드들(16)을 사용할 수 있다는 것이 인지된다. 본 발명의 일부 실시예들에서, 테스트 프로브들(44)이 기판(12)의 상부 표면(50) 및 바닥 표면(52) 모두에 대해 액세스를 허용하는 것은 상당한 장점이 된다는 것을 인지한다. 예를 들어, 이는 보다 많은 패드들(16)이 테스트 프로브들(44)에 의해 액세스되는 것을 허용하며, 따라서 테스트 공정동안 더 많은 신호들이 사용되는 것을 허용한다. 또한, 테스트 프로브들(44)이 기판(12)의 상부 및 바닥 표면들(50, 52) 모두로 액세스하는 것을 허용하는 것은 각 개별적인 다이(22, 32, 및 38)로의 보다 쉬운 액세스를 허용한다. 다수의 다이가 패키지 내에서 사용될 때, 테스트를 위해 필요로 되는 패드들(16)의 수가 상당히 많아질 수 있음을 주목하라.
도 11은 캡슐화 물질(46)이 다이(38), 다이(32), 및 접합 핑거들(14) 위에 놓인 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들에서, 캡슐화 물질(46)이 기판(12)의 보다 많은 부분 위에 놓일 수 있다는 것을 주목하라. 예를 들어, 본 발명의 일부 실시예들에서, 캡슐화 물질(46)이 또한 패드들(16) 위에 놓일 수 있다. 패드들(16)이 캡슐화 물질(46)에 의해 캡슐화되었는지에 상관없이, 패드들(16)은 하나 이상의 다이(22, 32 및 38)에 이산적인 디바이스들을 전기적으로 결합시키는데 사용될 수 있다. 캡슐화 물질(46)은 예를 들면, 주조된 플라스틱 또는 액체 침착된 글로브 물질과 같은 집적 회로들을 위한 적절한 물질의 임의의 형태일 수 있다는 것이 인지된다.
도 12는 도전성 상호접속물들(48)이 표면(50)의 패드들(16) 위에 놓인 패키지 디바이스(10)의 한 실시예를 도시한다. 본 발명의 한 실시예에서, 도전성 상호접속물들(48)은 땜납 볼들일 수 있다. 그러나, 본 발명의 대안의 실시예들에서, 도전성 상호접속물(48)은 임의의 방법으로 형성된 전기적으로 도전성인 임의의 형태의 물질일 수 있다. 도전성 상호접속물들(48)은 선택적이라는 것이 인지된다. 본 발명의 일부 실시예들에서, 캡슐화 물질(28)이 기판(12)의 상부 표면(50)과 동일한 높이이면, 도전성 상호접속물들(48)은 요청되지 않을 수 있고 전기적 연결들이 기판(12)의 표면(50) 상의 패드들(16)로 직접적으로 만들어질 수 있다. 기판(12) 내의 트레이스들 및 비아들(도시되지 않음)이 기판(12)의 다양한 부분들을 선택적으로 상호접속하기 위해 사용된다는 것이 다시 인지된다. 다이 부착 물질들(24, 30 및 36)은 예를 들면, 점성 테이프 또는 비고체 접착제(예를 들면, 아교, 에폭시)와 같은 적절한 물질의 임의의 타입일 수 있다는 것이 또한 인지된다. 다이(22, 32 및 38)는 집적 회로, 반도체 디바이스의 임의의 타입 또는 전기적으로 활성인 기판의 다른 타입일 수 있다. 본 발명의 대안의 실시예들은 패키지 디바이스(10) 내로 패키지된 임의의 수의 다이(22, 32 또는 38)를 가질 수 있다. 예를 들어, 대안의 실시예들은 패키지 디바이스(10) 내에 단지 두 개의 다이를 패키지할 것이다. 다이(22, 32)의 크기 및 아스펙트비(aspect ratio)들은 변할 수 있으며, 다이 스페이서들(die spacers)(도시되지 않음)이 다이 사이에서 사용될 수 있다는 것이 인지된다. 다이(22)가 공동(20) 내에 위치되고 다이(32) 및 다이(38)가 공동(20)의 외부에 위치된다는 것이 인지된다.
도 13은 본 발명의 한 실시예에 따라 공동(120)을 갖는 패키지 디바이스(100)를 도시한다. 패키지 디바이스(100)는 표면(150)과 표면(152)을 갖는 패키지 기판(112)을 포함한다. 표면(150)은 제 1 평면으로 구성되고 표면(152)은 제 2 평면으로 구성된다는 것을 인지한다. 상부에서, 기판(112)은 하나 이상의 접합 핑거들(114)과 하나 이상의 패드들(116)을 포함한다. 본 발명이 한 실시예에서, 패드들(116)은 도전성이고 여러 목적들을 위해 사용될 수 있다. 예를 들어, 패드들(116)은 이산적인 디바이스들을 장착하기 위해 사용될 수 있으며, 테스트 목적들을 위한 테스트 프로브들을 수용하는데 사용될 수 있고, 또는 도전성 상호접속물들(예를 들면, 땜납 볼들)을 수용하는데 사용될 수 있다. 도 13은 그의 외측 표면이 표면(152)인 기판(112)의 부분인 층(101)을 도시한다. 본 발명의 한 실시예에서, 층(101)은 지지 부재(119), 하나 이상의 접합 핑거들(114), 및 하나 이상의 패드들(116)을 포함한다. 본 발명의 대안의 실시예들은 접합 핑거들(114)을 요구하지 않을 수 있으며(예를 들면, 플립 칩 기술이 사용될 때), 표면(152)으로의 전기적 연결을 원치 않을 때 패드들(116)을 요구하지 않을 수 있다. 본 발명의 한 실시예에서, 기판(112)은 하나 이상의 다이를 외부 접점들(도시되지 않음)로 상호접속하는데 사용될 수 있는 트레이스들 및 비아들과 같은 전기적인 커덕터들을 포함한다.
도 14는 다이 부착 물질(124)이 지지 부재(119) 위에 놓인 패키지 디바이스(100)의 한 실시예를 도시한다. 다이(122)는 이후 다이 부착 물질(124)의 상부에 위치된다.
도 15는 다이(122)가 배선 접합들(126)에 의해 접합 핑거들(114)로 전기적으로 연결된 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(126)과 접합 핑거들(114)을 사용할 수 있다. 플립 칩 기술을 사용하는 본 발명의 실시예들에 대하여, 다이(122)는 배선 접합들(126)을 가지지 않을 것이지만, 대신 층(101)에 의해 전기적으로 연결될 것이다.
도 16은 캡슐화 물질(128)이 다이(122), 배선 접합들(126), 및 접합 핑거들(114) 상에 침착된 패키지 디바이스(100)의 한 실시예를 도시한다. 캡슐화 물질(128)은 예를 들면, 주조된 플라스틱 또는 액체 침착된 글로브 물질과 같은 집적 회로를 위한 적절한 물질의 임의의 타입일 수 있다.
도 17은 다이 부착 물질(130)이 다이(132)를 패키지 디바이스(100)로 부착하도록 위치되는 패키지 디바이스(100)의 한 실시예를 도시한다. 한 실시예에서, 다이 부착 물질(130)은 층(101)과 다이(132) 사이에 위치된다. 본 발명의 한 실시예에서, 패키지 디바이스(100)는 공정 중 이 포인트에서 플립되어 이제 바닥 표면(152)이 상부 표면(152)으로 되고 상부 표면(150)이 이제 바닥 표면(150)이 된다는 것이 인식된다. 그러나, 본 발명의 대안의 실시예는 그의 형성동안 임의의 방법으로 패키지 디바이스(100)를 향할 수 있다. 단순화 목적들을 위해, 패키지 디바이스(100)는 나머지 도면들에 걸쳐 동일한 방향으로 도시될 것이다.
도 18은 다이(132)가 배선 접합들(134)에 의해 접합 핑거들(114)로 전기적으로 연결되는 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(134)과 접합 핑거들(114)을 사용할 수 있다. 플립 칩 기술을 사용하는 본 발명의 실시예들에 대하여, 다이(132)는 배선 접합들(134)을 가지지 않을 것이며, 대신 표면(152)에 의해 전기적으로 연결될 것이다.
도 19는 다이 부착 물질(136)이 다이(138)를 다이(132)로 부착시키도록 위치되는 패키지 디바이스(100)의 한 실시예를 도시한다. 한 실시예에서, 다이 부착 물질(136)은 다이(132)와 다이(138) 사이에 개재된다. 플립 칩 기술을 사용하는 대안의 실시예에서, 다이 부착 물질(136)이 사용되지 않으며; 대신 알려진 플립 칩 기술들을 사용하여 다이(138)가 다이(132)로 직접 전기적으로 연결된다.
도 20은 다이(138)가 배선 접합들(142)에 의해 접합 핑거들(114)로 전기적으로 연결되고 다이(138)가 배선 접합(140)에 의해 다이(132)로 전기적으로 연결되는 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들은 임의의 수의 배선 접합들(140 및 142)과, 임의의 수의 접합 핑거들(114)을 사용할 수 있다. 플립 칩 기술을 사용하는 본 발명의 실시예들에 대해, 다이(138)는 배선 접합들(142)을 갖지 않으며, 대신 다이(132)로 직접 전기적으로 연결될 수 있다.
도 21은 테스트 프로브들(144)이 하나 이상의 다이(122, 132, 및 138)가 전기적으로 테스트될 수 있는 하나의 방법을 보이도록 도시된 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들에서, 테스트 프로브들(144)은 기판(112)의 상부 표면(150)에만, 기판(112)의 바닥 표면(152)에만, 또는 대안적으로 기판(112)의 상부 및 바닥 표면들(150, 152) 모두에 위치된 하나 이상의 패드들(116)을 사용할 수 있다는 것이 인지된다. 본 발명의 일부 실시예들에서, 테스트 프로브들(144)이 기판(112)의 상부 표면(150) 및 바닥 표면(152) 모두를 액세스하는 것을 허용하는 것은 커다란 장점이 될 수 있다는 것이 인지된다. 예를 들어, 이는 보다 많은 패드들(116)이 테스트 프로브들(144)에 의해 액세스되는 것을 허용하며, 따라서 보다 많은 신호들이 테스트 공정동안 사용되는 것을 허용한다. 또한, 테스트 프로브들(144)이 기판(112)의 상부 및 바닥 표면들(150, 152)로 액세스하는 것을 허용하는 것은 각 개별적인 다이(122, 132 및 138)로의 보다 쉬운 액세스를 허용할 것이다. 다수의 다이가 패키지 내에서 사용될 때, 테스트를 위해 요구된 패드들(116)의 수는 상당히 많아질 수 있다는 것을 주목하라.
도 22는 캡슐화 물질(146)이 다이(138), 다이(132), 및 접합 핑거들(114) 위에 놓인 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 대안의 실시예들에서, 캡슐화 물질(146)은 기판(112)의 보다 많은 부분 위에 놓일 수 있다는 것이 인지된다. 예를 들어, 본 발명의 일부 실시예들에서, 캡슐화 물질(146)은 또한 패드들(116) 위에 놓인다. 패드들(116)이 캡슐화 물질(146)에 의해 캡슐화되는 것에 상관없이, 패드들(116)은 하나 이상의 다이(122, 132, 및 138)에 이산적인 디바이스들을 전기적으로 접합시키는데 사용될 수 있다. 캡슐화 물질(146)은 예를 들면, 주조된 플라스틱 또는 액체 침착된 글로브 물질과 같은 집적 회로들을 위한 적절한 물질의 임의의 타입일 수 있다는 것이 인지된다.
도 23은 도전성 상호접속물들(148)이 표면(150)에서 패드들(116) 위에 놓이는 패키지 디바이스(100)의 한 실시예를 도시한다. 본 발명의 한 실시예에서 도전성 상호접속물들(148)은 땜납 볼들일 수 있다. 그러나, 본 발명의 대안의 실시예들에서, 도전성 상호접속물(148)은 임의의 방법으로 형성된 전기적으로 도전성인 물질의 임의의 타입일 수 있다. 도전성 상호접속물들(148)은 선택적이라는 것이 인지된다. 본 발명의 일부 실시예들에서, 캡슐화 물질(128)이 기판(112)의 상부 표면(150)과 높이가 같으면, 도전성 상호접속물들(148)은 요구되지 않을 것이며 전기적 연결들이 기판(112)의 표면(150) 상의 패드들(116)로 직접 생성될 수 있다. 기판(112) 내의 트레이스들 및 비아들(도시되지 않음)은 기판(112)의 다양한 부분들을 선택적으로 상호접속하는데 사용된다는 것이 다시 인지된다. 다이 부착 물질들(124, 130 및 136)은 예를 들면, 점성 테이프 또는 비고체 접착제(예를 들면, 아교, 에폭시)와 같은 적절한 물질의 임의의 타입일 수 있다는 것이 또한 인지된다. 다이(122, 132 및 138)는 집적 회로, 반도체 디바이스의 임의의 타입, 또는 전기적으로 활성인 기판의 다른 타입일 수 있다. 본 발명의 대안의 실시예들은 패키지 디바이스(100) 내로 패키지된 임의의 수의 다이(122, 132 및 138)를 가질 수 있다. 예를 들어, 대안의 실시예들은 패키지 디바이스(100)에 두개의 다이만을 패키지할 것이다. 다이(122, 132 및 138)의 크기 및 아스펙트비들은 변할 수 있으며, 다이 스페이서들(도시되지 않음)은 다이 사이에서 사용될 수 있다는 것이 인지된다. 다이(122)는 공동(120) 내에 위치되며 다이(132) 및 다이(138)는 공동(120)의 외부에 위치된다는 것이 인지된다.
앞선 설명에서 본 발명은 특정 실시예들을 참조로 논의되었다. 그러나, 당업자는 다양한 변경들 및 변화들이 이하의 청구항들에서 기술되는 바와 같은 본 발명의 범위로부터 벗어남이 없이 만들어질 수 있다는 것을 인식한다. 예를 들어, 분야에서 많이 알려진 임의의 적당한 다이 부착 공정들, 배선 접합 공정들, 및 테이프 공정들이 패키지 디바이스들(10 및 100)의 형성에 사용될 수 있다.
또 다른 예로서, 일 실시예에서, 본 발명은, 제 1 면(50, 150)과 제 2 면(52, 152)을 갖고 제 1 면 상에 제 1 패드들(16, 116)을 가지며 제 2 면 상에 제 2 패드들(16, 116)을 갖는 패키지 기판(12)을 제공하는 단계; 제 1 면 상에 제 1 집적 회로(22, 122)를 위치시키고 제 2 면 상에 제 2 집적 회로(32, 132)를 위치시키는 단계; 제 1 집적 회로를 제 1 패드들에 전기적으로 접속시키고 제 2 집적 회로를 제 2 패드들에 전기적으로 접속시키는 단계; 및 제 1 패드들 및 제 2 패드들에 테스트 프로브들(44, 144)을 인가하는 것에 의해 제 1 집적 회로 및 제 2 집적 회로를 테스트하는 단계를 포함하는 패키지 디바이스(10, 100)를 형성하는 방법일 수 있다.
따라서, 명세서 및 도면들은 제한하는 것보다 도시하는 것에 관한 것이며, 모든 이러한 변경들은 본 발명의 범위 내에 포함되는 것으로 의도된다. 이익들, 다른 장점들 및 문제들에 대한 해결책들이 특정 실시예들에 관하여 설명되었다. 그러나, 임의의 이익, 장점 또는 해결책들을 발생시키거나 더욱 발명하게 하는 이익들, 장점들, 문제들에 대한 해결책들 및 임의의 요소(들)는 핵심, 필요, 필수 특성 또는 임의의 청구항들의 요소로 해석되지 않는다.

Claims (10)

  1. 패키지 디바이스(10, 100)를 형성하는 방법에 있어서:
    제 1 면(50, 150)과 제 2 면(52, 152)을 갖고 상기 제 1 면 상에 제 1 패드들(16, 116)을 가지며 상기 제 2 면 상에 제 2 패드들(16, 116)을 갖는 패키지 기판(12)을 제공하는 단계와;
    상기 제 1 면 상에 제 1 집적 회로(22, 122)를 위치시키고 상기 제 2 면 상에 제 2 집적 회로(32, 132)를 위치시키는 단계로서, 상기 제 1 집적 회로와 상기 제 2 집적 회로 사이에는 다이 부착 물질이 개재되는, 상기 위치시키는 단계와;
    상기 제 1 집적 회로를 상기 제 1 패드들에 전기적으로 접속시키고 상기 제 2 집적 회로를 상기 제 2 패드들에 전기적으로 접속시키는 단계와;
    상기 제 1 패드들 및 상기 제 2 패드들에 테스트 프로브들(44, 144)을 인가하는 것에 의해 상기 제 1 집적 회로 및 상기 제 2 집적 회로를 테스트하는 단계를 포함하고,
    상기 제 1 패드들 중 적어도 하나는 상기 제 2 패드들 모두와 전기적으로 관계 없고, 캡슐화 물질은 적어도 하나의 패드 위에 놓이지 않는, 패키지 디바이스 형성 방법.
  2. 패키지 디바이스를 형성하는 방법에 있어서:
    제 1 평면을 따른 제 1 표면과 제 2 평면을 따른 제 2 표면을 갖는 패키지 기판을 제공하는 단계로서, 상기 패키지 기판은 상기 제 1 평면과 상기 제 2 평면 사이에 공동을 갖고, 상기 패키지 기판은 상기 제 1 표면 상에 제 1 패드들과 상기 제 2 표면 상에 제 2 패드들을 갖는, 상기 패키지 기판을 제공하는 단계와;
    상기 공동에 제 1 집적 회로를 위치시키는 단계와;
    상기 공동의 외측에 상기 제 1 집적 회로의 부근에 제 2 집적 회로를 위치시키는 단계로서, 다이 부착 물질이 상기 제 1 집적 회로와 상기 제 2 집적 회로 사이에 개재되는, 상기 제 2 집적 회로를 위치시키는 단계와;
    상기 제 1 집적 회로와 상기 제 2 집적 회로 위에 캡슐화 물질을 침착시키는 단계와;
    상기 제 1 집적 회로를 상기 제 1 패드들과 상기 제 2 집적 회로를 상기 제 2 패드들과 전기적으로 접속시키는 단계와;
    상기 제 1 패드들과 상기 제 2 패드들에 테스트 프로브들을 인가하는 것에 의해 상기 제 1 집적 회로와 상기 제 2 집적 회로를 테스트하는 단계를 포함하고,
    상기 제 1 패드들 중 적어도 하나는 상기 제 2 패드들 모두와 전기적으로 관계 없고, 상기 캡슐화 물질은 적어도 하나의 패드 위에 놓이지(overlie) 않는, 패키지 디바이스 형성 방법.
  3. 패키지 디바이스를 형성하는 방법에 있어서:
    제 1 평면을 따른 제 1 표면과 제 2 평면을 따른 제 2 표면을 갖는 패키지 기판을 제공하는 단계로서, 상기 패키지 기판은 상기 제 1 평면과 상기 제 2 평면 사이에 공동을 갖는, 상기 패키지 기판을 제공하는 단계와;
    상기 공동에 제 1 집적 회로를 위치시키는 단계와;
    상기 공동의 외측에 상기 제 1 집적 회로의 부근에 제 2 집적 회로를 위치시키는 단계로서, 지지 부재가 상기 제 1 집적 회로와 상기 제 2 집적 회로 사이에 개재되는, 상기 제 2 집적 회로를 위치시키는 단계와;
    상기 제 1 집적 회로와 상기 제 2 집적 회로 위에 캡슐화 물질을 침착시키는 단계를 포함하고,
    상기 패키지 기판은 캡슐화 물질로부터 형성되지 않으며,
    상기 침착시키는 단계는,
    상기 제 2 집적 회로를 위치시키는 단계 전에 상기 제 1 집적 회로 위에 상기 캡슐화 물질의 제 1 부분을 침착시키는 단계와;
    상기 제 2 집적 회로 위에 상기 캡슐화 물질의 제 2 부분을 침착시키는 단계를 포함하고,
    상기 방법은, 캡슐화 물질의 상기 제 2 부분을 침착시키는 단계 전에 상기 제 2 집적 회로의 부근에 제 3 집적 회로를 위치시키는 단계를 더 포함하고,
    상기 방법은,
    상기 제 1 집적 회로를 상기 제 1 표면 상에 위치된 제 1 패드들과 전기적으로 접속시키는 단계와;
    상기 제 2 집적 회로를 상기 제 2 표면 상에 위치된 제 2 패드들과 전기적으로 접속시키는 단계와;
    상기 제 1 패드들과 상기 제 2 패드들에 테스트 프로브들을 인가하는 것에 의해 상기 제 1 집적 회로와 상기 제 2 집적 회로를 테스트하는 단계를 더 포함하는, 패키지 디바이스 형성 방법.
  4. 패키지 디바이스를 형성하는 방법에 있어서:
    제 1 면과 제 2 면을 갖는 패키지 기판을 제공하는 단계와;
    상기 제 1 면 상에 제 1 패드들을 제공하는 단계와;
    상기 제 2 면 상에 제 2 패드들을 제공하는 단계와;
    상기 패키지 기판에 얹어지는 제 1 집적 회로를 제공하는 단계와;
    상기 패키지 기판에 얹어지는 제 2 집적 회로를 제공하는 단계와;
    상기 제 2 집적 회로의 부근에 제 3 집적 회로를 제공하는 단계를 포함하고,
    상기 제 1 집적 회로는 상기 제 1 패드들과 전기적으로 접속되고, 상기 제 2 집적 회로는 상기 제 2 패드들과 전기적으로 접속되고,
    상기 제 1 패드들과 상기 제 2 패드들은 테스트를 위한 테스트 프로브들을 수용하는데 유용한 것을 더욱 특징으로 하고,
    상기 제 1 및 제 2 패드들 중 하나는 캡슐화 물질로 덮이지 않고 상기 테스트 프로브들 중 하나를 수용하도록 노출된, 패키지 디바이스 형성 방법.
  5. 삭제
  6. 삭제
  7. 패키지 디바이스(10, 100)에 있어서:
    제 1 면과 제 2 면을 갖는 패키지 기판(12, 112)과;
    상기 제 1 면 상의 제 1 패드들(16, 116)과;
    상기 제 2 면 상의 제 2 패드들(16, 116)과;
    상기 패키지 기판에 얹어진 제 1 집적 회로(22, 122)를 포함하며,
    상기 제 1 패드들 및 상기 제 2 패드들은 또한 테스트를 위한 테스트 프로브들(44, 144)을 수용하는데 유용하고,
    상기 제 1 패드들 중 적어도 하나는 상기 제 2 패드들 모두와 전기적으로 관계 없고, 캡슐화 물질은 적어도 하나의 패드 위에 놓이지 않는 것을 더욱 특징으로 하는, 패키지 디바이스.
  8. 제 7 항에 있어서, 상기 패키지 기판에 얹어진 제 2 집적 회로(32, 132)를 더 포함하는, 패키지 디바이스.
  9. 제 8 항에 있어서:
    상기 제 1 집적 회로(22, 122)는 상기 제 1 패드들(16, 116)과 전기적으로 접속되고,
    상기 제 2 집적 회로(32, 132)는 상기 제 2 패드들(16, 116)과 전기적으로 접속되는, 패키지 디바이스.
  10. 제 9 항에 있어서, 상기 기판(12, 112)은 공동(20, 120)을 갖는 것을 더욱 특징으로 하고, 상기 제 1 집적 회로(22, 122)는 상기 공동에 있는 것을 더욱 특징으로 하는, 패키지 디바이스.
KR1020047006983A 2001-11-08 2002-10-16 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 KR100926002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/008,800 US6916682B2 (en) 2001-11-08 2001-11-08 Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US10/008,800 2001-11-08

Publications (2)

Publication Number Publication Date
KR20050037430A KR20050037430A (ko) 2005-04-21
KR100926002B1 true KR100926002B1 (ko) 2009-11-09

Family

ID=21733752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006983A KR100926002B1 (ko) 2001-11-08 2002-10-16 반도체 패키지 디바이스와 그의 형성 및 테스트 방법

Country Status (8)

Country Link
US (1) US6916682B2 (ko)
EP (1) EP1481421A2 (ko)
JP (1) JP2005535103A (ko)
KR (1) KR100926002B1 (ko)
CN (1) CN100477141C (ko)
AU (1) AU2002337875A1 (ko)
TW (1) TWI260076B (ko)
WO (1) WO2003041158A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4556023B2 (ja) * 2004-04-22 2010-10-06 独立行政法人産業技術総合研究所 システムインパッケージ試験検査装置および試験検査方法
TWI270953B (en) * 2005-08-17 2007-01-11 Advanced Semiconductor Eng Substrate and testing method thereof
KR100690246B1 (ko) * 2006-01-10 2007-03-12 삼성전자주식회사 플립 칩 시스템 인 패키지 제조 방법
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
US20080251901A1 (en) * 2006-01-24 2008-10-16 Zigmund Ramirez Camacho Stacked integrated circuit package system
DE102006017059B4 (de) * 2006-04-11 2008-04-17 Infineon Technologies Ag Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP4930699B2 (ja) * 2006-12-06 2012-05-16 凸版印刷株式会社 半導体装置
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
SG177945A1 (en) 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8664540B2 (en) * 2011-05-27 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer testing using dummy connections
US9472533B2 (en) * 2013-11-20 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wire bondable fan-out EWLB package
US10699992B2 (en) * 2015-12-23 2020-06-30 Intel Corporation Reverse mounted gull wing electronic package
US9721881B1 (en) 2016-04-29 2017-08-01 Nxp Usa, Inc. Apparatus and methods for multi-die packaging
US20180190776A1 (en) * 2016-12-30 2018-07-05 Sireesha Gogineni Semiconductor chip package with cavity

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085597A (ja) * 1999-08-24 2001-03-30 Amkor Technology Korea Inc 半導体パッケージ

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPH0821672B2 (ja) 1987-07-04 1996-03-04 株式会社堀場製作所 イオン濃度測定用シート型電極の製造方法
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5383269A (en) * 1991-09-03 1995-01-24 Microelectronics And Computer Technology Corporation Method of making three dimensional integrated circuit interconnect module
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5679978A (en) 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JP3288840B2 (ja) 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
AU5989096A (en) 1995-06-07 1996-12-30 Panda Project, The Semiconductor die carrier having double-sided die attach pla te
JPH0917919A (ja) 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6133067A (en) * 1997-12-06 2000-10-17 Amic Technology Inc. Architecture for dual-chip integrated circuit package and method of manufacturing the same
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3939429B2 (ja) * 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP3512657B2 (ja) 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
US6201302B1 (en) 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP3235589B2 (ja) 1999-03-16 2001-12-04 日本電気株式会社 半導体装置
TW409330B (en) 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
US6344687B1 (en) * 1999-12-22 2002-02-05 Chih-Kung Huang Dual-chip packaging
SG100635A1 (en) * 2001-03-09 2003-12-26 Micron Technology Inc Die support structure
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085597A (ja) * 1999-08-24 2001-03-30 Amkor Technology Korea Inc 半導体パッケージ

Also Published As

Publication number Publication date
TWI260076B (en) 2006-08-11
TW200300283A (en) 2003-05-16
US6916682B2 (en) 2005-07-12
WO2003041158A2 (en) 2003-05-15
KR20050037430A (ko) 2005-04-21
JP2005535103A (ja) 2005-11-17
US20030085463A1 (en) 2003-05-08
CN100477141C (zh) 2009-04-08
EP1481421A2 (en) 2004-12-01
AU2002337875A1 (en) 2003-05-19
CN1602548A (zh) 2005-03-30
WO2003041158A3 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
KR930010086B1 (ko) 반도체 집적회로장치
JP3798620B2 (ja) 半導体装置の製造方法
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
US20070210422A1 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
JP2002222914A (ja) 半導体装置及びその製造方法
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
JP2005026363A (ja) 半導体装置とその製造方法
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
CN111312676A (zh) 一种扇出型封装件及其制作方法
US5982026A (en) Inexpensive resin molded semiconductor device
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
TW202410344A (zh) 開窗型球柵陣列封裝及其製備方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee