JP2585006B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JP2585006B2
JP2585006B2 JP18307487A JP18307487A JP2585006B2 JP 2585006 B2 JP2585006 B2 JP 2585006B2 JP 18307487 A JP18307487 A JP 18307487A JP 18307487 A JP18307487 A JP 18307487A JP 2585006 B2 JP2585006 B2 JP 2585006B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
cured
silicone layer
cured silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18307487A
Other languages
English (en)
Other versions
JPS6427249A (en
Inventor
勝利 峰
明美 向後
君男 山川
和巳 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP18307487A priority Critical patent/JP2585006B2/ja
Priority to KR1019880009236D priority patent/KR0146294B1/ko
Priority to KR1019880009236A priority patent/KR890003023A/ko
Priority to EP19880112062 priority patent/EP0357802B1/en
Publication of JPS6427249A publication Critical patent/JPS6427249A/ja
Priority to US07/580,054 priority patent/US5036024A/en
Priority to HK89595A priority patent/HK89595A/xx
Application granted granted Critical
Publication of JP2585006B2 publication Critical patent/JP2585006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、樹脂封止型半導体装置に関し、特には、半
導体チップが導電部材により外部接続用リード線に電気
的に接続された樹脂封止型半導体装置に関する。
［従来の技術］ 半導体チップが導電部材により外部接続用リード線に
電気的に接続された樹脂封止型半導体装置においては、
半導体チップ表面のPN接合部、MOSゲート部、ボンディ
ングパッド、微細なアルミ配線など、さらには導電部材
であるボンディングワイヤ、半田バンプ、ビームリード
などは湿気や不純物による変質、腐食を防止するため、
さらには封止用樹脂の温度変化に伴なう膨張・収縮に基
因する応力や機械的応力を緩和するために、高純度のシ
リコーン樹脂、シリコーンゴム、シリコーンゲルのよう
な硬化シリコーン層により被覆されている。そして、硬
化シリコーン層により被覆した上を封止用樹脂により封
止成形している。第４図は、このような従来例の樹脂封
止型半導体装置の断面図である。モノリシックICチップ
１の表面、ボンディングパッド３および金製ボンディン
グワイヤ4aの一部が、液状の硬化性シリコーンゴム組成
物により被覆され、加熱硬化されてシリコーンゴム層5a
を形成しており、さらにボンディングワイヤ4aの残部お
よび外部接続用リード線７のインナー部分とともに、エ
ポキシ樹脂6aのような封止用樹脂により封止成形されて
いる。
［従来技術の問題点］ ところが、このような樹脂封止型半導体装置において
は、硬化シリコーン層の膜厚は一般に100〜500μｍと比
較的長く、したがって、金製ボンディングワイヤ4aの一
部もシリコーンゴム層5aの中に埋没した状態にある。そ
のため、エポキシ樹脂6aのような封止用樹脂により、シ
リコーン被覆したモノリシックICチップ１、ボンディン
グワイヤ4aおよび外部接続用リード線７のインナー部分
を封止成形する際、あるいは封止成形物をサーマルサイ
クルテストやサーマルショックテストにかけた際に、ボ
ンディングワイヤ4aが断線するという問題があった。
また、かかる封止成形物をプリント基板上に表面実装
するときに260℃の半田浴に浸漬し、ついで引上げて冷
却する際の熱衝撃により、金製ボンディングワイヤ4aが
断線したり、封止用のエポキシ樹脂6aにクラックが生じ
たり、半導体装置の耐湿性が劣化するなどの問題があっ
た。こうした問題が生じるのは、硬化シリコーン層を形
成するシリコーンに工夫を施していないので、封止用の
エポキシ樹脂6aとシリコーンゴム層5aが接着、一体化し
ていないためである。そのため、サーマルサイクルテス
トやサーマルショックテストをする際、あるいはプリン
ト基板上に実装する際の熱衝撃が、封止用のエポキシ樹
脂6aとシリコーン層5aを急速に膨張、収縮させ両材料の
熱膨張係数の差違によって両材料の境界面がずれ動くた
め、ならびに封止用のエポキシ樹脂6aとシリコーンゴム
層5aの微細な隙間に湿気が侵入し、さらにはその湿気が
膨張するためである。
こうした問題点を解決するために特開昭59−87840号
や特開昭61−230344号による提案があるが、十分解決で
きないので、本出願人は特願昭62−101638号により新た
な提案を行なった。しかしながら、特願昭62−101638号
に係る樹脂封止型半導体装置でも必ずしも十分に解決で
きないことが判明した。
本発明は、かかる従来技術の問題点を確実に解消する
ことを目的としており、具体的には繰り返しヒートサイ
クルや熱衝撃にさらしたり、通電断続を繰り返したり、
長時間加熱加圧下においても、ボンディングワイヤ等の
導電部材がさらに断線や破損しにくく、封止用樹脂やさ
らに破壊されにくく、耐湿性、耐腐食性、応力緩和性に
さらにすぐれた樹脂封止型半導体装置およびその製造方
法を提供することを目的とする。
［問題点を解決するための手段とその作用］ これらの目的は、 （１） 半導体チップが導電部材により外部接続用リー
ド線に電気的に接続され、該半導体チップ表面および該
導電部材の少なくとも該半導体チップに近接した部分が
硬化シリコーン層により接着被覆された樹脂封止型半導
体装置において、該硬化シリコーン層が、白金化合物触
媒による付加反応硬化型の熱硬化性・自己接着性シリコ
ーン組成物を熱硬化させた後、もしくは該熱硬化性・自
己接着性シリコーン組成物を熱硬化させながら、表面を
紫外線照射処理したものであることを特徴とする、該硬
化シリコーン層がその上を被覆する封止用樹脂と接着一
体化している樹脂封止型半導体装置。
（２） 半導体チップが導電部材により外部接続用リー
ド線に電気的に接続された半導体装置の該半導体チップ
表面および該導電部材の少なくとも該半導体チップに近
接した部分を白金化合物触媒による付加反応硬化型の熱
硬化性・自己接着性シリコーン組成物により被覆し、該
熱硬化性・自己接着性シリコーン組成物を熱硬化させ
て、該半導体チップ表面および該導電部材の少なくとも
該半導体チップに近接した部分に接着した硬化シリコー
ン層を形成し、該硬化シリコーン層に紫外線を照射し、
ついで紫外線照射処理された該硬化シリコーン層表面を
被覆するように封止用樹脂により封止成形することを特
徴とする、該硬化シリコーン層がその上を被覆する封止
用樹脂と接着一体化している樹脂封止型半導体装置の製
造方法。
（３） 半導体チップが導電部材により外部接続用リー
ド線に電気的に接続された半導体装置の該半導体チップ
表面および該導電部材の少なくとも該半導体チップに近
接した部分を白金化合物触媒による付加反応硬化型の熱
硬化性・自己接着性シリコーン組成物により被覆し、該
熱硬化性・自己接着性シリコーン組成物を熱硬化させな
がら、紫外線を照射して、該半導体チップ表面および該
導電部材の少なくとも該半導体チップに近接した部分に
接着した硬化シリコーン層を形成し、ついで紫外線照射
処理された該硬化シリコーン層表面を被覆するように封
止用樹脂により封止成形することを特徴とする、該硬化
シリコーン層がその上を被覆する封止用樹脂と接着一体
化している樹脂封止型半導体装置の製造方法。
により達成される。
これを説明するに、本発明における半導体装置とは、
ダイオード、トランジスタ、サイリスタ等の個別半導体
装置のみならず、モノリシックIC、ハイブリッドIC等の
IC、さらにはLSIを包含する広義の半導体装置をいう。
また、半導体チップとは上記半導体装置の主要部である
ダイオードチップ、トランジスタチップ、サイリスタチ
ップ、モノリシックICチップ、さらにはハイブリッドIC
中の前記チップなどをいう。また、導電部材は半導体チ
ップを外部接続用リード線と電気的に接続するためのも
のであり、代表例はアルミニウム、金、銅などでてきた
ボンディングワイヤであるが、フリップ方式の半導体装
置における半田バンプやビームリード方式の半導体装置
におけるビームリードであってもよい。導電部材は、通
常、外部接続用リード線のインナー部分に直結している
が、ハイブリッドICにおけるように基板上の厚膜回路や
薄膜回路を介してインナー部分に接続されていてもよ
い。
また、封止用樹脂は、半導体の特性・信頼性に悪影響
を及ぼさない有機樹脂であればよく、ポリフェニレンサ
ルファイド樹脂に代表される熱可塑性樹脂、エポキシ樹
脂、シリコーン樹脂、フェノール樹脂に代表される熱硬
化性樹脂などがある。封止用樹脂の封止に供する前の形
態は、常温において液状、ペースト状、固形状、粉状等
のいずれでもよく、いわゆる樹脂の他に充填剤、その他
添加剤を含有することが多く、熱硬化性樹脂について
は、さらに硬化剤を含有している。
また、硬化シリコーン層は、白金化合物触媒による付
加反応硬化型の熱硬化性・自己接着性シリコーン組成物
を加熱により熱硬化させたものであり、硬化前の形態は
常温において液状、ペースト状、餅状、粉粒状、固形状
などのいずれであってもよい。硬化シリコーン層は、常
温において硬質レンジ状、ゴム状、ゲル状、これらの中
間的性能のいずれであってもよい。
硬化シリコーン層は、半導体チップ表面および導電部
材を少なくとも半導体チップに近接した部分に接着する
形で、半導体チップ表面および導電部剤の少なくとも半
導体チップに近接した部分を被覆しており、同時に硬化
シリコーン層の紫外線照射処理された表面がその上を被
覆する封止用樹脂と接着し一体化している。ここで接着
一体化とは、熱的ストレスや機械的ストレスを負荷して
も、硬化シリコーン層と封止用樹脂がその界面で剥離す
ることがなく、むりやりひきはがそうとすると硬化シリ
コーン層と封止用樹脂のいずれかが破壊するほど強固に
接着していることをいう。
硬化シリコーン層を形成する硬化シリコーンの代表例
として、硬化状態でケイ素原子結合水素原子を有する
シリコーン硬化物、硬化状態でケイ素原子結合加水分
解性基を有するシリコーン硬化物、硬化状態でケイ素
原子結合水素原子とケイ素原子結合加水分解性基を有す
るシリコーン硬化物がある。
のシリコーン硬化物としては、例えば、ビニル基含
有オルガノポリシロキサン、オルガノハイドロジェンポ
リシロキサンおよび白金化合物触媒を主剤とし、ケイ素
原子結合ビニル基に対してケイ素原子結合水素原子が大
過剰になるような比率で配合した白金化合物触媒による
付加反応硬化型の熱硬化性・自己接着性シリコーン組成
物を熱硬化させたものがある。
のシリコーン硬化物としては、例えば、ビニル基含
有オルガノポリシロキサン、オルガノハイドロジェンポ
リシロキサン、反応性接着促進剤（例えば、ビニルトリ
アルコキシシラン、アリルトリアルコキシシランもしく
はγ−メタクリロキシプロピルトリアルコキシシラン）
および白金化合物触媒を主剤とする白金化合物触媒によ
る付加反応硬化型の熱硬化性・自己接着性シリコーン組
成物を熱硬化させたものがある。
のシリコーン硬化物としては、例えば、ビニル基含
有オルガノポリシロキロサン、オルガノハイドロジェン
ポリシロキサン、反応性接着促進剤（例えば、ビニルト
リアルコキシシンラン、アリルトリアルコキシシランも
しくはγ−メタクリロキシプロピルトリアルコキシシラ
ン）および白金化合物触媒を主剤とし、ケイ素原子結合
ビニル基に対してケイ素原子結合水素原子が大過剰にな
るような比率で配合した白金化合物触媒による付加反応
硬化型の熱硬化性・自己接着性シリコーン組成物を熱硬
化させたものがある。
硬化性シリコーン組成物は、付加反応遅延剤、補強性
充填剤、増量充填剤、耐熱剤、顔料等を含有していても
よいが、半導体特性に悪影響を及ぼす不純物、特にアル
カリ金属、ハロゲンイオンの含有量は1ppm以下が望まし
く、α線によるソフトエラー防止の観点からウラン、ト
リウム等の放射性元素の総含有量は0.1ppb以下が望まし
い。
硬化シリコーン層は、半導体チップ表面のPN接合部、
MOSゲート部、アルミニウム配線、ボンディングパッド
など機能部分を被覆し、さらにボンディングワイヤ、半
田バンプ、ビームリードのような導電部材のうち少なく
とも半導体チップに近接した部分を被覆している。その
他、必要に応じて半導体チップの側面、導電部材の残余
の部分、ハイブリッドICにおける半導体チップと導電部
材以外の部分、例えば膜回路、レジスター、コンデンサ
ーを被覆していてもよい。なお、硬化シリコーン層は半
導体チップ側面の非機能部分をも被覆していることが好
ましい。硬化シリコーン層の厚みは、半導体チップ表面
および導電部材の半導体チップに近接した部分を確実に
被覆できる程度であればよく、数μｍ以上であることが
好ましく、通常10〜500μｍ位であり、極端な場合は数m
mであってもよい。
硬化シリコーン層の表面が紫外線照射処理されている
ことは、本発明の重要な構成要素であり、該硬化シリコ
ーン層の上を被覆する封止用樹脂との接着一体化を確実
にするのに、極めて重要である。本発明に用いられてい
る紫外線は、通常の高強度紫外線であり、光源として
は、例えば超高圧水銀灯、高圧水銀灯、低圧水銀灯やキ
セノン水銀灯がある。また、紫外線の照射量は、硬化シ
リコーン層の性質に依存して変化するが、通常、100〜3
000Wの電力を有する紫外線ランプにより、約300〜１秒
間照射すればよいが、120〜10秒間の照射が好ましい。
また、本発明において、半導体チップ表面および導電
部材の少なくとも該半導体チップに近接した部分を接着
被覆した硬化シリコーン層は、白金化合物触媒による付
加反応硬化型の熱硬化性・自己接着性シリコーン組成物
を加熱により熱硬化させたものである。加熱は通常の加
熱によってもよいし、紫外線照射に使用する光源ランプ
の熱によってもよい。
本発明の樹脂封止半導体装置を製造するには、例え
ば、半導体チップ表面および導電部材の少なくとも半導
体チップに近接した部分を前述の白金化合物触媒による
付加反応硬化型の熱硬化性・自己接着性シリコーン組成
物により被覆し、硬化させてから硬化シリコーン層の表
面に紫外線を照射するか、あるいは熱硬化させつつ紫外
線照射してもよい。ついで半動体チップ、導電部材、外
部接続用リード線のインナー部分を包み込むように封止
用エポキシ樹脂のような封止用樹脂により封止成形すれ
ばよい。白金化合物触媒による付加反応硬化型の熱硬化
性・自己接着性シリコーン組成物による被覆の方法に
は、滴下、塗布、噴霧、浸漬などがあり、封止用樹脂に
よる封止成形の方法には、トランスファーモールド、射
出成形、粉体塗装、ケース内へのポッティングなどがあ
る。本発明の樹脂封止型半導体装置は、コンピュータ、
テレビジョン、ビデオテープレコーダー、自動制御機械
などにきわめて有用である。
［実施例］ 次に、本発明の実施例と従来技術を示す比較例をかか
げる。「部」とあるのは重量部を意味する。粘度は25℃
における値である。ヒートサイクルテストは、最低温度
−65℃、最高温度180℃の間を連続的に３時間で１サイ
クルさせて行なった。熱衝撃テストは、−50℃に30分間
保持後、ただちに150℃に30分間保持することを繰り返
して行なった。熱疲労テストは、通電断続を繰り返して
行なった。
＜実施例１＞ 第１図は、本発明の一実施例のワイヤボンディング方
式の樹脂封止型ICの断面図である。タブ２上に載置され
たモノリシックICチップ１の表面および金製ボンディン
グワイヤ4aの該チップ１に近接した部分上に、 （ａ） 両末端ジメチルビニルシロキシ基封鎖メチルフ
ェニルシロキサン・ジメチルシロキサン共重合体（粘度
2000c.p.） 100 部 （ｂ） 両末端トリメチルシロキサン基封鎖メチルハイ
ドロジェンポリシロキサン（粘度20c.p.） 3.0部 （ｃ） アリルトリメトキシシラン 2.0部 （ｄ） 塩化白金酸とジビニルテトラメチルジシロキサ
ンの錯塩白金原子として組成物全体の5.0ppmとなるよう
な量 からなる付加反応硬化型シリコーンゴム組成物［ケイ素
原子結合水素原子と（ａ）成分中のビニル基のモル比は
2:1である］を適下し、100℃に10分間保って硬化させた
後、3000Wの超高圧水銀灯から6cmの距離に該硬化シリコ
ーンゴム層を置き、60秒間紫外線を照射し、ついで金製
ボンディングワイヤ4aの残部と外部接続用リード線７の
インナー部分とともに、市販の封止用エポキシ樹脂6aに
より封止成形されている。
上記シリコーンゴム組成物が硬化してできたシリコー
ンゴム層5aは、モノリシックICチップ１の表面と金製ボ
ンディングワイヤ4aの該ICチップ１に近接した部分を接
着状態で被覆するとともに、紫外線照射処理された表面
９上を被覆する封止用エポキシ樹脂6aと強固に接着して
一体化している。この樹脂封止型ICは、ヒートサイクル
テストに供したときに、サイクル数2500回でも金製ボン
ディングワイヤ4aが断線することがなく、熱衝撃テスト
に供したときに、サイクル数800回でも金製ボンディン
グワイヤ4aが断線することがなかった。また、本発明の
半導体装置について、PCT（121℃、２気圧）700時間実
施した後、電気特性を測定したが、半導体チップ表面の
アルミ配線回路等の異常は見られなかった。
＜比較例１＞ 第４図は、従来のワイヤボンディング方式の樹脂封止
型ICの一例の断面図である。タブ２上に載置された、モ
ノリシックICチップ１の表面および金製ボンディングワ
イヤ4aの該チップ１に近接した部分上に、従来の付加反
応硬化型シリコーンゴム組成物である、実施例１の
（ａ）成分100部、（ｂ）成分3.0部および（ｄ）成分が
白金原子として、組成物全体の5.0ppmとなるような量の
みからなる付加反応硬化型シリコーンゴム組成物を滴下
し、100℃に10分間保って硬化させた後、金製ボンディ
ングワイヤ4aの残部と外部接続用リード線７のインナー
部分とともに、市販の封止用エポキシ樹脂6aにより封止
成形されている。
上記シリコーンゴム組成物が硬化してできたシリコー
ンゴム層5aは、モノリシックICチップ１の表面と金製ボ
ンディングワイヤ4aの該ICチップ１に近接した部分を、
わずかに接着した状態で被覆するとともに、その上を被
覆する封止用エポキシ樹脂6aと一見密接しているが、顕
微鏡で観察すると微細な隙間があり接着していない。
この樹脂封止型ICは、ヒートサイクルテストに供した
ときにサイクル数200回で金製ボンディングワイヤ4aが
断線し、熱衝撃テストに供したときにサイクル数20回で
金製ボンディングワイヤ4aが断線した。
また、本装置について、PCT（121℃、２気圧）100時
間実施した後、電気特性を測定したところ、導通不良が
発生した。故障解析のため、封止用エポキシ樹脂6a、シ
リコーン層5aを除去して分析したところ、アルミ製のボ
ンディングパッド３およびアルミ配線回路の一部が腐食
していることが判明した。
＜実施例２＞ 第２図は、本発明の一実施例の粉体状エポキシ樹脂で
封止したSIP型ハイブリッドICの断面図である。セラミ
ック基板８上にモノリシックICチップ１が載置され、該
ICチップ１が金製ボンディングワイヤ4aにより、該基板
８上に印刷されたアルミニウム膜回路（図示せず）を介
して、外部接続用リード線７に電気的に接続されたハイ
ブリッドICを、 （ａ） ジメチルビニルシロキサン単位8.0モル％、ジ
メチルシロキサン単位12モル％およびSiO4/2単位、80モ
ル％からなるシリコーンレジン 100 部 （ｂ） 両末端トリメチルシロキシ基封鎖メチルハイド
ロジエンポリシロキサン（粘度20c.p.） 6.0部 （ｃ） 塩化白金酸とジビニルテトラメチルジシロキサ
ンの錯塩白金原子として組成物全体の5.0ppmとなるよう
な量 からなる付加反応硬化型シリコーンレジン組成物［ケイ
素原子結合水素原子と（ａ）成分中のビニル基のモル比
は5:1である］中に浸漬し、引き上げて120℃に５分間保
って硬化させた後、500Wの高圧水銀灯から3cmの距離に
該硬化シリコーン層を置き、120秒間にわたって紫外線
を照射し、その上を市販の粉体状のエボキシ樹脂により
封止成形してできている。
上記シリコーンレジン組成物が硬化してできたシリコ
ーンレジン層5bは、セラミック基板８上のモノリシック
ICチップ１表面と側面、金製ボンディングワイヤ4a、セ
ラミック基板８の残余部分および外部接続用リード線７
のインナー部分を接着状態で被覆するとともに、紫外線
照射処理された表面９上を被覆する封止用エポキシ樹脂
6aと強固に接着して一体化している。この樹脂封止型ハ
イブリッドICについてPCT（121℃,2気圧）100時間実施
した後、電気特性を測定したところ、リーク電流は初期
値の１μＡのままであった。PCT（121℃,2気圧）250時
間実施後も同様であった。PCT100時間実施後、PCT350時
間実施後ともに、モノリシックICチップ１表面上のアル
ミ配線回路は、腐食も断線もしていなかった。
＜比較例２＞ 第５図は、従来の粉体状エポキシ樹脂で封止したSIP
型ハイブリッドICの一例の断面図である。
セラミック基板８上にモノリシックICチップ１が載置
され、該ICチップ１が金線ボンディングワイヤ4aによ
り、該基板上に印刷されたアルミニウム膜回路（図示せ
ず）を介して、外部接続用リード線７に電気的に接続さ
れたハイブリッドICを、実施例２の（ａ）成分100部、
（ｂ）成分1.2部およひ（ｃ）成分が白金原子として、
組成物全体の5.0ppmとなるような量からなる付加反応硬
化型シリコーンレジン組成物［ケイ素原子結合水素原子
と（ａ）成分中のビニル基のモル比は1:1である］中に
浸漬し、引き上げて120℃に５分間保って硬化されたも
のを市販の粉状エポキシ樹脂により封止形成してできて
いる。
上記シリコーンレジン組成物が硬化してできたシリコ
ーンレジン層5bは、セラミック基板８上のモノリシック
ICチップ１の表面と側面、金線ボンディングワイヤ4a、
セラミック基板８の残余部分および外部接続用リード７
のインナー部分をわずかに接着状態で被覆するととも
に、その上を被覆する封止用エポキシ樹脂6aと一見密接
はしているが、顕微鏡で観察すると微細に隙間があり接
着していない。
この樹脂封止型ハイブリッドICについて、PCT（121
℃,2気圧）100時間実施した後、電気特性を測定したと
ころリーク電流が著しく増大して、100μＡ以上になっ
た。またモノリシックICチップ表面のアルミ配線回路の
一部が腐食し、断線した。
＜実施例３＞ 第３図は、本発明の一実施例の溶液状フェノール樹脂
で封止した、DIP型ハイブリッドICの断面図である。
セラミック基板８の両面にモノリシックICチップ１が
載置され、該ICチップ１がアルミ製ボンディングワイヤ
4bにより該基板上に印刷されたアルミニウム膜回路（図
示せず）を介して、外部接続用リード線に電気的に接続
されたハイブリッドICにおいて、該ICチップ１およびア
ルミ製ボンディングワイヤ4b上に、 （ａ） 両末端ジメチルビニルシロキシ基封鎖ジメチル
ポリシロキサン（粘度4000c.p.） 100 部 （ｂ） 両末端トリメチルシロキシ基封鎖メチルハイド
ロジェンポリシロキサン（粘度20c.p.） 0.5部 （ｃ） 塩化白金酸のジビニルテトラメチルジシロキサ
ン錯塩白金原子として、組成物全体の5.0ppmとなるよう
な量 （ｄ） γ−メタクリロキシプロピルトリメトキシシラ
ン 2.0 部 からなる付加反応硬化型シリコーンゴム組成物［ケイ素
原子結合水素原子と（ａ）成分中のビニル基のモル比は
4:1である］を滴下し、150℃に１分間保って硬化させた
後、1500Wの超高圧水銀灯から10cmの距離に該硬化シリ
コーンゴム層を置き、120秒間にわたって紫外線を照射
し、外部接続用リード線７の一部とともに、市販の封止
用の溶液状フェノール樹脂により封止成形されている。
上記シリコーンゴム組成物が硬化してできたシリコー
ンゴム層5aは、セラミック基板８上のモノリシックICチ
ップ１の表面、アルミ製ボンディングワイヤ4bおよび外
部接続用リード線７の一部およびセラミック基板両面の
該ICチップ１の周辺部を接続状態で被覆するとともに、
紫外線照射処理された表面９の上を被覆する封止用フェ
ノール樹脂6bと強固に接着して一体化している。
この樹脂封止型ハイブリッドICについて、PCT（121
℃,2気圧）を300時間実施した後、電気特性を測定した
ところリーク電流は初期値の１μＡのままであった。ま
た、モノリシックICチップ１上のアルミ配線回路、アル
ミ製ボンディングワイヤ4bとともに、腐食も断線もして
いなかった。
＜比較例３＞ 第６図は、従来の溶液状フェノール樹脂で封止したDI
P型ハイブリッドICの断面図である。セラミック基板８
の両面にモノリシックICチップ１が載置され、該ICチッ
プ１がアルミ製ボンディングワイヤ4bにより、該基板８
上に印刷されたアルミニウム膜回路（図示せず）を介し
て、外部接続用リード線７に電気的に接続されたハイブ
リッドICにおいて、該ICチップ１およびアルミ製ボンデ
ィングワイヤ4b上に実施例３の（ａ）成分100部、
（ｂ）成分0.125部、（ｃ）成分が白金原子として、組
成物全体の5.0ppmとなるような量からなる付加反応硬化
型シリコーンゴム組成物［ケイ素原子結合水素原子と
（ａ）成分中のビニル基のモル比は1:1である］を滴下
し、150℃に１分間保って硬化させた後、外部接続用リ
ード線７の一部とともに市販の封止用の溶液状フェノー
ル樹脂により封止成形されている。
上記シリコーンゴム組成物が硬化してできたシリコー
ンゴム層5aは、セラミック基板８上のモノリシックICチ
ップ１の表面、アルミ製ボンディングワイヤ4b、セラミ
ック基板８両面の該ICチップ１の周辺部をわずかに接着
状態で被覆するとともに、その上を被覆する封止用フェ
ノール樹脂6bと、一見密接はしているが、顕微鏡で観察
すると微細な隙間があり密着していない。
この樹脂封止型ハイブリッドICについて、PCT（121
℃,2気圧）を150時間実施した後、電気特性を測定した
ところリーク電流が著しく増大して100μＡ以上になっ
た。また、モノリシックICチップ１表面のアルミ配線回
路とアルミ製ボンディングワイヤ4b一部が腐蝕し、断線
していた。
［発明の効果］ 本発明の樹脂封止型半導体装置は、硬化シリコーン層
が半導体チップ表面および導電部材の少なくとも該チッ
プに近接した部分を接着被覆すると同時に、該硬化シリ
コーン層の紫外線照射処理された表面がその上を被覆す
る封止用樹脂と接着一体化しているので、繰り返しヒー
トサイクルや熱衝撃にさらしたり、通電断続を繰り返し
たり、長時間加熱加圧下においてもボンティングワイヤ
等の導電部材が断線や破損しにくく、封止用樹脂が破壊
されにくく、耐湿性、耐腐蝕性、応力緩和性にすぐれて
いるという特徴を有する。
本発明の樹脂封止型半導体装置の製造方法は、半導体
チップ表面および導電部材の少なくとも半導体チップに
近接した部分を白金化合物触媒による付加反応硬化型の
熱硬化性・自己接着性シリコーン組成物により被覆し、
熱硬化させてから硬化シリコーン層の表面に紫外線照射
し、その上を封止用樹脂により封止成形しているので、
硬化シリコーン層が半導体チップ表面および導電部材の
少なくとも該チップに近接した部分を接着被覆すると同
時に該硬化シリコーン層の紫外線照射された表面がその
上を被覆する封止用樹脂と接着一体化した樹脂封止型半
導体装置を効率よく確実に製造できるという特徴を有す
る。
本発明の樹脂封止型半導体装置の製造方法は、半導体
チップ表面および導電部材の少なくとも半導体チップに
近接した部分を熱硬化性・自己接着性シリコーン組成物
により被覆し、熱硬化させながら、紫外線を照射して、
その上を封止用樹脂により封止成形しているので、硬化
シリコーン層が半導体チップ表面および導電部材の少な
くとも該チップに近接した部分を接着被覆すると同時に
該硬化シリコーン層の紫外線照射された表面がその上を
被覆する封止用樹脂と接着一体化した樹脂封止型半導体
装置を効率よく確実に製造できるという特徴を有する。
【図面の簡単な説明】
第１図は本発明の一実施例の樹脂封止型ICの断面図であ
り、第２図は本発明の一実施例の粉体状エポキシ樹脂で
封止したSIP型ハイブリッドICの断面図であり、第３図
は本発明の一実施例の溶液状フェノール樹脂で封止した
DIP型ハイブリッドICの断面図であり、第４図は従来の
樹脂封止型ICの一例の断面図であり、第５図は従来の粉
体状エポキシ樹脂で封止したSIP型ハイブリッドICの断
面図であり、第６図は従来の溶液状フェノール樹脂で封
止したDIP型ハイブリッドICの一例の断面図である。 １……モノリシックICチップ、２……タブ ３……ボンディングパッド 4a……金製ボンディングワイヤ 4b……アルミ製ボンディングワイヤ 5a……シリコーンゴム層 5b……シリコーンレジン層 6a……封止用エポキシ樹脂 6b……封止用フェノール樹脂 ７……外部接続用リード線 ８……セラミック基板 ９……紫外線照射処理された表面

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップが導電部材により外部接続用
    リード線に電気的に接続され、該半導体チップ表面およ
    び該導電部材の少なくとも該半導体チップに近接した部
    分が硬化シリコーン層により接着被覆された樹脂封止型
    半導体装置において、該硬化シリコーン層が、白金化合
    物触媒による付加反応硬化型の熱硬化性・自己接着性シ
    リコーン組成物を熱硬化させた後、もしくは該熱硬化性
    ・自己接着性シリコーン組成物を熱硬化させながら、表
    面を紫外線照射処理したものであることを特徴とする、
    該硬化シリコーン層がその上を被覆する封止用樹脂と接
    着一体化している樹脂封止型半導体装置。
  2. 【請求項２】半導体チップが導電部材により外部接続用
    リード線に電気的に接続された半導体装置の該半導体チ
    ップ表面および該導電部材の少なくとも該半導体チップ
    に近接した部分を白金化合物触媒による付加反応硬化型
    の熱硬化性・自己接着性シリコーン組成物により被覆
    し、該熱硬化性・自己接着性シリコーン組成物を熱硬化
    させて、該半導体チップ表面および該導電部材の少なく
    とも該半導体チップに近接した部分に接着した硬化シリ
    コーン層を形成し、該硬化シリコーン層に紫外線を照射
    し、ついで紫外線照射処理された該硬化シリコーン層表
    面を被覆するように封止用樹脂により封止成形すること
    を特徴とする、該硬化シリコーン層がその上を被覆する
    封止用樹脂と接着一体化している樹脂封止型半導体装置
    の製造方法。
  3. 【請求項３】半導体チップが導電部材により外部接続用
    リード線に電気的に接続された半導体装置の該半導体チ
    ップ表面および該導電部材の少なくとも該半導体チップ
    に近接した部分を白金化合物触媒による付加反応硬化型
    の熱硬化性・自己接着性シリコーン組成物により被覆
    し、該熱硬化性・自己接着性シリコーン組成物を熱硬化
    させながら、紫外線を照射して、該半導体チップ表面お
    よび該導電部材の少なくとも該半導体チップに近接した
    部分に接着した硬化シリコーン層を形成し、ついで紫外
    線照射処理された該硬化シリコーン層表面を被覆するよ
    うに封止用樹脂により封止成形することを特徴とする、
    該硬化シリコーン層がその上を被覆する封止用樹脂と接
    着一体化している樹脂封止型半導体装置の製造方法。
JP18307487A 1987-07-22 1987-07-22 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP2585006B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP18307487A JP2585006B2 (ja) 1987-07-22 1987-07-22 樹脂封止型半導体装置およびその製造方法
KR1019880009236D KR0146294B1 (ko) 1987-07-22 1988-07-22 수지봉지형 반도체장치 제조방법
KR1019880009236A KR890003023A (ko) 1987-07-22 1988-07-22 수지봉지형 반도체장치 그 제조방법
EP19880112062 EP0357802B1 (en) 1987-07-22 1988-07-26 Methods of manufacture of a resin-sealed semiconductor device
US07/580,054 US5036024A (en) 1987-07-22 1990-09-10 Method of treating a hardened semiconductor resin encapsulated layer with ultraviolet radiation
HK89595A HK89595A (en) 1987-07-22 1995-06-08 Methods of manufacture of a resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18307487A JP2585006B2 (ja) 1987-07-22 1987-07-22 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS6427249A JPS6427249A (en) 1989-01-30
JP2585006B2 true JP2585006B2 (ja) 1997-02-26

Family

ID=16129296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18307487A Expired - Fee Related JP2585006B2 (ja) 1987-07-22 1987-07-22 樹脂封止型半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5036024A (ja)
EP (1) EP0357802B1 (ja)
JP (1) JP2585006B2 (ja)
KR (2) KR890003023A (ja)
HK (1) HK89595A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
JPH0777258B2 (ja) * 1990-03-16 1995-08-16 株式会社東芝 半導体装置
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5134094A (en) * 1991-07-22 1992-07-28 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
US5220197A (en) * 1991-07-22 1993-06-15 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
JPH1036510A (ja) * 1996-07-26 1998-02-10 Toray Dow Corning Silicone Co Ltd 電気部品およびその製造方法
US6787389B1 (en) * 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
US6251211B1 (en) 1998-07-22 2001-06-26 Micron Technology, Inc. Circuitry interconnection method
DE69919004T2 (de) * 1998-08-21 2005-03-24 Hitachi Chemical Co., Ltd. Pastenzusammensetzung, schutzfilm und daraus hergestellte halbleitervorrichtung
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6849806B2 (en) * 2001-11-16 2005-02-01 Texas Instruments Incorporated Electrical apparatus having resistance to atmospheric effects and method of manufacture therefor
CN1288750C (zh) * 2001-11-23 2006-12-06 皇家飞利浦电子股份有限公司 半导体器件和包封集成电路的方法
JP3865639B2 (ja) * 2002-01-28 2007-01-10 信越化学工業株式会社 半導体封止用シリコーン組成物および半導体装置
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
DE102004039693B4 (de) * 2004-08-16 2009-06-10 Infineon Technologies Ag Vergussmasse, Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
JP4670905B2 (ja) * 2007-06-18 2011-04-13 セイコーエプソン株式会社 接合方法、接合体、液滴吐出ヘッドおよび液滴吐出装置
TW201205745A (en) * 2010-07-23 2012-02-01 Global Unichip Corp Semiconductor packaging structure and the forming method
EP2614694B1 (de) * 2010-09-06 2020-02-26 Heraeus Noblelight GmbH Beschichtungsverfahren für ein optoelektronisches chip-on-board-modul
DK3080584T3 (da) * 2013-12-09 2019-12-02 Bae Systems Plc Korrosionssensor, der har dobbelt indkapslede wireforbindelser og fremstillingsmåde til det
EP2881724A1 (en) * 2013-12-09 2015-06-10 BAE Systems PLC Manufacturing method for a corrosion sensor having double-encapsulated wire connections
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
JPS55127023A (en) * 1979-03-26 1980-10-01 Shin Etsu Chem Co Ltd Semiconductor device
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
JPS57181146A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Resin-sealed semiconductor device
JPS5848429A (ja) * 1981-09-17 1983-03-22 Seiko Keiyo Kogyo Kk 半導体装置の封止方法
JPS5884449A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 磁気バブルメモリデバイス及びその製造方法
JPS5933841A (ja) * 1982-08-19 1984-02-23 Nec Corp 樹脂封止型半導体装置
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS59188947A (ja) * 1983-04-11 1984-10-26 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS59197154A (ja) * 1983-04-22 1984-11-08 Hitachi Ltd 半導体装置およびその製造法
JPS60741A (ja) * 1983-06-16 1985-01-05 Toshiba Mach Co Ltd 電子線露光方法
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPS621750A (ja) * 1985-06-27 1987-01-07 Toray Silicone Co Ltd 室温硬化性オルガノポリシロキサン組成物
JPS6269538A (ja) * 1985-09-20 1987-03-30 Mitsubishi Electric Corp 樹脂封止半導体装置
JPH0642518B2 (ja) * 1985-09-30 1994-06-01 三菱電機株式会社 半導体装置
FR2592221B1 (fr) * 1985-12-20 1988-02-12 Radiotechnique Compelec Procede d'encapsulation d'un composant electronique au moyen d'une resine synthetique

Also Published As

Publication number Publication date
US5036024A (en) 1991-07-30
JPS6427249A (en) 1989-01-30
EP0357802A1 (en) 1990-03-14
KR890003023A (ko) 1989-04-12
HK89595A (en) 1995-06-16
KR0146294B1 (ko) 1998-08-01
EP0357802B1 (en) 1994-02-16

Similar Documents

Publication Publication Date Title
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
US6400032B1 (en) Method and apparatus for packaging flip chip bare die on printed circuit boards
EP1231242A1 (en) Curable organosiloxane compositions and semiconductor devices
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
JPS6314499B2 (ja)
JP3663120B2 (ja) 自動車用エンジンコントロールユニットの実装構造及び実装方法
US5568684A (en) Method of encapsulating an electronic device
JP2001019936A (ja) 接着剤、および半導体装置
CN107768322A (zh) 半导体封装结构及制造其之方法
JPH0412027B2 (ja)
KR100637611B1 (ko) 접착제 및 반도체 장치
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2004327556A (ja) 半導体装置及びその製造方法
EP0469614B1 (en) Flip-chip semiconductor device
JP2004327558A (ja) 半導体装置
JP3527369B2 (ja) 電気部品およびその製造方法
JP4381630B2 (ja) 自動車制御用樹脂封止型モジュール装置
JP2608407B2 (ja) 樹脂封止型半導体装置
JP2701072B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JP2604178B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JPS62210651A (ja) 樹脂封止型半導体装置
JPH08148612A (ja) 半導体装置およびその製造方法
JPS6053061A (ja) 半導体装置
JPH01189150A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees