JPS6314499B2 - - Google Patents

Info

Publication number
JPS6314499B2
JPS6314499B2 JP57196928A JP19692882A JPS6314499B2 JP S6314499 B2 JPS6314499 B2 JP S6314499B2 JP 57196928 A JP57196928 A JP 57196928A JP 19692882 A JP19692882 A JP 19692882A JP S6314499 B2 JPS6314499 B2 JP S6314499B2
Authority
JP
Japan
Prior art keywords
heat
silicone
semiconductor device
cured silicone
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57196928A
Other languages
English (en)
Other versions
JPS5987840A (ja
Inventor
Katsutoshi Mine
Yoshiji Morita
Satoru Myamae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Silicone Co Ltd filed Critical Toray Silicone Co Ltd
Priority to JP57196928A priority Critical patent/JPS5987840A/ja
Priority to EP83903569A priority patent/EP0124624B1/en
Priority to PCT/JP1983/000405 priority patent/WO1984002036A1/ja
Priority to DE8383903569T priority patent/DE3379883D1/de
Publication of JPS5987840A publication Critical patent/JPS5987840A/ja
Priority to US07/161,164 priority patent/US5008733A/en
Publication of JPS6314499B2 publication Critical patent/JPS6314499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置、特には、少なくとも半
導体装置の主要部表面を加熱接着性のシリコーン
硬化体で被覆し、該表面に加熱接着してなる半導
体装置に関するものである。
半導体装置においては、通常半導体チツプ表
面、特にPNジヤンクシヨン、ボンデイングパツ
ド部分、微細なアルミ線もしくは金線等を湿気や
不純物による特性劣化防止および腐食防止のた
め、さらには熱的、機械的ストレスからの応力緩
和メモリー素子のα線遮蔽を目的として高純度の
被覆材が施されている。そして、表面を被覆され
た半導体チツプ、ボンデイングワイヤおよび外部
接続用リード線等を固定、包囲被覆する目的で合
成樹脂による封止成形あるいは金属容器、セラミ
ツク容器等による気密封止が施されている。
半導体チツプ表面を保護する目的の材料は、一
般にジヤンクシヨンコーテイングレジンやアンダ
コーテイング材と称されている。これらの材料に
は特別に精製されたシリコーン樹脂やポリイミド
系樹脂が使用されている。
ジヤンクシヨンコーテイングレジンには、樹脂
を溶剤に溶解した溶液型や溶剤を含まない無溶剤
型があり、一般的に液状を呈している。
包装形態には１液型や２液型があり、また樹脂
の硬化機構には副生物を発生する縮合型、副生物
を発生しない付加型があり、硬化方法には室温硬
化型や加熱硬化型さらには放射線硬化型等があ
る。硬化した樹脂の形態には、応力緩和効果や密
着性にすぐれたゲル状、応力緩和効果にすぐれた
ゴム状および機械的強度、絶縁耐圧にすぐれた硬
質樹脂状等がある。
上記のように、ジヤンクシヨンコーテイングレ
ジンの種類は多岐多様であるが、半導体に使用す
るにさいし半導体の表面状態、設計耐圧、形状や
パツケージング方法等から最適の樹脂が選択され
ている。選択されたジヤンクシヨンコーテイング
レジンは、一般にデイスペンサーを使用して半導
体チツプ表面上に所望の面積、膜厚が得られるよ
うに塗布される。ジヤンクシヨンコーテイングレ
ジンを塗布した後、該レジンに適した硬化方法、
例えば高温高湿雰囲気中での硬化、高温雰囲気中
での硬化や、適当な波長を有する紫外線の照射に
よつて樹脂を硬化させている。
これらのジヤンクシヨンコーテイングレジンを
塗布、硬化した後、一般的には半導体チツプ、ボ
ンデイングワイヤ、外部接続用リード線等を包囲
被覆する目的で封止樹脂、例えばシリコーン樹
脂、エポキシ樹脂等による封止成形あるいは金属
容器、セラミツク封止等による気密封止が行なわ
れている。
しかしながら、上記のような従来の液状のジヤ
ンクシヨンコーテイングレジンを使用した半導体
装置において、種々の問題が生じている。例え
ば、 所定の場合のみをジヤンクシヨンコーテイン
グレジンで適確に被覆することがむずかしく、
被覆してはならない場所までが被覆されること
が多い。また、ジヤンクシヨンコーテイングレ
ジンの加熱硬化時に発生する成分、副生物によ
り他の場所が汚染されるのであとからボンデイ
ングワイヤを接続したり、ハンダづけしようと
しても接続不良がおきる、封止樹脂の密着性が
不良となるという問題が発生している。
ワイヤボンデイング方式の樹脂封止型ICに
ついては、半導体チツプ表面、および直径25μ
の金ボンデイングワイヤを液状の付加反応型シ
リコーンジヤンクシヨンコーテイングレジンで
被覆してから加熱によつてゴム状に硬化させた
後、外囲をエポキシ樹脂によつて封止成形して
なる樹脂封止型ICを−50℃に30分間保持し、
ただちに150℃に30分間保持するという熱衝撃
試験に供すると、20サイクル位からボンデイン
グワイヤに接触しているシリコーンジヤンクシ
ヨンコーテイングレジンの膨張、収縮に起因す
ると考えられるボンデイングワイヤが断線する
という問題が発生している。
ワイヤボンデイング方式の樹脂封止型トラン
ジスタについては、半導体チツプ表面および直
径30μアルミボンデイングワイヤを、液状の付
加反応型シリコーンジヤンクシヨンコーテイン
グレジンで被覆してから、加熱によつてゴム状
にに硬化した後、外囲をシリコーン封止樹脂で
封止成形してなるトランジスタに、放熱用シリ
コーンコンパウンドを塗布した後、通電断続を
繰返す熱疲労テストに供すると2000サイクルか
らボンデイングワイヤに接触しているジヤンク
シヨンコーテイング材が侵入したシリコーンオ
イル分により膨潤したことに起因すると考えら
れるボンデイングワイヤ断線が発生するという
問題が発生している。
ハイブリツドICについては、基板上の微小
部分に高粘度の縮合型シリコーンジヤンクシヨ
ンコーテイングレジンを塗布し、室温で24時間
放置してゴム状に硬化させた後、塗布部に近接
するボンデイングパツド部分に金線を接続する
と、液状シリコーンレジンのパツド部分への拡
散に起因すると考えられる金ボンデイングワイ
ヤの接続不良が多発するという問題が発生して
いる。
そこで、本発明者らは、上記問題の発生を防止
すべく鋭意研究した結果、本発明に到達するに至
つた。すなわち、本発明は、半導体装置において
少なくとも半導体装置の主要部表面を加熱接着性
のシリコーン硬化体で被覆し、該表面に加熱接着
してなることを特徴とする半導体装置に関する。
これを説明するに、本発明において半導体装置
とは、トランジスタ、サイリスタ等の個別半導体
のみならず、ハイブリツドIC、モノリシツクIC
等のICを包含する広義の半導体装置をいう。
また、ワイヤボンデイング方式の半導体装置の
みならずフリツプ方式の半導体装置やビームリー
ド方式の半導体装置を包含する。
また、本願発明における加熱接着性のシリコー
ン硬化体とは、被着体に接触させる前から硬化さ
せてあるシリコーン硬化体であつて、該硬化体表
面を被着体に接触した状態で加熱すると被着体に
接着するものをいう。この加熱接着性のシリコー
ン硬化体の例として、硬化状態でケイ素原子結
合水素原子を有するシリコーン硬化物、硬化状
態でケイ素原子結合加水分解性基を有するシリコ
ーン硬化物および硬化状態でケイ素原子結合水
素原子とケイ素原子結合加水分解性基を有するシ
リコーン硬化物がある。
のシリコーン硬化物としては、例えば、ビニ
ル基含有オルガノポリシロキサン、オルガノハイ
ドロジエンポリシロキサンおよび白金化合物触媒
を主剤とし、ケイ素原子結合ビニル基に対してケ
イ素原子結合水素原子が大過剰になる形で配合し
た組成物を硬化してなるものがある。
のシリコーン硬化物としては、例えば、ビニ
ル基含有オルガノポリシロキサン、オルガノハイ
ドロジエンポリシロキサン、アリルトリアルコキ
シシラン、白金化合物触媒を主剤とする組成物を
硬化してなるものがある。
のシリコーン硬化物としては、例えば、ビニ
ル基含有オルガノポリシロキサン、オルガノハイ
ドロジエンポリシロキサン、アリルトリアルコキ
シシラン、白金化合物触媒を主剤とし、ケイ素原
子結合ビニル基に対してケイ素原子結合水素原子
が大過剰になる形で配合した組成物を硬化してな
るものがある。
加熱接着性のシリコーン硬化体は、低硬度、例
えば、JIS K6301スプリング式硬さ試験器による
硬さのゴム弾性体から高硬度のレジン状体まで可
能であり、必要に応じて付加反応遅延剤、無機質
充填材、有機質充填材、耐熱剤、顔料等を含有し
ていてもよいが、半導体の特性に悪影響をおよぼ
す不純物、特にアルカリ金属、ハロゲンイオンの
各含有率は5ppm以下が望ましい。また、近年問
題になつているα線による誤動作防止を目的とし
た半導体メモリー素子のα線遮蔽材用に関して
は、加熱接着性のシリコーン硬化体に含まれるウ
ラン（Ｕ）、トリウム（Th）等の放射性元素の総
含有量は1ppb以下が望ましい。
加熱接着性のシリコーン硬化体の形状は、フイ
ルム状ないしシート状が好ましく、その膜厚は、
その使用目的や半導体の種類によつて適宜選択さ
れるが、好ましくは１mm以下であり、取り扱い作
業上30μ以上が好ましい。加熱接着性のシリコー
ン硬化体は、単独で使用してもよいし、半導体の
特性に悪影響をおよぼさない高純度の耐熱性基
材、例えば、ポリイミド、ポリアミド、ポリイミ
ドアマイド等のフイルムや、ガラスクロス等を片
面に積層して強度を向上させた形で使用してもよ
い。
本発明の半導体装置は少なくとも主要部表面を
加熱接着性のシリコーン硬化体で被覆後、加熱す
ることにより、例えば70℃以上で30分以上加熱す
ることによつて、少なくとも半導体装置の主要部
表面に強固に接着させ、ついで封止層を設けるこ
とにより製造される。
封止層は、セラミツクパツケージ、金属製キヤ
ンなどの気密封止、あるいは成形用シリコーン樹
脂組成物、成形物エポキシ樹脂組成物などの樹脂
封止により適宜構成される。
本発明で、半導体装置の主要部とは、能動素子
部分、例えば、個別素子および半導体IC；受動
素子部分、例えば、レジスターおよびコンデンサ
ーならびに回路をいう。半導体チツプの主要部も
同様である。
なお、本発明の半導体装置においては、半導体
装置の主要部表面が加熱接着性のシリコーン硬化
体で被覆され、加熱接着されていればよく、半導
体装置の主要部表面の他にその周辺部表面が加熱
接着性のシリコーン硬化体により被覆され、加熱
接着されていてもよい。しかし、半導体装置がワ
イヤボンデイング方式であるときは、加熱接着性
のシリコーン硬化体がボンデイングワイヤに接触
してないこと、半導体装置がフリツプチツプ方式
であるときは加熱接着性のシリコーン硬化体がハ
ンダに接触していないこと、半導体装置がビーム
リード方式であるときは加熱接着性のシリコーン
硬化体がビームリードに接触していないことを特
徴とする。また、半導体装置がハイブリツドIC
であつて半導体チツプの他に他の部品や回路を含
むときは、他の部品や回路さらには絶縁基板も加
熱接着性のシリコーン硬化体で被覆され、加熱接
着されていてもよい。
このような他の部品として、例えば、レジスタ
ー、コンデンサーがある。
次に、本発明の実施例の半導体装置を、従来の
半導体装置と比較しつつ、図面に基づいて説明す
る。
第１図は、従来のワイヤボンデイング方式の樹
脂封止型ICの１例の断面図である。半導体チツ
プ１の表面、ボンデイングパツド２および直径
25μの金ボンデイングワイヤ３の１部が、液状の
シリコーンジヤンクシヨンコーテイングレジン５
により被覆され、加熱硬化されており、さらにボ
ンデイングワイヤ３の残部および外部接続用リー
ド線４の１部とともにエポキシ封止樹脂６で封止
成形されている。このICにおいては最低温度−
65℃、最高温度180℃を３時間で１サイクルさせ
るヒートサイクルテストに供したときにサイクル
数200回でボンデイングワイヤ３が断線するとい
う問題、−50℃に30分間保持後ただちに150℃に30
分間保持することを繰返す熱衝撃テストに供した
ときにボンデイングワイヤ３がサイクル数20回で
断線するという問題、そして放熱用シリコーンコ
ンパウンドを塗布し、通電断続を繰返すという熱
疲労テストに供したときにシリコーンジヤンクシ
ヨンコーテイングレジン３が浸透してきたシリコ
ーンオイルにより膨潤してボンデイングワイヤ３
が断線するという問題が発生している。
これらの問題の発生を回避するために、シリコ
ーンジヤンクシヨンコーテイングレジン５をボン
デイングパツド２やボンデイングワイヤ１に接触
させないように半導体チツプ１の主要部に被覆し
ようとしても、シリコーンジヤンクシヨンコーテ
イングレジン５が液状であり、半導体チツプ１が
微小であるから作業上困難をきわめる。
第２図は、本発明の実施例のワイヤボンデイン
グ方式の樹脂封止型ICの断面図である。半導体
チツプ１の主要部が加熱接着性のシリコーン硬化
体７である加熱接着性のシリコーンゴム硬化体フ
イルムで被覆され、加熱接着されており、加熱接
着性のシリコーンゴム硬化体フイルムはボンデイ
ングワイヤ３にもボンデイングパツド２にも接触
しないように配置されており、ボンデイングパツ
ド２、ボンデイングワイヤ線３および外部接続用
リード線４の１部とともにエポキシ封止樹脂６で
封止成形されている。このICにおいては、ヒー
トサイクルテストに供したときにサイクル数1000
回でもボンデイングワイヤ３が断線することがな
く、熱衝撃テストに供したときにサイクル数600
回でもボンデイングワイヤ３が断線することがな
く、放熱用シリコーンコンパウンドを塗布し、熱
疲労テストに供してもボンデイングワイヤ３が断
線することがないという特徴がある。
第３図は、従来のフリツプチツプ方式の空パツ
ケージ型ICの１例の断面図である。半導体チツ
プ１がハンダ８により基板９に固定されており、
ハンダ８を介して外部接続用リード線４に接続し
ており、半導体チツプ１とハンダ８の全体、外部
接続用リード線４の１部および基板９の１部が液
状のシリコーンジヤンクシヨンコーテイングレジ
ン５により被覆され、加熱硬化されており、さら
にプラスチツクケース１０により中空包装されて
いる。
このICも、ヒートサイクルテストに供したと
きにサイクル数300回でハンダ８にクラツクがは
いるという問題、ヒートシヨツクテストに供した
ときにサイクル数50回でハンダ８にクラツクがは
いるという問題、放熱用シリコーンコンパウンド
を塗布し、熱疲労テストに供したときにシリコー
ンジヤンクシヨンコーテイングレジン５が浸透し
てきたシリコーンオイルにより膨潤してハンダ８
にクラツクがはいるという問題がある。このタイ
プのICを製造する際に半導体チツプ１の主要部
を液状のシリコーンジヤンクシヨンコーテイング
レジン５により被覆し、加熱硬化させ、ついでハ
ンダ８により基板９に固定しようとしても半導体
チツプ１の主要部の周辺部がシリコーンジヤンク
シヨンコーテイングレジン硬化時のシリコーン系
発散物により汚染されてハンダ８の接着が不良と
なり、事実上製造不可能である。
第４図は、本発明の実施例のフリツプチツプ方
式の中空パツケージ型ICの断面図である。半導
体チツプ１がハンダ８により基板９に固定されて
おり、ハンダ８を介して外部接続用リード線４に
接続しており、半導体チツプ１の主要部が加熱接
着性のシリコーン硬化体７である加熱接着性のシ
リコーンゴム硬化体フイルムにより被覆され、加
熱接着されており、さらにプラスチツクケース１
０により中空包装されている。このICにおいて
は、加熱接着性のシリコーンゴム硬化体フイルム
がハンダ８に接触せず、基板９との間に空隙があ
るのでヒートサイクルテストに供したときにサイ
クル数1000回でもハンダ８にクラツクがはいら
ず、ヒートシヨツクテストに供したときにサイク
ル数800回でもハンダ８にクラツクがはいらず、
放熱用シリコーンコンパウンドを塗布し、熱疲労
テストに供してもハンダ８にクラツクがはいらな
いという特徴がある。
第５図は、従来のビームリード方式中空パツケ
ージ型Ｃの断面図である。半導体チツプ１がビ
ームリード１１を介して外部用接続用リード線４
に固定接続されており、半導体チツプ１の全体、
ビームリード１１の大部分および半導体チツプ１
と基板９との間の空間が液状のシリコーンジヤン
クシヨンコーテイングレジン５により被覆・注入
され、加熱硬化され、さらにプラスチツクケース
１０により中空包装されている。
このICも、ヒートサイクルテストに供したと
きにサイクル数400回で半導体チツプ１とビーム
リード１１との接着またはビームリード１１と外
部接続用リード線４との接着が破壊するという問
題、ヒートシヨツクテストに供したときに少ない
サイクル数100回で半導体チツプ１とビームリー
ド１１との接着またはビームリード１１と外部接
続用リード線４との接着が破壊するという問題が
ある。
半導体チツプ１の主要部を液状のシリコーンジ
ヤンクシヨンコーテイングレジン５により被覆
し、加熱硬化させ、ついでビームリード１１を介
して外部接続用リード線４に固定接続しようとし
ても、半導体チツプ１の主要部の周辺部も被覆さ
れかねず、たとえ被覆されなくてもシリコーンジ
ヤンクシヨンコーテイングレジン硬化時のシリコ
ーン系発散物により汚染されてビームリード１１
の半導体チツプ１への接着が不良となり、事実上
製造不可能である。
第６図は、本発明の実施例であるビームリード
方式中空パツケージ型ICの断面図である。半導
体チツプ１の主要部が加熱接着性シリコーン硬化
体７である加熱接着性のシリコーンレジン硬化体
フイルムにより被覆され、加熱接着されており、
半導体チツプ１がビームリード１１を介して外部
接続用リード線４に固定接続されており、その際
ビームリード７および基板９が加熱接着性のシリ
コーンレジン硬化体フイルム７に接触しないよう
に配置されており、さらにプラスチツクケース１
０により中空包装されている。
このICにおいては、加熱接着性のシリコーン
レジン硬化体フイルム７がビームリード１１に接
触せず、基板９との間に空隙があるので、ヒート
サイクルテストに供したときにサイクル数1000回
でも半導体チツプ１とビームリード１１との接着
およびビームリード１１と外部接続用リード線４
との接着が破壊されず、ヒートシヨツクテストに
供したときにサイクル数500回でも半導体チツプ
１とビームリード１１との接着およびビームリー
ド１１と外部接続用リード線４との接着が破壊さ
れないという特徴がある。
第２図および第４図の半導体装置において使用
した加熱接着性シリコーンゴム硬化体７である加
熱接着性のシリコーン硬化体７である加熱接着性
のシリコーンゴム硬化体フイルムは、両末端ジメ
チルビニルシリル基封鎖メチルフエニルシロキサ
ン・ジメチルシロキサン共重合体（25℃における
粘度2000CP）、両末端トリメチルシリル基封鎖メ
チルハイドロジエンポリシロキサン（25℃におけ
る粘度20CP）および白金ビニルシロキサン錯体
触媒からなり、SiH基／SiCH＝CH2基の当量比
が４／１になるように配合した組成物をテフロン
フイルム上に流し100℃で５分間加熱して硬化さ
せ、厚さ250μの生成フイルムをテフロンフイル
ムからひきはがすことによりつくり、テフロンフ
イルムに接触していなかつた方の面を半導体チツ
プへの接着に使用した。その加熱接着条件は150
℃で１時間保持とした。
第６図の半導体装置において使用した加熱接着
性のシリコーン硬化体７である加熱接着性のシリ
コーンレジン硬化体フイルムは、ジメチルビニル
シロキサン・ジメチルシロキサン・シロキサン共
重合体（25℃における粘度4000CP）、両末端トリ
メチルシリル基封鎖メチルハイドロジエンポリシ
ロキサン（25℃における粘度20CP）および白金
ビニルシロキサン錯体触媒からなり、SiH基／
SiCH＝CH2基の当量比が５／１になるように配
合した組成物ををポリプロピレンフイルム上に流
し100℃で５分間加熱して硬化させ、厚さ120μの
生成フイルムをポリプロピレンフイルムからひき
はがすことによりつくり、ポリプロピレンフイル
ムに接触していなかつた方の面を半導体チツプへ
の接着に使用した。その加熱接着条件は170℃で
30分間とした。
次に、ワイヤボンデイング方式のシリコーン樹
脂封止型トランジスタにおいて、上記の加熱硬化
性のシリコーンゴム硬化体フイルムを直径30μの
アルミボンデイングワイヤに接触させることなく
半導体チツプ表面を該加熱接着性のシリコーンゴ
ム硬化体フイルムにより被覆し、該表面に加熱接
着させ、外囲をシリコーン封止樹脂で封止成型し
てなるトランジスタに、放熱用シリコーンコンパ
ウンドを塗付した後通電断続を繰返す熱疲労テス
トに供したところ20000サイクルでもアルミボン
デイングワイヤが断線することはなかつた。
以上説明したように本発明の半導体装置は、 １ その主要部が加熱接着性のシリコーン硬化体
により被覆され、加熱接着されているので信頼
性が大きい。
２ 保護を必要とする場所のみを適確に被覆保護
でき、被覆してはならない場所が被覆されてい
ないので、ボンデイングワイヤの断線、ハンダ
のクラツク、ビームリードの剥離などの弊害が
起らない。
３ シリコーン硬化体を使用するのでボンデイン
グパツド、基板表面、外部接続用リード線など
がシリコーン分により汚損されずボンデイング
不良が発生しないし、封止樹脂の密着性がすぐ
れているという特徴がある。
【図面の簡単な説明】
第１図は、従来のワイヤボンデイング方式の樹
脂封止型ICの断面図である。第２図は、本発明
の実施例のワイヤボンデイング方式の樹脂封止型
ICの断面図である。第３図は、従来のフリツプ
チツプ方式の中空パツケージ型ICの断面図であ
る。第４図は、本発明の実施例のフリツプチツプ
方式の中空パツケージ型ICの断面図である。第
５図は、従来のビームリード方式の中空パツケー
ジ型ICの断面図である。第６図は、本発明の実
施例のビームリード方式の中空パツケージ型IC
の断面図である。 １……半導体チツプ、２……ボンデイングパツ
ド、３……ボンデイングワイヤ、４……外部接続
用リード線、５……シリコーンジヤンクシヨンコ
ーテイングレジン、６……エポキシ封止樹脂、７
……加熱接着性のシリコーン硬化体、８……ハン
ダ、９……基板、１０……プラスチツクケース、
１１……ビームリード。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体装置において、少なくとも半導体装置
    の主要部表面を加熱接着性のシリコーン硬化体で
    被覆し、加熱接着してなることを特徴とする半導
    体装置。 ２ ワイヤボンデイング方式の半導体装置におい
    て、加熱接着性のシリコーン硬化体をボンデイン
    グワイヤに接触させることなく、少なくとも半導
    体装置の主要部表面を加熱接着性のシリコーン硬
    化体で被覆し、加熱接着してなることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。 ３ フリツプチツプ方式の半導体装置において、
    加熱接着性のシリコーン硬化体をハンダに接触さ
    せることなく、少なくとも半導体装置の主要部表
    面を加熱接着性のシリコーン硬化体で被覆し、加
    熱接着してなることを特徴とする特許請求の範囲
    第１項記載の半導体装置。 ４ ビームリード方式半導体装置において、加熱
    接着性のシリコーン硬化体をビームリードに接触
    させることなく、少なくとも半導体装置の主要部
    表面を加熱接着性のシリコーン硬化型で被覆し、
    加熱接着してなることを特徴とする特許請求の範
    囲第１項記載の半導体装置。 ５ 半導体装置の主要部が、半導体チツプの主要
    部である特許請求の範囲第２項、第３項または第
    ４項記載の半導体装置。
JP57196928A 1982-10-11 1982-11-10 半導体装置 Granted JPS5987840A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57196928A JPS5987840A (ja) 1982-11-10 1982-11-10 半導体装置
EP83903569A EP0124624B1 (en) 1982-11-10 1983-11-10 Semiconductor device
PCT/JP1983/000405 WO1984002036A1 (fr) 1982-11-10 1983-11-10 Dispositif a semiconducteur
DE8383903569T DE3379883D1 (en) 1982-11-10 1983-11-10 Semiconductor device
US07/161,164 US5008733A (en) 1982-10-11 1988-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196928A JPS5987840A (ja) 1982-11-10 1982-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS5987840A JPS5987840A (ja) 1984-05-21
JPS6314499B2 true JPS6314499B2 (ja) 1988-03-31

Family

ID=16365993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196928A Granted JPS5987840A (ja) 1982-10-11 1982-11-10 半導体装置

Country Status (5)

Country Link
US (1) US5008733A (ja)
EP (1) EP0124624B1 (ja)
JP (1) JPS5987840A (ja)
DE (1) DE3379883D1 (ja)
WO (1) WO1984002036A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230344A (ja) * 1985-04-05 1986-10-14 Toray Silicone Co Ltd 樹脂封止型半導体装置
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
EP0407585A4 (en) * 1988-07-15 1992-06-10 Toray Silicone Co. Ltd. Semiconductor device sealed with resin and a method of producing the same
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH03116857A (ja) * 1989-09-29 1991-05-17 Mitsui Petrochem Ind Ltd 発光または受光装置
JP2548625B2 (ja) * 1990-08-27 1996-10-30 シャープ株式会社 半導体装置の製造方法
JP3540356B2 (ja) * 1994-03-14 2004-07-07 東レ・ダウコーニング・シリコーン株式会社 コンフォーマルコーティング剤
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP2000119627A (ja) * 1998-10-12 2000-04-25 Dow Corning Toray Silicone Co Ltd 接着性硬化シリコーンシートの保存方法
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP4844184B2 (ja) * 2006-03-17 2011-12-28 株式会社ジェイ・エム・エス アダプタ
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
ITUB20155681A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti
WO2017180482A1 (en) * 2016-04-11 2017-10-19 Paradromics, Inc. Neural-interface probe and methods of packaging the same
WO2018183967A1 (en) 2017-03-30 2018-10-04 Paradromics, Inc. Patterned microwire bundles and methods of producing the same
CN112261967B (zh) 2018-10-04 2022-07-26 光阳产业股份有限公司 医疗用连接构造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527463B2 (ja) * 1973-02-28 1980-07-21
JPS5067077A (ja) * 1973-10-12 1975-06-05
JPS519576A (en) * 1974-07-12 1976-01-26 Sharp Kk Handotaisochino seizoho
JPS51114259A (en) * 1975-03-31 1976-10-07 Takeda Chemical Industries Ltd Process for producing granular organic fertilizer
US4331970A (en) * 1978-09-18 1982-05-25 General Electric Company Use of dispersed solids as fillers in polymeric materials to provide material for semiconductor junction passivation
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS55140249A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Semiconductor device
DE3278567D1 (en) * 1981-10-03 1988-07-07 Japan Synthetic Rubber Co Ltd Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS5891663A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体装置およびその製造方法
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
JPS5947745A (ja) * 1982-09-10 1984-03-17 Toshiba Chem Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
EP0124624B1 (en) 1989-05-17
WO1984002036A1 (fr) 1984-05-24
DE3379883D1 (en) 1989-06-22
US5008733A (en) 1991-04-16
JPS5987840A (ja) 1984-05-21
EP0124624A1 (en) 1984-11-14
EP0124624A4 (en) 1986-08-21

Similar Documents

Publication Publication Date Title
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6314499B2 (ja)
US5583370A (en) Tab semiconductor device having die edge protection and method for making the same
US5165956A (en) Method of encapsulating an electronic device with a silicone encapsulant
US5215801A (en) Silicone resin electronic device encapsulant
US5317196A (en) Encapsulant method and apparatus
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
KR20010049725A (ko) 접착제 및 반도체 장치
JPH0412027B2 (ja)
EP1101810A2 (en) Silicone-based bonding sheet and semiconductor device
EP1432774B1 (en) Adhesive sheet of cross-linked silicone, method of manufacturing thereof and device comprising the sheet
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
EP1067163A1 (en) Adhesive and semiconductor devices
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3527369B2 (ja) 電気部品およびその製造方法
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JP2608407B2 (ja) 樹脂封止型半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
KR19990036775A (ko) 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치
JP2701072B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JPS5891662A (ja) 半導体装置の製造方法
JP2004179306A (ja) 樹脂封止工程用粘着テープ
JPH08148612A (ja) 半導体装置およびその製造方法
Wong Silicone-Based Polymers in Electronic Packaging
JPS62276862A (ja) 半導体装置