ITUB20155681A1 - Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti - Google Patents

Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti Download PDF

Info

Publication number
ITUB20155681A1
ITUB20155681A1 ITUB2015A005681A ITUB20155681A ITUB20155681A1 IT UB20155681 A1 ITUB20155681 A1 IT UB20155681A1 IT UB2015A005681 A ITUB2015A005681 A IT UB2015A005681A IT UB20155681 A ITUB20155681 A IT UB20155681A IT UB20155681 A1 ITUB20155681 A1 IT UB20155681A1
Authority
IT
Italy
Prior art keywords
semiconductor chip
layer
radiation
electronic device
gel
Prior art date
Application number
ITUB2015A005681A
Other languages
English (en)
Inventor
Ignazio Bruno Mirabella
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A005681A priority Critical patent/ITUB20155681A1/it
Priority to US15/198,877 priority patent/US10319686B2/en
Publication of ITUB20155681A1 publication Critical patent/ITUB20155681A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B29C2043/181—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles encapsulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: "DISPOSITIVO ELETTRONICO RESISTENTE A RADIAZIONI E METODO PER PROTEGGERE UN DISPOSITIVO ELETTRONICO DA RADIAZIONI IONIZZANTI"
La presente invenzione è relativa a un dispos itivo elettronico resistente a radiazioni e a un metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti .
Come è noto, i dispositivi elettronici possono generalmente subire danni di diversa natura e gravità dall' esposizione a radiazioni ionizzanti . I danni possono derivare sia dalla dose totale di radiazioni assorbita, sia da eventi isolati e possono andare da disturbi di minore entità a rotture catastrofiche , che causano la distruzione dei dispositivi .
I danni derivanti dalla dose totale di radiazioni assorbita si manifestano in modo progressivo e sono di solito riconducibili a fenomeni di intrappolamento della carica generata dall' interazione delle radiazioni incidenti. Un effetto tipico è quello della deriva delle tensioni di soglia dei transistori MOS per effetto della carica intrappolata nelle regioni isolanti di porta.
Gli eventi isolati sono invece dovuti all'impatto di particelle ad alta energia sui substrati semiconduttori in cui i dispositivi sono realizzati. 1/interazione con il substrato dà luogo a una intensa generazione di portatori di carica lungo le traiettorie delle particelle ad alta energia. A loro volta, i portatori di carica sono all'origine di correnti di deriva e di diffusione che possono causare fenomeni assimilabili a scariche elettrostatiche, come 1'innesco di componenti parassiti o fenomeni di rottura di giunzioni. In alcune condizioni, i fenomeni possono avere intensità tale da causare danni permanenti o addirittura la distruzione dei dispositivi.
I dispositivi progettati per operare in ambiente esposto alle radiazioni ionizzanti dovrebbero evidentemente essere provvisti di strutture di protezione o di accorgimenti che consentano di mitigare gli effetti avversi tanto dell'accumulo di dose nel tempo, quanto degli eventi isolati. Condizioni operative che richiedano di adottare misure contro i danni da radiazioni ionizzanti si trovano regolarmente nelle applicazioni per lo spazio (satelliti, vettori, stazioni spaziali) oppure in siti nucleari.
Le soluzioni strutturali, circuitali e di processo adottate per preservare i dispositivi dalle radiazioni offrono un certo grado di protezione , ma non sempre si dimostrano abbastanza robuste per prevenire malfunzionamenti e rotture, specialmente in applicazioni critiche .
Sarebbe perciò auspicabile disporre di protezioni maggiormente efficaci , in modo da ridurre il rischio di danni temporanei e/o permanenti .
Scopo della presente invenzione è fornire un dispositivo elettronico resistente a radiazioni e un metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti che permettano di superare o almeno attenuare le limitazioni descritte .
Secondo la presente invenzione vengono forniti un dispositivo elettronico resistente a radiazioni e un metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti come definiti rispettivamente nelle rivendicazioni 1 e 13.
Per una migliore comprensione dell'invenzione, ne verrà ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei guali:
- la figura 1 è una sezione trasversale semplificata attraverso un dispositivo elettronico in accordo a una forma di realizzazione della presente invenzione;
la figura 2 è una sezione trasversale di un particolare ingrandito del dispositivo di figura 1;
- la figura 3 è una vista in pianta dall'alto del particolare di figura 2;
- la figura 4 è un grafico che mostra prime grandezze relative al dispositivo di figura 1 e a un dispositivo noto;
- la figura 5 è un grafico che mostra seconde grandezze relative al dispositivo di figura 1 e a un dispositivo noto; e
- la figura 6 è uno schema a blocchi semplificato di un sistema elettronico incorporante almeno un dispositivo elettronico in accordo a forme di realizzazione della presente invenzione.
Con riferimento alla figura 1, un dispositivo elettronico a semiconduttore resistente a radiazioni in accordo a una forma di realizzazione della presente invenzione è indicato nel suo complesso con il numero 1 e comprende una struttura di incapsulamento ("package") 2 e un chip semiconduttore 3 in cui sono integrati componenti elettronici, gui non illustrati.
Il dispositivo elettronico a semiconduttore 1 è dotato di strutture di protezione da radiazioni a livello della struttura di incapsulamento 2 e del chip semiconduttore 3. La stessa struttura di incapsulamento 2 è del tipo Fiat Hermetic Package, che è particolarmente adatto a offrire protezione da radiazioni perché realizzato con elevata densità di piombo. La struttura di incapsulamento 2 comprende un substrato ceramico 5, una struttura distanziale 6 a cornice e un coperchio 7. La struttura distanziale 6 è interposta fra il substrato ceramico 5 e il coperchio 7 e delimita lateralmente una cavità 8 in cui è alloggiato il chip semiconduttore 3. Il chip semiconduttore 3 è unito al substrato ceramico 5 mediante uno strato di incollaggio 9 ed è accoppiato a contatti esterni 10 mediante connessioni a filo 11.
Il chip semiconduttore 3 è ricoperto da uno strato protettivo 12 di gel, che incorpora anche le connessioni a filo 11. Lo strato protettivo 12, che fa parte delle strutture di protezione, riempie almeno parzialmente la cavità 8, circondando il chip semiconduttore 3 su tutti i lati, tranne ovviamente la faccia 3a unita al substrato ceramico 5. La porzione dello strato protettivo 12 che ricopre la faccia 3b libera del chip semiconduttore 3 ha spessore non superiore a 700 μπι. Il gel che forma lo strato protettivo 12 è un gel siliconico e, in una forma di realizzazione, contiene idrogeno. Il coperchio 7 sigilla la cavità 8.
Lo strato protettivo 12 può essere vantaggiosamente deposto in condizioni di bassa pressione (ad esempio a 50 mbar), per evitare la formazione di bolle che potrebbero diminuire l'efficacia della protezione.
Con riferimento alla figura 2, il chip semiconduttore 3 è provvisto di ulteriori strutture di protezione da radiazioni e comprende un substrato 13, di tipo SOI, e componenti elettronici 15, 16 alloggiati nel substrato 13 e formanti un circuito integrato 17. Il circuito integrato 17 può essere di guai siasi tipo e può svolgere gualsiasi funzione . In particolare, il circuito integrato 17 può essere un circuito analogico (ad esempio e non limitativamente, un amplificatore, un filtro o un alimentatore) , un circuito digitale (ad esempio e non limitativamente, un circuito logico o una memoria), un circuito a bassa tensione o un circuito di potenza.
Il substrato 13, come accennato sopra, è di tipo SOI e comprende un primo strato semiconduttore 13 e un secondo strato semiconduttore 19, ad esempio di tipo P, separati e reciprocamente isolati da uno strato dielettrico 20. Inoltre, il substrato 13 comprende strutture di isolamento a trincea 21 che si estendono da una faccia 19a del secondo strato semiconduttore 19 fino allo strato dielettrico 20 attraverso tutto il secondo strato semiconduttore 19. Le strutture di isolamento a trincea 21 sono unite allo strato dielettrico 20 e delimitano lateralmente rispettive porzioni o celle 19b del secondo strato semiconduttore 19 , elettricamente isolate dalle altre celle 19b e dalle rimanenti porzioni del secondo strato semiconduttore 19 (si veda anche la figura 3). Lo strato dielettrico 20 e le strutture di isolamento a trincea 21 formano una struttura di protezione da radiazioni , in particolare contro eventi isolati di "latch-up", come chiarito più avanti.
In figura 2 sono rappresentati a titolo di esempio un transistore PMOS 15 e un transistore NMOS 16 di un circuito in tecnologia CMOS realizzati in rispettive celle 19b del secondo strato semiconduttore 1S e operativamente accoppiati l'uno all'altro.
Il transistore PMOS 15 è realizzato in una sacca di body 25 di tipo N e comprende una regione di sorgente 15a, una regione di pozzo 15b, entrambe di tipo P, e una regione di contatto di body 15c, di tipo N. Una regione di porta 15d di polisilicio è separata dalla sacca di body 25 da una regione di ossido di porta 15e e si estende fra la regione di sorgente 15a e la regione di pozzo 15b. La regione di ossido di porta 15e ha spessore inferiore a 7 nm, in modo da minimizzare 1'accumulo di carica intrappolata per effetto delle radiazioni ionizzanti.
Il transistore NMOS 16 comprende una regione di sorgente 16a, e una regione di pozzo 16b, entrambe di tipo N, e una regione di contatto di body 16c, di tipo P. Una regione di porta 16d di polisili ciò è separata secondo strato semiconduttore 19 da una regione di ossido di porta 16e e si estende fra la regione di sorgente 16a e la regione di pozzo 16b . Anche la regione di ossido di porta 16e ha spessore inferiore a 7 rati.
La regione di sorgente 15a e la regione di contatto di body 15c del transistore PMOS 15 sono collegate a una prima linea di alimentazione 26, ad esempio una linea di alimentazione positiva. La regione di sorgente 16a e la regione di contatto body 16c del transistore NMOS 15 sono collegate a una seconda linea di alimentazione 27, ad esempio una linea di alimentazione negativa. Le regioni di pozzo 15b, 16b del transistore PMOS 15 e del transistore NMOS 16 sono collegate a un terminale di uscita 28 comune. Le regioni di porta 15d, 16d del transistore PMOS 15 e del transistore NMOS 16 sono collegate a un terminale di ingresso 30 comune.
In figura 2 sono rappresentati con linea a tratteggio anche componenti parassiti, in particolare un transistore PNP parassita nella cella 15b del transistore PMOS 15 e un transistore NPN parassita nella cella 19b del transistore NMOS 16. Grazie all'isolamento fornito dalla struttura di protezione da radiazioni definita dallo strato dielettrico 20 e dalle strutture di isolamento a trincea 21, si evita che 1'innesco accidentale dei componenti parassiti per effetti di radiazioni ionizzanti incidenti possa essere stabilizzato attraverso il passaggio di correnti attraverso il secondo strato semiconduttore 19. In pratica, la struttura di protezione da radiazioni definita dallo strato dielettrico 20 e dalle strutture di isolamento a trincea 21 spezza i tiristori parassiti tipici dei circuiti in tecnologia CMOS.
Altre misure di protezione da radiazioni integrate nel chip semiconduttore 3 possono riguardare:
circuiti ausiliari che evitano 1'innesco di componenti parassiti;
circuiti di rilevamento e correzione di errori; circuiti di compensazione delle soglie;
circuiti ridondanti;
circuiti a ridondanza modulare o a logica di voto, per cui diversi circuiti identici svolgono la stessa funzione, le uscite vengono confrontate e, in caso di disaccordo, viene selezionata l'uscita fornita dalla maggioranza dei circuiti.
Il dispositivo elettronico 1 descritto integra diverse strutture di protezione a livello della struttura di incapsulamento 2 e a livello di chip semiconduttore 3 che consentono di mitigare gli effetti nocivi delle radiazioni ionizzanti.
L'uso dello strato protettivo 12 di gel siliconico, in particolare , consente di ridurre in modo significativo 1'energia delle particelle incidenti e di attenuare di conseguenza gli effetti delle collisioni. In particolare, lo strato protettivo 12 di gel siliconico si è rivelato efficace nel prevenire i danni derivanti da eventi isolati cosiddetti di "snap-back", da cui anche i dispositivi realizzati in substrati SOI potrebbero essere altrimenti affetti. Quando una particella ad alta energia incide su un substrato semiconduttore , 1'interazione con gli atomi del reticolo dà luogo a un'intensa generazione di coppie di portatori di carica lungo la traiettoria della particella stessa. Parte della carica prodotta viene rimossa in modo molto rapido mediante una meccanismo di deriva, in particolare guando la collisione interessa una giunzione PN polarizzata inversamente. Il meccanismo di deriva dipende dalle modifiche del campo elettrico alla giunzione PN a seguito della collisione di particelle ionizzanti e dà origine a correnti che tendono a esaurirsi rapidamente, ma raggiungono picchi di intensità molto elevati e rappresentano un serio rischio di danni (si vedano i profili di corrente illustrati nel grafico di figura 4, in particolare nella porzione iniziale sulla sinistra) . In un transistore MOS, ad esempio, l'attivazione di componenti parassiti conseguente a eventi isolati di snapback può causare un corto circuito fra le regioni di pozzo e di sorgente anche in circuiti realizzati in substrati SOI. In guesto caso, i danni e 1'intensità di corrente possono essere dipendere anche dalla tensione pozzo-sorgente . In pratica, maggiore è la tensione pozzo-sorgente, minore è la robustezza rispetto ai danni da radiazioni ionizzanti. Un'altra frazione di carica dà invece origine a correnti di diffusione e tende a ricombinarsi. Il contributo di corrente che deriva si esaurisce più lentamente (parte destra del grafico di figura 4), ma non raggiunge valori elevati e generalmente rappresenta un rischio minore.
1/ impiego dello strato protettivo 12 di gel siliconico consente di attenuare drasticamente 1'energia delle particelle incidenti e ridurre in modo corrispondente sia la generazione di coppie di portatori di carica, sia 1'intensità della corrente conseguente alla collisione, in particolare la corrente di deriva. Nel grafico di figura 4, la linea tratteggiata, più elevata, e la linea continua rappresentano le correnti indotte da radiazione ionizzante rispettivamente in assenza e in presenza dello strato protettivo 12 di gel siliconico.
Prove effettuate hanno anche mostrato che la capacità di penetrazione delle radiazioni ionizzanti all'interno del materiale semiconduttore è fortemente ridotta dalla presenza dello strato protettivo 12. La figura 5 mostra il tras ferimento lineare di energia in funzione in funzione della profondità di penetrazione di particelle ionizzanti all'interno del semiconduttore . Nel grafico, la linea tratteggiata è relativa a un dispositivo privo di protezione con strati di gel , mentre la linea continua riguarda il dispositivo elettronico 1, provvisto di strato protettivo 12 di gel siliconico. Come si evidenzia chiaramente, 1'energia trasferita al semiconduttore è molto minore in presenza dello strato protettivo 12. Di conseguenza, anche la generazione di coppie di portatori di carica e le correnti causate dall'impatto delle particelle ionizzanti sono ridotte in misura corrispondente , e così pure il rischio di danni al dispositivo . A parità di condizioni di polarizzazione, il rischio di danni può quindi essere ridotto grazie allo strato protettivo 12. Viceversa, lo strato protettivo 12 consente di utilizzare dispositivi di classi di tensione più elevate senza aumentare il rischio di danni, a pari esposizione a radiazioni ionizzanti .
Vantaggiosamente , lo strato protettivo 12 occupa uno spazio normalmente lasciato vuoto nei dispositivi convenzionali . La soluzione descritta permette quindi di migliorare sensibilmente la robustezza del dispositivo elettronico 1 alle radiazioni, senza incidere sulla struttura e sulle dimensioni . Inoltre, il gel siliconico può essere deposto o dispensato facilmente e la fase di realizzazione dello strato protettivo si presta a essere integrata nei normali flussi di processo, in particolare nelle fasi di incapsulamento del chip semiconduttore 3. L'integrazione dello strato protettivo 12 in gel siliconico risulta perciò anche poco costoso.
In figura 6 è illustrata una porzione di un sistema elettronico 100 in accordo a una forma di realizzazione della presente invenzione. Il sistema 100 può essere utilizzato in o in combinazione con dispositivi come, ad esempio, sensori, attuatori , calcolatori elettronici, eventualmente con capacità di connessione wireless , un dispositivo di comunicazione cellulare o satellitare, una camera digitale, o altri dispositivi atti a elaborare , immagazzinare, trasmettere o ricevere informazioni.
Il sistema elettronico 100 può comprendere un'unità di controllo 110 , un dispositivo di ingresso/uscita (I/O) 120 (ad esempio una tastiera o uno schermo) , un'interfaccia wireless 140 e una memoria 160, di tipo volatile o non volatile , accoppiati fra loro attraverso un bus 150. in una forma di realizzazione, una batteria 180 può essere utilizzata per alimentare il sistema 100. Si noti che 1'ambito della presente invenzione non è limitato a forme di realizzazione aventi necessariamente uno o tutti i dispositivi elencati .
1/unità di controllo 110, 1'interfaccia wireless 140 e la memoria 160 possono essere realizzati in chip semiconduttori distinti oppure alcuni di essi possono essere integrati in uno stesso chip semiconduttore. Inoltre, uno o più dei dispositivi elencati è incorporato in una struttura di incapsulamento con uno strato protettivo di gel siliconico. In figura 6, sono a titolo di esempio illustrati in modo schematico strati protettivi 112, 142, 162 rispettivamente per 1'unità di controllo 110, 1'interfaccia wireless 140 e la memoria 160.
1/unità di controllo 110 può comprendere, ad esempio, uno o più microprocessori , microcontrollori e simili. Ciascuno di essi può essere incorporato in una struttura di incapsulamento con un rispettivo strato protettivo di gel siliconico.
Il dispositivo di I/O 120 può essere utilizzato per generare un messaggio. Il sistema 100 può utilizzare l'interfaccia wireless 140 per trasmettere e ricevere messaggi a e da una rete di comunicazione wireless con un segnale a radiofreguenza (RF). Esempi di interfaccia wireless possono comprendere un' antenna, un ricetrasmettitore wireless , come un'antenna a dipolo, benché 1'ambito della presente invenzione non sia limitato sotto guesto aspetto. Inoltre, il dispositivo I/O 120 può fornire una tensione rappresentativa di ciò che è memorizzato sia in forma di uscita digitale (se sono state immagazzinate informazioni digitali) , sia in forma di informazione analogica (se sono state immagazzinate informazioni analogiche).
Risulta infine evidente che al dispositivo elettronico e al metodo descritti possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (15)

  1. RIVENDICAZIONI 1. Dispositivo elettronico resistente a radiazioni comprendente : una struttura di incapsulamento (2); un chip semiconduttore (3) in una cavità (8) all'interno della struttura di incapsulamento (2); un circuito integrato (17) nel chip semiconduttore (3); e strutture di protezione da radiazioni (2, 12, 20, 21) per proteggere il circuito integrato (17) da radiazioni ionizzanti, le strutture di protezione da radiazioni (2, 12, 20, 21) includendo uno strato protettivo (12) di gel, occupante almeno in parte la cavità (8) e ricoprente il chip semiconduttore (3).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui il gel è un gel siliconico.
  3. 3. Dispositivo secondo la rivendicazione 1 o 2, in cui il gel contiene idrogeno.
  4. 4. Dispositivo secondo una gualsiasi delle rivendicazioni precedenti, in cui una porzione dello strato protettivo (12) ricoprente il chip semiconduttore (3) ha spessore non superiore a 700 μπι.
  5. 5. Dispositivo secondo una gualsiasi delle rivendicazioni precedenti , in cui la struttura di incapsulamento (2) contiene piombo.
  6. 6. Dispositivo secondo una gualsiasi delle rivendicazioni precedenti, in cui la struttura di incapsulamento (2) è di tipo Fiat Hermetic Package.
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui il chip semiconduttore (3) comprende un substrato SOI (13).
  8. 8. Dispositivo secondo la rivendicazione 7, in cui il chip semiconduttore (3) comprende: un primo strato semiconduttore (18) e un secondo strato semiconduttore (19), separati e reciprocamente isolati da uno strato dielettrico (20); e strutture di isolamento a trincea (21) che si estendono attraverso il secondo strato semiconduttore (19) fino allo strato dielettrico (20).
  9. 9. Dispositivo secondo la rivendicazione 8, in cui le strutture di isolamento a trincea (21) sono unite allo strato dielettrico (20) e delimitano lateralmente rispettive celle (19b) del secondo strato semiconduttore 19, elettricamente isolate da rimanenti porzioni del secondo strato semiconduttore (19).
  10. 10. Dispositivo secondo la rivendicazione 9, in cui le strutture di protezione da radiazioni (2, 12, 20, 21) includono formano una struttura di protezione formata dallo strato dielettrico (20) e dalle strutture di isolamento a trincea (21).
  11. 11. Dispositivo secondo la rivendicazione 9 o 10, in cui il circuito integrato (17) comprende un primo componente elettronico (15) e un secondo componente elettronico (16) realizzati in rispettive e distinte celle (19b) del secondo strato semiconduttore (19) e operativamente accoppiati l'uno all'altro.
  12. 12. Sistema elettronico comprendente un'unità di controllo (110) e un dispositivo elettronico (110, 140, 160) accoppiato all'unità di controllo (110), in cui almeno uno fra l'unità di controllo (110) e il dispositivo elettronico (110, 140, 160) è un dispositivo elettronico protetto da radiazioni secondo una qualsiasi delle rivendicazioni precedenti.
  13. 13. Metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti, comprendente utilizzare uno strato di gel (12).
  14. 14. Metodo secondo la rivendicazione 13 , in cui il dispositivo comprende una struttura di incapsulamento (2), un chip semiconduttore (3) in una cavità (8) all'interno della struttura di incapsulamento (2) e un circuito integrato (17) nel chip semiconduttore (3); il metodo comprendendo ricoprire il chip semiconduttore (3) con lo strato di gel (12) all'interno della cavità (8).
  15. 15. Metodo secondo la rivendicazione 14, comprendente formare lo strato di gel (12) all'interno della cavità (8) in presenza di una pressione di 50 mbar.
ITUB2015A005681A 2015-11-18 2015-11-18 Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti ITUB20155681A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ITUB2015A005681A ITUB20155681A1 (it) 2015-11-18 2015-11-18 Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti
US15/198,877 US10319686B2 (en) 2015-11-18 2016-06-30 Radiation-hard electronic device and method for protecting an electronic device from ionizing radiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A005681A ITUB20155681A1 (it) 2015-11-18 2015-11-18 Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti

Publications (1)

Publication Number Publication Date
ITUB20155681A1 true ITUB20155681A1 (it) 2017-05-18

Family

ID=55410120

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A005681A ITUB20155681A1 (it) 2015-11-18 2015-11-18 Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti

Country Status (2)

Country Link
US (1) US10319686B2 (it)
IT (1) ITUB20155681A1 (it)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790966A (en) * 1980-11-26 1982-06-05 Nec Corp Semiconductor device
JPS58223352A (ja) * 1982-06-21 1983-12-24 Matsushita Electric Ind Co Ltd 半導体装置
US4523371A (en) * 1979-08-01 1985-06-18 Yoshiaki Wakashima Method of fabricating a resin mold type semiconductor device
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
US20120146232A1 (en) * 2009-08-24 2012-06-14 Honda Motor Co., Ltd. Electronic device and method of manufacturing electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS63157428A (ja) * 1986-12-22 1988-06-30 Oki Electric Ind Co Ltd 半導体装置
JPH0628270B2 (ja) * 1987-11-13 1994-04-13 三洋電機株式会社 箔貼付装置
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US7473614B2 (en) * 2004-11-12 2009-01-06 Intel Corporation Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer
WO2006090804A1 (ja) * 2005-02-23 2006-08-31 Mitsubishi Chemical Corporation 半導体発光デバイス用部材及びその製造方法、並びにそれを用いた半導体発光デバイス
WO2007030740A2 (en) * 2005-09-09 2007-03-15 Larsen Lewis G Apparatus and method for absorption of incident gamma radiation and its conversion to outgoing radiation at less penetrating, lower energies and frequencies
US8890256B2 (en) * 2009-03-20 2014-11-18 International Business Machines Corporation Structure for heavy ion tolerant device, method of manufacturing the same and structure thereof
WO2012132232A1 (ja) * 2011-03-31 2012-10-04 パナソニック株式会社 半導体発光装置
JP5843368B2 (ja) * 2013-05-07 2016-01-13 信越化学工業株式会社 熱伝導性シリコーン組成物及びその硬化物
US9659979B2 (en) * 2015-10-15 2017-05-23 International Business Machines Corporation Sensors including complementary lateral bipolar junction transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523371A (en) * 1979-08-01 1985-06-18 Yoshiaki Wakashima Method of fabricating a resin mold type semiconductor device
JPS5790966A (en) * 1980-11-26 1982-06-05 Nec Corp Semiconductor device
JPS58223352A (ja) * 1982-06-21 1983-12-24 Matsushita Electric Ind Co Ltd 半導体装置
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
US20120146232A1 (en) * 2009-08-24 2012-06-14 Honda Motor Co., Ltd. Electronic device and method of manufacturing electronic device

Also Published As

Publication number Publication date
US10319686B2 (en) 2019-06-11
US20170141048A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
US9177924B2 (en) Vertical nanowire transistor for input/output structure
US9461080B2 (en) Semiconductor device for radiation detection
US9385708B2 (en) Methodology to avoid gate stress for low voltage devices in FDSOI technology
KR102361141B1 (ko) 정전기 방전 보호용 반도체 소자
US6770938B1 (en) Diode fabrication for ESD/EOS protection
JP2008078361A (ja) 半導体集積回路装置
US20160276333A1 (en) Semiconductor device and method for testing the semiconductor device
US8368186B2 (en) Device and methods for electrostatic discharge protection
KR101068569B1 (ko) 반도체 소자의 보호회로
US10658464B2 (en) MOS transistor for radiation-tolerant digital CMOS circuits
ITUB20155681A1 (it) Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti
CN110350033B (zh) 耐辐射线三维金属氧化物半导体场效应晶体管
JP7156612B2 (ja) 半導体素子
KR101927667B1 (ko) 단일 사건 현상과 누적 이온화 현상에 강인한 내방사선 단위 모스펫
TWI550818B (zh) 靜電防護元件及其製造方法
TWI633729B (zh) 高壓靜電保護電路及其低壓基極觸發靜電電流放電電路
WO2019097971A1 (ja) 固体撮像素子及びその形成方法
US8319286B2 (en) System and method for input pin ESD protection with floating and/or biased polysilicon regions
KR100367394B1 (ko) 반도체장치의cmos논리게이트및그제조방법
JP6656968B2 (ja) Ｅｓｄ保護素子を有する半導体装置
KR100364426B1 (ko) 정전 방전 방지장치
US20020005526A1 (en) Electrostatic discharge protective structure and a method for producing it
JPH05160358A (ja) 耐ラッチアップ半導体デバイス
KR101374421B1 (ko) Ｇｇｎｍｏｓ 정전기 보호 소자
KR20010066331A (ko) 이에스디(ｅｓｄ) 보호회로