JPS5987840A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5987840A
JPS5987840A JP57196928A JP19692882A JPS5987840A JP S5987840 A JPS5987840 A JP S5987840A JP 57196928 A JP57196928 A JP 57196928A JP 19692882 A JP19692882 A JP 19692882A JP S5987840 A JPS5987840 A JP S5987840A
Authority
JP
Japan
Prior art keywords
heat
silicone
semiconductor device
bonding
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57196928A
Other languages
English (en)
Other versions
JPS6314499B2 (ja
Inventor
Katsutoshi Mine
勝利 峰
Yoshiji Morita
好次 森田
Satoru Miyamae
宮前　哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Silicone Co Ltd filed Critical Toray Silicone Co Ltd
Priority to JP57196928A priority Critical patent/JPS5987840A/ja
Priority to DE8383903569T priority patent/DE3379883D1/de
Priority to EP83903569A priority patent/EP0124624B1/en
Priority to PCT/JP1983/000405 priority patent/WO1984002036A1/ja
Publication of JPS5987840A publication Critical patent/JPS5987840A/ja
Priority to US07/161,164 priority patent/US5008733A/en
Publication of JPS6314499B2 publication Critical patent/JPS6314499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置、特には、少なくとも半導体装置
表面を加熱接着性シリコーン硬化体で被覆し、加熱接着
してなる半導体装置に関するものである。
半導体装置においては、通常半導体チ・ンプ表面、特に
ＰＮジャンクション、ポンディングパッド部分、微細な
アルミ線もしくは金線等を湿気や不純物による特性劣化
防止および腐食防止のため、さらには熱的、８！械的ス
トレスからの応力緩和メモリー素子のα線遮蔽を目的と
して高純度の被覆材が施されている。そして、表面を被
覆された半導体チ・ンプ、ボンディングワイヤおよび外
部接続用リード線等を固定、包囲被覆する目的で合成樹
脂による封止成形あるＶｌは金属容器、セラミック容器
等による気密封止が施されてしする。
半導体チップ表面を保護する目的の材料は、一般にどヤ
ンクションコーティングレジンやアングコーティング材
と称されている。これらの材料には特別に精製されたシ
リコーン樹脂やポリイミド系樹脂が使用されている。
ジャンクションコーティングレジンには、樹脂を溶剤に
溶解した溶液型や溶剤を含まない無溶剤型があり、一般
的に液状を呈している。
包装形態には１液型や２液型があり、また樹脂の硬化機
構には副生物を発生する縮合型、副生物を発生しない付
加型があり、硬化方法には室温硬化型や加熱硬化型さら
には放射線硬化型等がある。硬化した樹脂の形態には、
応力緩和効果や密着性にすぐれたデル状、応力緩和効果
にすぐれたゴム状および機械的強度、絶縁耐圧【こすぐ
れた硬質樹脂状等がある。
上記のように、ジャンクションコーティングレジンの種
類は多岐多様であるが、半導体に使用するにさいし半導
体の表面状態、設計耐圧、形状やパッケージング方法等
から最適の樹脂が選択されている。選択されたジャンク
ションコーティングレジンは、一般にディスペンサーを
使用して半導体チップ表面上に所望の面積、膜厚が得ら
れるように塗布される。ジャンクションコーティングレ
ノンを塗布した後、該レジンに適した硬化方法９例えば
高温高温雰囲気中での硬化、高温雰囲気中での硬化や、
適当な波長を有するこれらのジャンクションコーティン
グレジンを塗布、硬化した後、一般的には半導体チップ
、ボンディングワイヤ。
外部接続用リード線等を包囲被覆する目的で封止樹脂９
例えばシリコーン樹脂、エポキシ樹脂等による封止成形
あるいは金属容器、セラミック封止等による気密封止が
行なわれている。
しかしながら、上記のような従来の液状のジャンクショ
ンコーティングレジンを使用した半導体装置において、
種々の問題が生じでいる。例えば、 ■　所定の場所のみをジャンクションコーティングレジ
ンで適確に被覆することがむずがしく、被覆してはなら
ない場所までが被覆されることが多い。また、ジャンク
ションコーティングレジンの加熱硬化時に発生する成分
、副生物【 により他の場所が汚染されるのであとからボンディング
ワイヤを接続したり、ハンダづけしようとしても接続不
良がおトる。封止樹脂の密着性が不良となるという問題
が発生している。
■　ワイヤボンディング方式の樹脂封止型ＩＣについて
は、半導体チップ表面、および直径２５μの金ボンディ
ングワイヤを液状の付加反応型シリコーンジャンクショ
ンコーティングレジンで被覆してから加熱によってゴム
状に硬化させた後、外囲をエポキシ樹脂によって封止成
形してなる樹脂封止型ＩＣを一５０℃に３０分間保持し
、ただちに１５０℃に３０分間保持するという熱衝撃試
験に供すると、２０サイクル位からボンディングワイヤ
に接触しているシリコーンジャンクションコーティング
レジンの膨張、収縮に起因すると考えられるボンディン
グワイヤが断線すると０う問題が発生している。
■　ワイヤボンディング方式の樹脂封止型トランジスタ
については、半導体チップ表面および直径３０μアルミ
ボンデイングワイヤを、液状の付加反応型シリコーンジ
ャンクションコーティングレジンで被覆してから、加熱
によってゴム状に硬化した後、外囲をシリコーン封止樹
脂で封止成形してなるトランジスタに、放熱用シリコー
ンコンパウンドを塗布した後、通電断続を繰返す熱疲労
テストに供すると２０００サイクルからボンディングワ
イヤに接触しているジャンクションコーテイング材が侵
入したシリコーンオイル分により膨潤したことに起因す
ると考えられるボンディングワイヤ断線が発生するとい
う問題が発生している。
■　ハイブリッドＩＣについては、基板上の微小部分に
高粘度の綜合型シリコーンジャンクションコーティング
レジンを塗布し、室温で２４時間放置してゴム状に硬化
させた後、塗布部に近接するポンディングパッド部分に
金線を接続すると、液状シリコーンレジンのパッド部分
への拡散に起因すると考えられる金ボンディングワイヤ
の接続不良が多発するという問題が発生している。
そこで、本発明者らは、上記問題の発生を防止すべく鋭
意研究した結果、本発明に到達するに至った。すなわち
、本発明は、半導体装置において少なくとも半導体装置
の主要部表面を加熱接着性シリコーン硬化体で被覆し、
加熱接着してなることを特徴とする半導体装置に関する
。
これを説明するに、本発明において半導体装置とは、ト
ランジスタ、サイリスク等の個別半導体のみならず、）
１イブリッドＩＣ，モノリシックＩＣ等のＩＣを包含す
る広義の半導体装置をいう。
また、ワイヤボンディング方式の半導体装置のみならず
フリップ方式の半導体装置やビームリード方式の半導体
装置を包含する。
また、加熱接着性シリコーン硬化体とは、シリコーン硬
化体であって、その表面を被着体に接触した状態で加熱
すると被着体に接着するものをいう。この加熱接着性シ
リコーン硬化体の例として、■硬化状態でケイ素原子結
合水素原子を有するシリコーン硬化物、■硬化状態でケ
イ素原子結合加水分解性基を有するシリコーン硬化物お
よび■硬化状態でケイ素原子結合水素原子とケイ素原子
結合加水分解性基を有するシリコーン硬化物がある。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサンおよび白金化合物触媒を主剤とし、ケイ素原
子結合ビニル基に対してケイ素原子結合水素原子が大過
剰になる形で配合した組成物を硬化してなるものがある
。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサン、アリルトリアルコキシシラン、白金化合物
触媒を主剤とする組成物を硬化してなるものがある。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサン、アリルトリアルコキシシラン、白金化合物
触媒を主剤とし、ケイ素原子結合ビニル基に対してケイ
素原子結合水素原子が大過剰になる形で配合した組成物
を硬化してなるものがある。
加熱接着性シリコーン硬化体は、低硬度のゴム弾性体か
ら高硬度のレジン状まで可能であり、必要に応じて付加
反応遅延剤、無機質充填材、有機質充填材、耐熱剤、顔
料等を含有していてもよいが、半導体の特性に悪影響を
およぼす不純物、特にアルカリ金属、ハロゲンイオンの
各含有率は５１）ｌ）ｍ以下が望ましい。また、近年問
題になっているα線による誤動作防止を目的とした半導
体メモリー素子のα線遮蔽材用に関しては、加熱接着性
シリコーン硬化体に含まれるウラン（Ｕ）、トリウム（
Ｔｈ）等の放射性元素の総合有量は１　ｐｐｂ以下が望
ましい。
加熱接着性シリコーン硬化体の形状は、フィルム状ない
しシート状が好ましく、その膜厚は、その使用目的や半
導体の種類によって適宜選択されるが、好ましくは１１
１１ｍ以下であり、取り扱い作業上３０μ以上が好まし
い。加熱接着性シリコーン硬化体は、単独で使用しても
よいし、半導体の特性に悪影響をおよぼさない高純度の
耐熱性基材９例えば、ポリイミド、ポリアミド、ポリイ
ミドアマイド等のフィルムや、ガラスクロス等を片面に
積層して強度を向上させた形で使用してもよい。
本発明の半導体装置は少なくとも主要部表面を加熱接着
性シリコーン硬化体で被覆後、加熱することにより、例
えば７０℃以上で３０分以上加熱することによって、少
なくとも半導体装置の主要部表面に強固に接着させ、つ
いで封止層を設けることにより製造される。
封止層は、セラミックパッケージ、金属製キャンなどの
気密封止、あるいは成形用シリコーン樹脂組成物、成形
物エポキシ樹脂組成物などの樹脂封止により適宜構成さ
れる。
本発明で、半導体装置の主要部とは、能動素子部分、例
えば、個別素子および半導体ＩＣ；受動素子部分、例え
ば、レン゛スターおよびコンデンサーならびに回路をい
う。半導体チップの主要部も同様である。
なお、本発明の半導体装置においては、半導体装置の主
要部表面が加熱接着性シリコーン硬化体で被覆され、加
熱接着されていればよく、半導体装置の主要部表面の他
にその周辺部表面が加熱接着性シリコーン硬化体により
被覆され、加熱接着されていてもよい。しかし、半導体
装置がワイヤボンディング方式であるときは、加熱接着
性シリコーン硬化体がボンディングワイヤに接触してな
いこと、半導体装置が７リツプチツプ方式であるときは
加熱接着性シリコーン硬化体がハンダに接触していない
こと、半導体装置がビームリード方式であるときは加熱
接着性シリコーン硬化型がビームリードに接触していな
いことを特徴とする。
また、半導体装置がハイブリッドＩＣであって半導体チ
ップの他に他の部品や回路を含むと島は、他の部品や回
路さらには絶縁基板も加熱接着性シリコーン硬化体で被
覆され、加熱接着されていてもよい。
このような他の部品として、例えば、レジスター、コン
デンサーがある。
次に、本発明の実施例の半導体装置を、従来の半導体装
置と比較しつつ、図面に基づいて説明する。
第１図は、従来のワイヤボンディング方式の樹脂封止型
ＩＣの１例の断面図である。半導体チップ１の表面、ポ
ンディングパッド２および直径２５μの金ボンディング
ワイヤ３の１部が、液状のシリコーンジャンクションコ
ーティングレジン５により被覆され、加熱硬化されてお
り、さらにボンディングワイヤ３の残部および外部接続
用リード線４の１部とともにエポキシ封止樹脂６で封止
成形されている。このＩＣにおいては最低温度−６５℃
、最高温度１８０℃を３時間で１サイクルさせるヒート
サイクルテストに供したと島にサイクル数２００回でボ
ンディングワイヤ３が断線するという問題、−５０℃に
３０分間保持後ただちに１５０°Ｃに３０分間保持する
ことを繰返す熱衝撃テストに供したときにボンディング
ワイヤ３がサイクル数２０回で断線するという問題、そ
して放熱用シリコーンコンパウンドを塗布し、通電断続
を繰返すという熱疲労テストに供したときにシリコーン
シャンクシ１ンコーテイングレジンー３が浸透してきた
シリコーンオイルにより膨潤してボンディングワイヤ３
が断線するという問題が発生している。
これら問題の発生を回避するために、シリコーンジャン
クションコーティングレジン５をポンディングパッド２
やボンディングワイヤ１に接触させないように半導体チ
ップ１の主要部に被覆しようとしても、シリコーンジャ
ンクションコーティングレジン５が液状であり、半導体
チップ１が微小であるから作業上困難をきわめる。
第２図は、本発明の実施例のワイヤボンディング方式の
樹脂封止型ＩＣの断面図である。半導体チップ１の主要
部が加熱接着性シリコーン硬化体７である加熱接着性シ
リコーンゴムフィルムで被覆され、加熱接着されており
、加熱接着性シリコーンゴムフィルムはボンディングワ
イヤ３にもポンディングパッド２にも接触しないように
配置されており、ポンディングパッド２．ボンディング
ワイヤ線３および外部接続用リード線４の１部とともに
エポキシ封止樹脂６で封止成形されている。このＩＣに
おいては、ヒートサイクルテストに供したと軽にサイク
ル数１０００回でもボンディングワイヤ３が断線するこ
とがなく、熱衝撃テストに供したときにサイクル数６０
０回でもボンディングワイヤ３が断線することがなく、
放熱用シリコーンフンパランｒを塗布し、熱疲労テスト
に供してもボンディングワイヤ３が断線することがない
という特徴がある。
第３図は、従来のフリップチップ方式の中空パッケージ
型ＩＣの１例の断面図である。半導体チップ１がハンダ
８により基板９に固定されており、ハンダ８を介して外
部接続用リード線４に接続しており、半導体チップ１と
ハンダ８の全体、外部接続用リード線４の１部および基
板９の１部が液状のシリコーンシャンクシ９ンコーテイ
ングレジン５により被覆され、加熱硬化されており、さ
らにプラスチックケース１０により中空包装されている
。
このＩＣも、ヒートサイクルテストに供したときにサイ
クル数３００回でハンダ８にクラックがはいるという問
題。
ヒートシタツクテストに供したとぎにサイクル数５０回
でハンダ８にクランクがはいるという問題、放熱用シリ
コーンコンパウンドを塗布し、熱疲労テストに供したと
きにシリコーンシャンクジタンコーティングレジン５が
浸透シてきたシリコーンオイルにより膨潤してハンダ８
にクラックがはいるという問題がある。このタイプのＩ
Ｃを製造する際に半導体チップ１の主要部を液状のシリ
コーンシャンクジタンコーティングレジン５により被覆
し、加熱硬化させ、ついでハンダ８により基板９に固定
しようとしても半導体チップ１の１ｉ４１ｓの周辺部が
シリコーンジャンクションコーティングレジン硬化時の
シリコーン系発散物により汚染されてハンダ８の接着が
不良となり、事実上製造不可能である。
ｔｔＳ４図は、本発明の実施例の７リツプチツプ方式の
中空パッケージ型ＩＣの断面図である。半導体チップ１
がハンダ８により基板９に固定されており、ハンダ８を
介して外部接続用リード線４に接続しており、半導体チ
ップ１の主要部が加熱接着性シリコーン硬化体７である
加熱接着性シリコーンゴムフィルムにより被覆され、加
熱接着されており、さらにプラスチックケース１０によ
り中空包装されている。　このＩＣにおいては、加熱接
着性シリコーンゴムフィルムがハンダ８に接触せず、基
板９との間に空隙があるのでヒートサイクルテストに供
したときにサイクル数１０００回でもハンダ８にクラッ
クがはいらず、ヒートショックテストに供したと外にサ
イクル数８００回でもハンダ８にクラックがはいらず、
放熱用シリフーンコンパウンドを塗布し、熱疲労テスト
に供してもハンダ８にクラックがはいらないという特徴
がある。
第５図は、従来のビームリード方式中空パッケージ型工
Ｃの断面図である。半導体チップ１がビームリード１１
を介して外部用接続用リード線４に固定接続されており
、半導体チップ１の全体、ビームリード１１の大部分お
よび半導体チップ１と基板９との開の空間が液状のシリ
コーンジャンクションコーティングレジン５により被覆
・注入され、加熱硬化され、さらにプラスチックケース
１０により中空包装されている。
このＩＣも、ヒートサイクルテストに供したときにサイ
クル数４００回で半導体チップ１とビームリード１１と
の接着またはビームリー）１１と外部接続用リード線４
との接着が破壊するという問題、ヒートシラツクテスト
に供したと外に少ないサイクル数１００回で半導体チッ
プ１とビームリード１１との接着またはビームリード１
１と外部接続用リード線４との接着が破壊するという問
題がある。
半導体チップ１の主要部を液状のシリコーンジャンクジ
タンコーティングレジン５により被覆し、加熱硬化させ
、ついでビームリード１１を介して外部接続用リード線
４に固定接続しようとしても、半導体チップ１の主要部
の周辺部も被覆されかねず、たとえ被覆されなくてもシ
リコーンジャンクションコーティングレジン硬化時のシ
リコーン系発散物により汚染されてビームリード１１の
半導体チップ１への接着が不良となり、事実上製造不可
能である。
第６図は、本発明の実施例であるビームリード方式中空
パッケージ型ＩＣの断面図である。半導体チップ１の主
要部が加熱接着性シリコーン硬化体７である加熱接着性
シリコーンレジンフィルムにより被覆され、加熱接着さ
れており、半導体チップ１がビームリード１１を介して
外部接続用リード線４に固定接続されており、その際ビ
ームリード７および基板９が加熱接着性シリコーンレジ
ンフィルム７に接触しないように配置されており、さら
にプラスチックケース１０により中空包装されている。
、：のＩＣ１，＝＃いては、加熱接着性シリコーンレジ
ンフィルム７がビームリード１１に接触せず、基板９と
の開に空隙があるので、ヒートサイクルテストに供した
ときに毎イクル数１０００回でも半導体チップ１とビー
ムリード１１との接着およびビームリード１１と外部接
続用リード線との接着が破壊されず、ヒートショックテ
ストに供したときにサイクル数５００回でも半導体チッ
プ１とビームリード１１との接着およびビームリード１
１と外部接続用リード線４との接着が破壊されないとい
う特徴がある。
第２図および＠４図の半導体装置において使用した加熱
接着性シリコーンゴム硬化体７である加熱接着性シリコ
ーンフィルムは、両末端ジメチルビニルシリル基封鎖メ
チルフェニルシロキサン・ジメチルシロキサン共ｍ合体
（２５℃における粘度２０００ＣＰ）、両末端トリメチ
ルシリル基封鎖メチルハイドロジエンポリシロキサン（
２５℃における粘度２０ＣＰ）および白金ビニルシロキ
サン錯体触媒からなり、ＳｉＨ基／　Ｓ　ｉ　ＣＨ＝　
ＣＨ２基の当量比が４／１になるように配合した組成物
をテフロンフィルム上に流し１００℃で５分間加熱して
硬化させ、厚さ２５０μの生成フィルムをテフロンフィ
ルムからひきはがすことによりつくり、テフロンフィル
ムに接触していなかった方の面を半導体チップへの接着
に使用した。その加熱接着条件は１５０℃で１時間保持
とした。
第６図の半導体装置において使用した加熱接着性シリコ
ーン硬化体７である加熱接着性シリコーンレジンフィル
ムは、ジメチルビニルシロキサン・ジメチルシロキサン
・シロキサン共重合体（２５℃における粘度４０００Ｃ
Ｐ＞、両末端外リメチルシリル基封鎖メチルハイドロジ
エンポリシロキサン（２５℃における粘度２０ＣＰ）お
よび白金ビニルシロキサン錯体触媒からなり、ＳｉＨ基
／　Ｓ　ｉ　ＣＨ＝　ＣＨ２基の当量比が５／１になる
ように配合した組成物をポリプロピレンフィルム上に流
し１００℃で５分間加熱して硬化させ、厚さ１２０μの
生成フィルムをポリプロピレンフィルムからひきはがす
ことによりつくり、ポリプロピレンフィルムに接触して
いなかった方の面を半導体チップへの接着に使用した。
その加熱接着条件は１７０℃で３０分間とした。
次に、ワイヤボンディング方式のシリコーン樹脂封止型
トランジスタにおいて、上記の加熱硬化性シリコーンゴ
ムフィルムを直径３０μのアルミボンディングワイヤに
接触させることなく半導体チップ表面を該加熱硬化性シ
リコーンゴムフィルムを被覆し、加熱接着させ、外囲を
シリコーン封止樹脂で封止成型してなるトランジスタに
、放熱用シリコーンコンパウンドを塗付した後通電断続
を繰返す熱疲労テストに供したところ２００００サイク
ルでもアルミボンディングワイヤが断線することはなか
った。
以上説明したように本発明の半導体装置は、１　その主
要部が加熱接着性シリコーン硬化体により被覆され、加
熱接着されているので信頼性が大きい。
２　保護を必要とする場所のみを適確に被覆保護でき、
被覆してはならない場所が被覆されていないので、ボン
ディングワイヤの断線、ハンダのクラック、ビームリー
ドの剥離などの弊害が起らない。
３　シリコーン硬化体を使用するのでポンディングパッ
ド。
基板表面、外部接続用リード線などがシリコーン分によ
り汚損されずボンディング不良が発生しないし、封止樹
脂の密着性がすぐれているという特徴がある。
【図面の簡単な説明】
第１図は、従来のワイヤボンディング方式の樹脂封止型
ＩＣの断面図である。 第２図は、本発明の実施例のワイヤボンディング方式の
樹脂封止型ＩＣの断面図である 第３図は、従来の７リツプチツプ方式の中空パッケージ
型ＩＣの断面図である。 第４図は、本発明の実施例の７リツプチツプ方式の中空
パッケージ型ＩＣの断面図である。 ！＠５図は、従来のビームリード方式の中空パッケージ
型ＩＣの断面図である。 第６図は、本発明の実施例のビームリード方式の中空パ
ッケージ型ＩＣの断面図である。 １・・・半導体チップ、　　　２・・・ポンディングパ
ッド。 ３・・・ボンディングワイヤ、４・・・外部接続用リー
ド線。 ５１１も・シリコーンジャンクションコーティングレジ
ン。 ６・・・エポキシ封止樹脂、　７・・・加熱接着性シリ
コーン硬化体、　　　　　　　　　８・・・ハンダ。 ９・・・基板、　　　　　　１０・・・プラスチックケ
ース。 １１・・・ビームリード 特許出願人　　トーレ・シリコーン株式会社第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

  1. 【特許請求の範囲】 １　半導体装置において、少なくとも半導体装置の主要
    部表面を加熱接着性シリコーン硬化体で被覆し、加熱接
    着してなることを特徴とする半導体装置。 ２　ワイヤボンディング方式の半導体装置において、加
    熱接着性シリコーン硬化体をボンディングワイヤに接触
    させることなく、少なくとも半導体装置の主要部表面を
    加熱接着性シリコーン硬化体で被覆し、加熱接着してな
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。 ３７リツプチツプ方式の半導体装置において、加熱接着
    性シリコーン硬化体をハンダに接触させることなく、少
    なくとも半導体装置の主要部表面を加熱接着性シリコー
    ン硬化体で被覆し、加熱接着してなることを特徴とする
    特許請求の範囲第１項記載の半導体装置。 ４　ビームリード方式半導体装置において、加熱接着性
    シリコーン硬化体をビームリードに接触させることなく
    、少なくとも半導体装置の主要部表面を加熱接着性シリ
    コーン硬化型で被覆し、加熱接着してなることを特徴と
    する特許請求の範囲第１項記載の半導体装置。 ５　半導体装置の主要部が、半導体チ・ノブの主要部で
    ある特許請求の範囲第２項、１３項または第４項記載の
    半導体装置。
JP57196928A 1982-10-11 1982-11-10 半導体装置 Granted JPS5987840A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57196928A JPS5987840A (ja) 1982-11-10 1982-11-10 半導体装置
DE8383903569T DE3379883D1 (en) 1982-11-10 1983-11-10 Semiconductor device
EP83903569A EP0124624B1 (en) 1982-11-10 1983-11-10 Semiconductor device
PCT/JP1983/000405 WO1984002036A1 (fr) 1982-11-10 1983-11-10 Dispositif a semiconducteur
US07/161,164 US5008733A (en) 1982-10-11 1988-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196928A JPS5987840A (ja) 1982-11-10 1982-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS5987840A true JPS5987840A (ja) 1984-05-21
JPS6314499B2 JPS6314499B2 (ja) 1988-03-31

Family

ID=16365993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196928A Granted JPS5987840A (ja) 1982-10-11 1982-11-10 半導体装置

Country Status (5)

Country Link
US (1) US5008733A (ja)
EP (1) EP0124624B1 (ja)
JP (1) JPS5987840A (ja)
DE (1) DE3379883D1 (ja)
WO (1) WO1984002036A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07252420A (ja) * 1994-03-14 1995-10-03 Toray Dow Corning Silicone Co Ltd コンフォーマルコーティング剤
JP2000119627A (ja) * 1998-10-12 2000-04-25 Dow Corning Toray Silicone Co Ltd 接着性硬化シリコーンシートの保存方法
JP2007244706A (ja) * 2006-03-17 2007-09-27 Jms Co Ltd アダプタ
US11872366B2 (en) 2018-10-04 2024-01-16 Koyo Sangyo Co., Ltd. Connecting structure for medical use

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230344A (ja) * 1985-04-05 1986-10-14 Toray Silicone Co Ltd 樹脂封止型半導体装置
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
EP0407585A4 (en) * 1988-07-15 1992-06-10 Toray Silicone Co. Ltd. Semiconductor device sealed with resin and a method of producing the same
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH03116857A (ja) * 1989-09-29 1991-05-17 Mitsui Petrochem Ind Ltd 発光または受光装置
JP2548625B2 (ja) * 1990-08-27 1996-10-30 シャープ株式会社 半導体装置の製造方法
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
US6617674B2 (en) 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
ITUB20155681A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo elettronico resistente a radiazioni e metodo per proteggere un dispositivo elettronico da radiazioni ionizzanti
US10327655B2 (en) * 2016-04-11 2019-06-25 Paradromics, Inc. Neural-interface probe and methods of packaging the same
WO2018183967A1 (en) 2017-03-30 2018-10-04 Paradromics, Inc. Patterned microwire bundles and methods of producing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527463B2 (ja) * 1973-02-28 1980-07-21
JPS5067077A (ja) * 1973-10-12 1975-06-05
JPS519576A (en) * 1974-07-12 1976-01-26 Sharp Kk Handotaisochino seizoho
JPS51114259A (en) * 1975-03-31 1976-10-07 Takeda Chemical Industries Ltd Process for producing granular organic fertilizer
US4331970A (en) * 1978-09-18 1982-05-25 General Electric Company Use of dispersed solids as fillers in polymeric materials to provide material for semiconductor junction passivation
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS55140249A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Semiconductor device
DE3278567D1 (en) * 1981-10-03 1988-07-07 Japan Synthetic Rubber Co Ltd Solvent-soluble organopolysilsesquioxanes, processes for producing the same, and compositions and semiconductor devices using the same
JPS5891663A (ja) * 1981-11-27 1983-05-31 Nec Corp 半導体装置およびその製造方法
DE3222791A1 (de) * 1982-06-18 1983-12-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiter-bauelementen
JPS5947745A (ja) * 1982-09-10 1984-03-17 Toshiba Chem Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480358A (en) * 1977-12-08 1979-06-27 Shin Etsu Chem Co Ltd Curable organopolysiloxane composition
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
JPS57114259A (en) * 1981-01-07 1982-07-16 Nec Corp Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07252420A (ja) * 1994-03-14 1995-10-03 Toray Dow Corning Silicone Co Ltd コンフォーマルコーティング剤
JP2000119627A (ja) * 1998-10-12 2000-04-25 Dow Corning Toray Silicone Co Ltd 接着性硬化シリコーンシートの保存方法
JP2007244706A (ja) * 2006-03-17 2007-09-27 Jms Co Ltd アダプタ
US11872366B2 (en) 2018-10-04 2024-01-16 Koyo Sangyo Co., Ltd. Connecting structure for medical use

Also Published As

Publication number Publication date
JPS6314499B2 (ja) 1988-03-31
WO1984002036A1 (fr) 1984-05-24
EP0124624A4 (en) 1986-08-21
US5008733A (en) 1991-04-16
DE3379883D1 (en) 1989-06-22
EP0124624A1 (en) 1984-11-14
EP0124624B1 (en) 1989-05-17

Similar Documents

Publication Publication Date Title
JPS5987840A (ja) 半導体装置
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
EP1783828A1 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
US5215801A (en) Silicone resin electronic device encapsulant
US5165956A (en) Method of encapsulating an electronic device with a silicone encapsulant
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
EP0340492A2 (en) Conformal sealing and interplanar encapsulation of electronic device structures
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
EP1067163A1 (en) Adhesive and semiconductor devices
EP0469614B1 (en) Flip-chip semiconductor device
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JP2674701B2 (ja) 半導体装置
JP2608407B2 (ja) 樹脂封止型半導体装置
US6211277B1 (en) Encapsulating material and LOC structure semiconductor device using the same
JPS62210651A (ja) 樹脂封止型半導体装置
JPH0345542B2 (ja)
JPH01139648A (ja) 熱伝導性樹脂組成物
JPS62281434A (ja) チツプキヤリアパツケ−ジ
JPS6072250A (ja) 樹脂封止形半導体装置
JPS60176242A (ja) 半導体装置
JPH08148612A (ja) 半導体装置およびその製造方法
Wong Silicone-Based Polymers in Electronic Packaging
JPH02125644A (ja) 樹脂封止半導体装置