KR0157844B1 - 수지봉지형 반도체장치 및 제조방법 - Google Patents

수지봉지형 반도체장치 및 제조방법

Info

Publication number
KR0157844B1
KR0157844B1 KR1019900700503A KR900700503A KR0157844B1 KR 0157844 B1 KR0157844 B1 KR 0157844B1 KR 1019900700503 A KR1019900700503 A KR 1019900700503A KR 900700503 A KR900700503 A KR 900700503A KR 0157844 B1 KR0157844 B1 KR 0157844B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor chip
silicon layer
semiconductor
chip
Prior art date
Application number
KR1019900700503A
Other languages
English (en)
Other versions
KR920700476A (ko
Inventor
아케미 코오고
가쓰토시 미네
Original Assignee
모리나카 마사미
토오레이 시리콘 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17788888A external-priority patent/JP2701045B2/ja
Priority claimed from JP1157329A external-priority patent/JP2701072B2/ja
Application filed by 모리나카 마사미, 토오레이 시리콘 가부시키가이샤 filed Critical 모리나카 마사미
Publication of KR920700476A publication Critical patent/KR920700476A/ko
Application granted granted Critical
Publication of KR0157844B1 publication Critical patent/KR0157844B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

내용 없음

Description

[발명의 명칭]
수지봉지형 반도체 장치 및 그 제조 방법
[도면의 간단한 설명]
제1도는 본 발명의 예비시험으로서 사용되고 있는 접착테스트용 샘플의 단면도이고,
제2도는 실시예1의 접착발현시간을 나타내는 그래프이며,
제3도는 실시예1의 수지봉지형 IC의 단면도이고,
제4도는 종래의 수지봉지형 IC의 단면도이고,
제5도는 실시예3의 접착발현시간을 나타내는 그래프이고,
제6도는 실시예3의 분체상 에폭시수지로 봉지한 SIP형 하이브리드 IC의 단면도이며,
제7도는 분체상 에폭시수지로 봉지한 SIP형 하이브리드 IC의 단면도이고,
제8도는 실시예5의 접착발현시간을 나타내는 그래프이며,
제9도는 실시예5의 용액상 페놀수지로 봉지한 DIP형 하이브리드 IC의 단면도이고,
제10도는 종래예의 용액상 페놀수지로 봉지한 DIP형 하이브리드 IC의 단면도이고,
제11도 및 제12도는 각각 본 발명의 실시예7과 실시예8의 반사형의 수지봉지형 광결합 반도체장치의 단면도이고,
제13도는 비교예 3의 종래의 반사형의 수지봉지형 광결합반도체장치의 단면도이고,
제14도는 본 발명의 실시예9의 대향형의 수지봉지형 광결합반도체장치의 단면도이고,
제15도는 절연내압시험결과를 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명
A : 실리콘경화물 B : 봉지용수지
C : 알루미판 1 : 모놀리식 IC칩
2 : 터브 3 : 본딩패드
4a : 금제 본딩와이어 4b : 알루미제 본딩와이어
5a : 실리콘 고무층 5b : 실리콘 수지층
6a : 봉지용 에폭시수지 6b : 봉지용 페놀수지
7 : 외부접속용 리이드선 8 : 세라믹 기판
9 : 오존처리 또는 오존과 자외선 조사로 처리된 표면
10 : 반도체 발광소자 11 : 반도체 수광수자
12 : 투과성의 실리콘 고무경화체 13 : 오존처리층
13B : 오존처리에 부가하여 자외선 조사처리한 층
14B : 반도체 소자가 재치된 인너리드 부
[발명의 상세한 설명]
[기술 분야]
본 발명은 수지봉지형 반도체 장치에 관한 것으로, 특히 반도체칩이 도전부재에 의하여 외부 접속용 리드선에 전기적으로 접속된 수지봉지형 반도체 장치에 관한 것이다.
[배경 기술]
반도체칩이 도전부재에 의하여 외부접속용 리드선에 전기적으로 접속된 수지봉지형 반도체 장치에 있어서는, 반도체칩 표면의 PN 접합부, MOS 게이트부, 본딩패드부, 미세한 알루미배선 등 특히 도전부재에 있는 본딩와이어, 납땜범프, 비임리이드 등의 습기나 불순물에 의한 변질, 부식을 방지하기 위하여, 더욱이 봉지형 수지의 온도 변화에 수반한 팽창, 수축에 기인하는 응력이나 기계적 응력을 완화시키기 위하여, 고순도의 실리콘수지, 실리콘 고무, 실리콘겔과 같은 경화실리콘층으로 피복되어 있다. 그리고 경화실리콘층으로 피복된 상부를 봉지용 수지로 봉지성형하고 있다. 제4도는 이과 같은 종래예의 수지봉지형 반도체 장치의 단면도이다. 모놀리식 IC칩(1)표면, 본딩패드(3) 및 금제본딩와이어(49)의 일부가 액상의 경화성 실리콘 고무조성물에 의하여 피복되고, 가열경화되어서 실리콘 고무층(5a)을 형성하고 있으며, 그리고 본딩와이어(4a)의 잔여부분 및 외부 접속용 리드선(7)의 인너부분 모두 에폭시수지(6a)와 같은 봉지용수지에 의하여 봉지성형되어 있다.
그러나, 이와 같은 수지봉지형 반도체 장치에 있어서, 경화실리콘층의 두께는 일반적으로 100∼500㎛로 비교적 두껍다. 따라서, 금제본딩와이어(4a)의 일부도 실리콘 고무층(5a)중에 매몰된 상태에 있게 된다. 이 때문에, 에폭시수지(6a)와 같은 봉지용 수지에 의하여 실리콘 피복된 모놀리식 IC칩(1), 본딩와이어(4a) 및 외부 접속용 리이드선(7)의 인너부분을 봉지성형할 때, 혹은 봉지 성형물을 써멀 사이클테스트나 써멀쇽크테스트를 받게 할 때에 본딩와이어(4a)가 단선된다고 하는 문제점이 있었다.
또한 상기의 봉지성형물을 프린트기판상에 표면실장할 때에 260℃의 땝납용융물에 침적하고, 이어서 인상하여 냉각할 때의 열충격에 의하여 금제의 본딩와이어(4a)가 단선되기도 하고, 봉지용의 에폭시수지(6a)에 균열이 생긴다든지 반도체 장치의 내습성이 열화하는 등의 문제점이 있었다. 그러한 문제가 발생하는 이유는, 경화실리콘층을 형성하는 실리콘에 대하여 적절한 조치를 시행하지 아니하였기 때문이며, 봉지용에폭시수지(6a)와 실리콘고무층(5a)이 접착·일체화되어 있지 않기 때문이다. 그 때문에, 써멀 사이클테스트나 써멀 쇽크테스트를 할 때, 혹은 프린트 기판상에 실장할 때의 열충격이, 봉지용의 에폭시수지(6a)와 실리콘 고무층(5a)을 급속히 팽창, 수축시켜 이 두재료의 열팽창 계수의 차이에 의하여 이 두재료의 경계면이 미끄러져 움직이고, 또한 봉지용의 에폭시수지(6a)와 실리콘 고무층(5a)의 미세한 간극으로 습기가 침입하며, 더욱이 이 습기가 팽창하기 때문이다. 반도체 발광소자와 반도체 수광소자와의 사이를 투광성의 실리콘경화체에 의하여 광학적으로 결합한 수지봉지형 반도체장치에 있어서도 마찬가지의 문제가 있었다.
이와 같은 문제를 해결하기 위하여, 특개소 59-87840호나 특개소 61-230344호나 특개소 61-214585호에 의한 제안이 있었지만, 충분히 해결되지 않아서 본 출원인은 특개소 62-101668호에 의하여 보다 새로운 제안을 하였다.
본 발명은, 이상과 같은 종래기술의 문제점을 확실히 해소하는 것을 목적으로 하고 있으며, 구체적으로는 반복하여 히트사이클이나 열충격을 가하거나 통전단속을 반복하거나 장시간 가압하에 놓아두어도, 본딩와이어 등의 도전부재가 좀처럼 단선이나 파손되지 않고, 봉지용 수지가 좀처럼 파괴되지도 않으며 내습성, 내부식성, 응력완화성에 아주 뛰어난 수지봉지형 반도체 장치 및 그 제조방법을 제공하기 위한 것이다.
[발명의 개시]
이들의 목적은,
(1) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속되고, 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분이 경화실리콘층에 의하여 접착피복된 수지봉지형 반도체 장치에 있어서, 상기 경화실리콘층의 표면이 오존처리되어 있고, 오존처리된 경화실리콘층 표면이 그의 위를 피복하는 봉지용수지와 접착일체화하여 있는 것을 특징으로 하는 수지봉지형 반도체 장치.
(2) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속되고, 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분이 경화실리콘층에 의하여 접착피복된 수지봉지형 반도체 장치에 있어서, 상기 경화실리콘층의 표면이 오존처리에 가하여 자외선 조사처리되어 있고, 오존과 자외선조사로 처리되어진 경화실리콘층 표면이 그의 위를 피복하는 봉지용 수지와 접착일체화되어 있는 것을 특징으로 하는 수지봉지형 반도체 장치.
(3) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체 장치의 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분을 경화성·자기접착성 실리콘조성물로 피복하고, 상기 경화성, 자기접착성 실리콘 조성물을 경화시켜서, 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 상기 경화성 실리콘층에 오존처리를 행하며, 이어서 오존처리된 그 경화성 실리콘층 표면을 피복하도록 봉지용 수지로 봉지성형하는 것을 특징으로 하는 상기(1)의 수지봉지형 반도체 장치에 제조 방법.
(4) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체 장치의 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분을 경화성·자기접착성 실리콘 조성물을 경화시켜서, 반도체칩 표면 및 도전부재의 적어도 상기 반도체칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 상기 경화실리콘층에 오존처리에 가하여 자외선조사를 하고, 이어서 오존처리와 자외선조사로서 처리한 상기 경화성실리콘 표면을 피복하도록 봉지수지로 봉지성형하는 것을 특징으로 하는 상기(2)의 수지봉지형 반도체 장치의 제조 방법.
(5) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체 장치의 상기 반도체칩 표면 및 상기 도전부재의 적어도 상기 반도체칩에 근접한 부분을 열경화성·자기접착성 실리콘 조성물로 피복하고, 상기 열경화성, 자기접착성 실리콘 조성물에 오존처리를 행한 후 비교적 저온으로 가열경화시켜서 상기 반도체칩 표면 및 도전부재의 적어도 상기 반도체칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 이어서 오존처리된 상기 경화실리콘 표면을 피복하도록 봉지용 수지로 봉지성형하는 것을 특징으로 하는 상기(1)의 수지봉지형 반도체 장치의 제조 방법.
(6) 반도체칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체 장치의 상기 반도체칩 표면 및 도전부재의 적어도 상기 반도체칩에 근접한 부분을 열경화성·자기접착성 실리콘 조성물로 피복하고, 상기 열경화성·자기접착성 실리콘 조성물에 오존처리와 이것에 가하여 자외선조사를 행한 후 비교적 저온으로 가열경화시켜서 상기 반도체칩 표면 및 경화실리콘층을 형성하고, 이어서 오존처리와 자외선조사로 처리된 상기 경화실리콘층 표면을 피복하도록 봉지용 수지로 봉지성형하는 것을 특징으로 하는 상기(2)의 수지봉지형에 의하여 달성된다.
본 발명을 설명함에 있어, 본 발명에서의 반도체 장치로는, 다이오드, 트랜지스터, 사이리스터 등의 개별반도체 장치만이 아니고, 모놀리식 IC, 하이브리드 IC 등의 IC, 옵토 아이솔레이터(opto isolotor) 그리고 LS1를 포함하는 광의의 반도체 장치를 말한다. 또한 반도체칩은 상기 반도체 장치의 주요부인 다이오드칩, 발광다이오드칩, 트랜지스터칩, 사이리스터칩, 모놀리식 IC칩, 그리고 하이브리드 IC 중이나 옵토아이솔레이터중의 상기 칩 등을 말한다. 또한 도전부재는 반도체칩을 외부접속용 리이드선과 전기적으로 접속하기 위한 것이며, 대표적 예로서 알루미늄, 금, 동 등으로서 된 본딩와이어이지만 플리프(flip) 방식의 반도체 장치에 있어서의 납땜범프나, 비임리이드 방식의 반도체 장치에 있어서의 비임리이드 등이어도 된다. 도전부재는, 통상 외부접속용 리이드선의 인너부분에 직결되어 있지만 하이브리드 IC에 있어서와 같이 기판상의 후막회로나 박막회로를 개재하여 인너부분에 접속되어 있어도 된다.
또한 봉지용수지는, 반도체의 특성, 신뢰성에 악영향을 미치지 않는 유기수지이어도 되고, 폴리페닐렌설페이트 수지로 대표되는 열가소성수지, 에폭시수지, 실리콘수지, 페놀수지로 대표되는 열경화성 수지 등도 된다. 봉지용 수지의 봉지에 공급되는 형태는, 상온에서 액상, 페이스트상, 고형상, 고상 등의 어느것이어도 되며, 소위 수지의 다른 충전제, 기타 첨가제를 함유하는 것이 많고, 열경화성 수지에 대하여서는, 경화제를 더 함유하고 있다.
또한 경화실리콘층은 경화성 실리콘 조성물을 실온하에 방치, 가열, 적외선조사, 전자선조사 등, 어느것 중의 하나 이상의 수단으로 경화시킨 것이며, 경화전의 형태는 상온에서 액상, 페이스트상, 떡형상, 껌상, 분립상(紛粒狀), 고형상(固形狀) 등의 어느 것이어도 된다. 경화실리콘층은 상온에서 경질수지상, 고무상, 겔상, 이들의 중간적 성능의 어느것이어도 된다.
경화실리콘층은, 반도체칩 표면 및 도전부재를 적어도 반도체칩에 근접한 부분에 접착하는 형으로서 반도체칩 표면 및 도전부재의 적어도 반도체칩에 근접한 부분을 피복하고 있고, 동시에 경화실리콘층의 오존처리 또는 오존과 자외선 조사로서 처리된 표면이 그의 위를 피복하는 봉지형 수지와 접착하여 일체화하고 있다. 여기서 접착일체화라고 하는 것은 열적 스트레스나 기계적 스트레스를 부하하여도 경화실리콘층과 봉지용 수지가 그 계면에서 박탈하는 것이 아니고, 억지로 벗기어 내려고 하면, 경화실리콘층과 봉지용 수지의 어느 것인가가 파괴하는 정도로 견고하게 접착하고 있는 것을 말한다.
경화실리콘층을 형성하고 있는 경화실리콘의 대표적인 예로서는,
(1) 경화상태에서 규소원자결합 수소원자를 가지는 실리콘 경화물,
(2) 경화상태에서 규소원자결합 가수분해성기(加水分解性基)를 가지는 실리콘 경화물.
(3) 경화상태에서 규소원자결합 알케닐기를 가지는 실리콘 경화물
(4) 경화상태에서 규소원자결합 수소원자와 규소원자결합 가수분해성기를 가지는 실리콘 경화물.
(5) 경화상태에서 규소원자결합 알케닐기 및 규소원자결합 가수분해성기를 가지는 실리콘 경화물이 있다.
(1)의 실리콘 경화물로서는 예를 들어 비닐기 함유 올가노폴리실록산, 올가노하이드로젠 폴리실록산 및 백금화합물 촉매를 주제로 하여, 규소원자결합비닐기에 대하여 규소원자결합 수소원자가 크게 과잉으로 되도록한 비율로 배합한 경화성·자기접착성 실리콘 조성물을 경화시킨 것이다.
(2)의 실리콘 경화물로서는, 예를 들면 비닐기 함유 올가노폴리실록산, 올가노하이드로젠 폴리실록산, 반응성 접착촉진제(예를 들면, 비닐트리알콕시실란, 아릴트리알콕시실란 또는 γ-메타클릴옥시프로필트리알콕시실란) 및 백금화합물 촉매를 주제로 하는 경화성·자기접착성 실리콘 조성물을 경화시킨 것이 있다.
(3)의 실리콘 경화물로서는, 예를 들면 비닐기 함유 올가노폴리실록산, 올가노하이드로젠 폴리실록산 및 백금화합물 촉매를 주제로 하여, 규소원자 결합원자에 대하여 규소원자결합 비닐기가 크게 과잉으로 되도록 한 비율로 배합한 경화성·자기접착성 실리콘 조성물을 경화시킨 것이 있다.
(4)의 실리콘 경화물로서는, 예를 들면 비닐기 함유 올가노폴리실록산, 올가노하이드로젠 폴리실록산, 반응성 접착촉진제(예를 들면, 비닐트리알콕시실란, 아릴트리알콕시실란 또는 γ-메타클릴옥시프로필트리알콕시실란) 및 백금화합물 촉매를 주제로 하여 규소원자결합 비닐기에 대하여 규소원자결합 수소원자가 크게 과잉으로 되도록 한 비율로 배합한 경화성·자기접착성 실리콘 조성물을 경화시킨 것이 있다.
(5)의 실리콘 경화물로서는, 예를 들면 비닐기 함유 올가노폴리실록산, 올가노하이드로젠 폴리실록산, 반응성 접착촉진제(예를 들면, 비닐트리알콕시실란, 아릴트리알콕시실란 또는 γ-메타클릴옥시프로필트리알콕시실란) 및 백금화합물 촉매를 주제로하여, 규소원자 결합 수소원자에 대하여 규소원자결합 비닐기가 크게 과잉으로 되도록 한 비율로 배합한 경화성·자기접착성 실리콘 조성물을 경화시킨 것이다. 경화성·자기접착성 실리콘 조성물은, 상술한 바와 같이 부가반응경화형의 것이 바람직하고, 그 중에서도 열경화성의 것이 더욱 바람직하지만, 유기과산화물에 의한 래디칼반응 경화형이나 축합반응 경화형이어도 된다.
경화성실리콘조성물은, 부가반응지연제, 보강성충진제, 중량충진제, 내열제, 안료 등을 함유하고 있어도 되지만 반도체 특성에 악영향을 미치는 불순물, 특히 알카리 금속, 할로겐 이온의 함유량은 1ppm 이하가 바람직하며, α선에 의한 소프트에러 방지의 관점에서 우란, 토리움 등의 방사성 원소의 총 함유량은 0.1ppm 이하가 바람직하다.
경화실리콘층은, 반도체칩 표면의 PN 접합부, MOS 게이트부, 알루미늄 배선, 본딩패드등 기능부분을 피복하며, 더욱이 본딩와이어, 납땜범프, 비임리이드와 같은 도전부재중 적어도 반도체칩에 근접한 부근을 피복하고 있다. 기타 필요에 따라서 반도체칩의 측면, 도전부재의 잔여부분, 하이브리드 IC에 있어서의 반도체칩과 도전부재 이외의 부분, 예를 들어 박막회로, 레지스터, 콘덴서를 피복하여도 된다. 또한 옵토아이솔레이터에서는 경화실리콘층이 반도체 발광소자와 반도체수광소자 사이의 광로를 형성하고 있다. 그리고 경화실리콘층은 반도체칩 측면의 비기능부분을 피복하고 있는 것이 바람직하다. 경화실리콘층의 두께는, 반도체칩 표면 및 도전부재의 반도체칩에 근접한 부분을 확실히 피복하는 정도의 것이면 되고, 수 ㎛이상인 것이 바람직하고, 통산은 10 내지 500㎛정도이며, 극단의 경우는 수 mm이어도 된다.
경화실리콘층의 표면이 오존처리 또는 자외선조사로 처리되어 있는 것은 본 발명의 중요한 구성요소이며, 이 경화실리콘층의 위를 피복하는 봉지용 수지와의 접착일체화를 확실히 하는 것이 극히 중요하다.
본 발명의 사용되는 오존원(源)으로는 특별히 한정하는 것은 아니며, 예를 들면 포토레지스트나 실리콘 웨이퍼의 클린닝에 사용되는 무성방전을 사용한 오존발생장치가 있다. 원료가스는 산소이거나 공기이어도 좋다. 처리에 필요한 오존농도는 경화실리콘층의 성질에 따라서 변화하지만 고농도인 경우가 보다 효과적이며, 처리시간의 단축을 도모할 수가 있다. 처리에 필요한 오존농도는 2∼10중량% 이면되고, 처리시간은 1 내지 1200초이면 되나 바람직하기로는 30 내지 600초가 좋다.
또한, 오존처리와 자외선 조사를 동시에 행하면 실리콘 경화물의 성질에 따라서는 오존단독으로 처리를 행하는 것보다도 대폭적으로 처리시간을 단축할 수 가 있고, 작업능률을 향상시킬 수 있는 이점이 있다. 이 방법에 있어서도 오존농도는 2 내지 10중량%의 범위이면 되며 처리 시간도 30 내지 600초의 범위에서 행하면 된다.
본 발명에 있어서, 오존처리와 동시에 사용되는 자외선을 통상의 고강도 자외선이며, 오존처리시간과 동일하게 같은 시간 조사하여도 된다. 자외선의 광원으로서는 예를 들면, 초고압수은등, 고압수은등, 저압수은등이나 캐논수은등이 있으며, 통상 100 내지 3000W의 전력을 가진 자외선램프를 사용하면 된다. 또한 자외선의 조사량은, 경화실리콘의 성질이나 오존의 농도에 따라 변화하며, 통상 100 내지 3000W의 전력을 가진 자외선 램프와 약 1내지 300초간 조사하면 되지만, 10 내지 120초의 조사가 바람직하다.
또한, 본 발명의 경화실리콘층이 열경화성·자기접착성 실리콘조성물로 형성되는 경우는 반도체칩 표면 및 도전부재의 적어도 반도체칩에 근접한 부분을 이 열경화성·자기접착성 실리콘조성물로 피복하기 때문에, 가열하면서 이 피복표면을 오존처리 또는 자외선조사로 처리하여도 된다. 따라서 이 경우 처리에 사용되는 오존의 분해를 방지하기 위해 온도는 비교적 저온, 즉 200℃이하인 것이 바람직하다. 가열은 통상의 가열에 의하여도 되고, 자외선 조사에 사용되는 광원램프의 열에 의하여도 된다.
본 발명의 수지봉지형 반도체장치를 제조하려면, 예를 들어 반도체칩 표면 및 도전부재의 적어도 반도체칩에 근접한 부분을 전술의 열경화성·자기접착성 실리콘조성물로 피복하고, 경화시킨 후 경화실리콘층의 표면에 오존만으로 또는 오존과 자외선조사로서 처리하지만, 이 실리콘 조성물을 경화시키면서 오존만으로 또는 오존과 자외선조사로서 처리하여도 된다.
이때에 경화성·자기접착성 실리콘조성물이 열경화성인 것이 바람직하며, 특히 부가반응경화형의 것이 더욱 바람직하다. 또한 경화는 열경화가 바람직하다. 이어서 반도체칩, 도전부재, 외부접속용 리이드선의 인너부분을 싸서 집어넣도록 봉지용 에폭시수지와 같은 봉지용 수지로 봉지성형하면 된다. 경화성·자기접착성 실리콘조성물에 의한 피복방법에는 적하, 도포, 분무, 침지 등이 있으며, 봉지용 수지에 의한 봉지성형방법에는 트랜스퍼몰드(transfer mould), 사출성형, 분체도장(粉體塗裝), 케이스안으로의 본딩 등이 있다.
본 발명의 수지봉지형 반도체장치는, 반복되는 히트사이클이나 열충격을 받거나, 통전단속을 반복하건, 장시간 가열가압하에 있게 하여도 본딩와이어 등의 도전부재가 단선이나 파괴되지 않고 봉지용수지가 파괴되지 않으며, 내습성, 내부식성, 응력완화성에 뛰어나다고 하는 특징을 가지고 있다.
본 발명의 수지봉지형반도체장치의 제조방법은 경화실리콘층이 반도체 칩 표면 및 도전부재의 적어도 상기 반도체 칩에 근접한 부분을 접착피복함과 동시에 상기 경화실리콘층의 오존처리 또는 오존과 자외선조사로서 처리된 표면이 그 위를 피복하는 봉지형 수지와 접착일체화한 수지봉지형 반도체장치를 효율이 좋고 확실하게 제조될 수 있다고 하는 특징으로 가지고 있다.
[발명을 실시하기 위한 최량의 형태]
다음에, 본 발명의 실시예와 종래 기술을 나타내는 비교예를 설명한다.
예비시험으로서 실리콘 경화물과 그 위를 피복하는 열경화성 봉지수지와의 접착시험을 이하와 같이 행하였다. 즉 경화성 실리콘 조성물을 알루미판(C)상에 3cm 4방, 1mm 두께로 도포한 후, 가열경화시켜 실리콘 경화물(A) 표면을 처리하거나 또는 오존처리와 이것에 부가하여 자외선조사처리를 행한 후, 실리콘 경화물(A) 표면전체를 봉지용수지(B)로 봉지성형하고(제1도 참조), 다음에 실리콘 경화물(A)와 봉지수지(B)와의 계면에서 잡아당겨 벗기어서, 실리콘 경화물(A)와 봉지수지(B)와 접착하여서 응집파괴를 일으킨 부분의 비율을 접착율로 하였다.
실시예 및 비교예에서는 [부]라고 하는 것은 중량부(重量部)를 의미한다. 점도는 25℃에 있어서의 값이다.
히트사이클테스트는, 최저온도 180℃의 사이를 연속적으로 3시간에 1사이클시켜서 행하였다. 열충격 테스트는 -50℃로 30분간 유지한 후 즉시 150℃로 30분간 유지하는 것을 반복하여 행하였다. 열피로테스트는 통전단속을 반복하여 행하였다.
초기 내압시험으로는, 반도체소자를 재치한 외부접속용 리이드선과 반도체 수광소자를 재치한 외부접속용 리이드선과의 사이에 5.0KV의 전압을 인가하여 양품율을 산출하였다.
절연 내압시험으로는, 양 리이드선간의 인가전압을 3.0KV, 5.0KV, 8.0KV, 10.0KV로 하고 각각 10초간 인가하여 양품율을 산출하였다.
내습시험으로는 반도체장치를, (1) 120℃, 2기압으로 150시간 또는 120℃, 2기압으로 300시간 방치하고, 이어서 리이드선 사이에 5KV의 전압을 10초간 인가하여 양품율을 선출하였다.
[실시예 1]
예비시험
(a) 양말단(兩末端) 디메틸비닐실록시기 봉쇄(封鎖) 메틸페닐 실록산·디메틸실록산 공중합체(양(兩) 실록산 단위의 몰비 1 : 9 점도 2000 c.p) 100부
(b) 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠폴리실록산(점도 20c.p) 3.0부
(c) 알릴트리메톡시실란 2.0부
(d) 염화백금산과 디비닐테트라메틸디실록산의 착염백금원자로로 하여 조성물 전체의 5.0ppm으로 되도록 한량으로 되는 부가반응 경화형 실리콘 고무조성물(규소원자결합 수소원자와 (a)성분중의 비닐기의 몰비는 2 : 1이다)을 예비시험용 알루미늄 판상에 적하하고, 100℃에서 10분간 유지하여 경화시킨 후, 5.0중량%의 오존농도 분위기하에서 각각 1, 3, 5, 10, 20분간 놓아둔 후, 시판의 열경화성 에폭시수지로 봉지성형하고, 그후 접착율을 측정하였다. 제2도에 도시된 바와 같이 접착율이 100%에 달하는 것은 처리시간이 3분부터의 샘플이었다.
다음에 와이어본딩방식의 수지봉지형 IC상에 재치된 모놀리식 IC칩(1)의 표면 및 금제본딩와이어(4a)의 상기 칩(1)에 근접한 부분위에, 상기 실리콘 고무조성물을 적하하고, 100℃에서 10분간 유지하여 경화시킨 후 5중량%의 오존농도 분위기하에서 3분간 놓아 두었다가 처리한 후 에 시판의 봉지용 에폭시수지로 봉지성형한 반도체장치(제3도 참조)를 제작하였다.
상기 실리콘 고무조성물이 경화되어서된 실리콘 고무층(5a)은, 모놀리식 IC칩(1)의 표면과 금제본딩와이어(4a)의 상기 IC칩(1)에 근접한 부분을 접착상태에서 피복함과 동시에, 오존처리된 표면(9) 위를 피복하는 봉지용 에폭시수지(6a)와 견고하게 접착하여 일체화하고 있다. 이 수지봉지형 IC는, 히트사이클테스트를 제공했을 때, 사이클수 800회에서도 금제본딩와이어(4a)가 단선하지 않는 것으로 되었다. 또한 본 발명의 반도체 장치에 대하여 PCT (121℃, 2기압)을 700시간 실시한 후, 전기 특성을 측정하였지만, 반도체칩 표면의 알루미 배선회로 등의 이상은 발견되지 않았다.
[비교예 1]
제4도는 종래의 와이어본딩방식의 수지봉지형 IC의 일례의 단면도이다. 터브(2)상에 재치된 모놀리식 IC칩(1)의 표면 및 금제본딩와이어(4a)의 칩(1)에 근접한 부분위에 종래의 부가반응 경화형 실리콘 고무조성물인 실시예 1의 (a)성분 100부, (b)성분 3.0부 및 (c)성분이 백금원자로서 조성물 전체의 5.0ppm으로 되도록 한 량만으로 되는 부가반응 경화형 실리콘 고무조성물을 적하하고, 100℃로 10분간 유지하여 경화시킨후, 금제본딩와이어(4a)의 나머지 부분과 외부접속용 리이드선(7)의 인너부분을 동시에, 시판의 봉지용 에폭시수지(6c)로 봉지성형하였다.
상기 실리콘 고무조성물이 경화하여 된 실리콘 고무층(5a)은, 모놀리식 IC칩(1) 표면과 금제본딩와이어(4a)의 상기 IC칩(1)에 근접한 부분을 겨우 접착한 상태에서 피복함과 동시에 그 위를 피복하는 봉지용 에폭시수지(6a)와 얼핏보아서는 밀착하고 있지만 현미경으로 관찰하면 미세한 간극이 있어 접착되지 않았다.
이 수지봉지형 IC는, 히트사이클테스트를 받을 때에 사이클수 200회에서 금제본딩와이어(4a)가 단선되고 열충격테스트를 받을때에 사이클수 20회에서 금제본딩와이어(4a)가 단선되었다.
또한 본 장치에 대하여 PCT(121℃, 2기압)를 100시간 실시한 후 전기 특성을 측정하였더니 도통불량이 발생하였다. 고장을 해석하기 위해, 봉지용 에폭시수지(6a), 실리콘층(5a)을 제거하여 분석하였던 바, 알루미제의 본딩패드(3) 및 알루미 배선회로의 일부가 부식되어 있는 것이 판명되었다.
[실시예 2]
예비시험
실시예1에서 사용한 실리콘 고무조성물과 동일의 실리콘 고무조성물을 예비시험용 알루미판 위에 적하시키고, 이 알루미판을 100℃의 핫플레이트에 재치한 대로 5중량%의 오존농도 분위기에서 60초간 놓아둔 후, 시판의 열경화성 에폭시수지로 봉지성형하였다. 그 접착율은 100%이었다.
다음에 실시예1과 동양으로, 와이어본딩방식의 수지봉지형 IC칩상에 상기 실리콘 고무조성물을 적하하고, 이 IC칩을 100℃의 핫플레이트에 재치한 대로 5중량%의 오존농도 분위기에서 60초간 놓아둔 후 시판의 봉지형 에폭시수지로 봉지성형하여 반도체장치를 제작하였다(도시되지 않음).
상기 실리콘 고무조성물이 경화하여 된 실리콘 고무층은 모놀리식 IC칩(1)의 표면과 금제본딩와이어의 상기 IC칩에 근접한 부분을 접착상태에서 피복함과 동시에 오존으로 처리된 표면상을 피복하는 봉지용 에폭시수지와 견고하게 접착하여 일체화되어 있다. 이 수지봉지형 IC는 히트사이클테스트를 받을 때, 사이클수 2000회에서도 금제본딩와이어가 단선되는 일이 없고, 열충격 테스트에 제공했을 때에 사이클수 600회에서도 금제본딩와이어가 단선되는 일이 없었다. 또한 본 발명의 반도체 장치에 대하여 PCT(121℃, 2기압)을 700시간 실시한 후, 전기특성을 측정하였지만, 반도체칩 표면의 알루미 배선회로 등의 이상은 발견되지 않았다.
[실시예 3]
예비시험
(a) 디메틸비닐실록산 단위 8.0몰%, 디메틸실록산 단위 12몰% 및 SiO4/2 단위 80몰%로 되는 실리콘수지 100부
(b) 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠폴리실록산(점도 20c.p) 6.0부
(c) 염화백금산과 디비닐테트라메틸디실록산의 착염백금원자로 하여 조성물 전체의 5.0ppm으로 되는 량으로 되는 부가반응경화형 실리콘 수지조성물(금속원자결합 수소원자와 (a)성분중의 비닐기의 몰비 5 : 1)을 예비 시험용 알루미판에 도포하고, 120℃에서 5분간 유지하여 경화시킨 후 3.0중량%의 오존농도 분위기하에 각각 120℃에서 10분 놓아두고 처리한 후 시판의 분체상 에폭시수지로 봉지성형하여 접착율을 측정하였다. 제5도에 나타낸 바와 같이 100%의 접착율에 달하는 것은 처리시간이 5분부터의 샘플이었다.
다음에 세라믹기판(8) 위에 모놀리식 IC칩(1)이 재치되고, 이 칩(1)이 금제본딩와이어(4a)에 의해 상기 기판(8) 위에 인쇄된 알루미늄 막회로(도시않음)을 개재하여, 외부접속용 리이드선(7)에 전기적으로 접속된 SIP형의 하이브리드 IC를 상기 실리콘 수지조성물에 침적시키고 인상시켜서 120℃에서 5분간 유지하여 경화시킨후, 3.0중량%의 오존농도 분위기하에서 5분간 놓아두고, 그 위를 시판의 분체상 에폭시수지로 봉지성형하여 반도체 장치를 제작하였다(제6도 참조).
상기 실리콘 수지조성물이 경화하여서 된 실리콘 수지층(5b)은, 세라믹기판(8) 상의 모놀리식 IC칩(1)의 표면과 측면, 금제본딩와이어(4a)세라믹기판(8)의 잔여부분 및 외부 접속용 리이드선(7)의 인너부분을 접착상태에서 피복함과 동시에, 오존처리된 표면(9) 위를 피복하는 봉지용 에폭시수지(6a)와 견고하게 접착하여 일체화하고 있다. 이 수지봉지형 하이브리드 IC에 대하여 PCT(121℃, 2기압)를 100시간 실시한 후, 전기특성을 측정하였더니 리크전류는 초기치 1㎂ 그대로 이었다. PCT(121℃, 2기압)를 250시간 실시한 후도 마찬가지였다. PCT를 100시간 실시한 후나, PCT를 350시간 실시한 후도 모두 모놀리식 IC칩(1)표면상의 알루미 배선회로는 부식이나 단선도 되지 않았다.
[비교예 2]
제7도는 종래의 분체상 에폭시수지로 봉지한 SIP형 하이브리드 IC의 일례의 단면도이다.
세라믹기판(8)상에 모놀리식 IC칩(1)이 재치되고, 이 IC칩(1)이 금선본딩와이어(4a)로 상기 기판상에 인쇄된 알루미늄 막회로(도시되지 않음)을 개재하여, 외부접속용 리이드선(7)에 전기적으로 접속된 하이브리드 IC를 실시예 2의 (a)성분 100부, (b)성분 1.2부 및 (c)성분이 백금원자로 하여 조성물 전체의 5.0ppm으로 되도록 하는 양으로 되는 부가반응 경화형 실리콘 수지조성물(규소원자결합 수소원자와 (a)성분 중의 비닐기의 몰비는 1 : 1이다)중에 침적하고, 끌어올려 120℃에 5분간 유지시켜서 경화시킨 것을 시판의 분상 에폭시수지로 봉지성형하여 되어 있다.
상기 실리콘 수지조성물은 경화하여 된 실리콘 수지층(5b), 세라믹기판(8) 상의 모놀리식 IC칩(1)의 표면과 측면, 금선본딩와이어(4a), 세라믹기판(8)의 잔여부분 및 외부 접속용 리이드(7)의 인너부분을 겨우 접착상태에서 피복함과 동시에 이 위를 피복하는 봉지용 에폭시수지(6a)는 얼핏보아서 밀접은 하고 있지만 현미경으로 관찰하여 보면 미세하게 간극이 있어 접착되어 있지 않았다.
이 수지봉지형 하이드브리드 IC에 대하여, PCT(121℃, 2기압)를 100시간 실시한 후, 전기특성을 측정하였더니, 리이크 전류가 현저하게 증대하여 100㎂이상이었다. 또한 모놀리딕 IC칩 표면의 알루미 배선회로의 일부가 부식되고 단선되었다.
[실시예 4]
실시예3에서 사용한 실리콘 수지조성물과 동일의 실리콘 수지조성물을 예비시험용 알루미판상에 도포하고, 120℃로 5분간 유지하여 경화시킨 후 120W의 저압수은등에서 5cm거리에 이 실리콘 수지경화물을 놓아두고, 3중량%의 오존농도 분위기하에서 각각 15, 30, 45, 60초간 자외선을 조사한 후 시판의 분상체 에폭시수지로 봉지성형하여 접착율을 측정하였다.
100%의 접착율에 달하는 것은 처리시간이 60초부터의 샘플이었다.(도시않됨)
다음에 실시예3과 동양으로 SIP형의 하이브리드 IC를 상기 실리콘 수지조성물에 침적하고, 인상시켜져 120℃로 5분간 유지하여 경화시킨후 상기 예비시험과 동일조건으로 60초간 오존처리와 자외선 조사처리를 동시에 행하고, 이어서 시판의 분체상 에폭시수지로 봉지성형하여 반도체장치를 제작하였다(도시않됨)
상기 실리콘 수지조성물이 경화하여서 된 실리콘 수지층은 세라믹기판상의 모놀리식 IC칩의 표면과 측면, 금제본딩와이어, 세라믹기판의 잔여부분 및 외부접속용 리이드선의 인너부분을 접착상태에서 피복함과 동시에 오존과 자외선조사로서 처리된 표면상을 피복하는 봉지용 에폭시수지와 견고히 접착하여 일체화하고 있었다.
이 수지봉지형 하이브리드 IC에 대하여 PCT(121℃, 2기압)를 100시간 실시하였더니, 리크전류는 초기치 1㎂ 그대로 이었다. PCT(121℃, 2기압)를 250시간 실시후도 마찬가지였다. PCT를 100시간 실시후나, PCT를 350시간 실시후도 모두 모놀리식 IC칩 표면상의 알루미 배선회로는 부식이나 단선도 되어 있지 않았다.
[실시예 5]
예비시험
(a) 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산(점도 4000 c.p) 100부
(b) 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠 폴리실록산(점도 20c.p) 0.5부
(c) 염화백금산의 디비닐테트라메틸디실록산의 착염백금원자로서 조성몰 전체의 5.0ppm으로 되도록 하는 량
(d) γ-메타클릴옥시프로필트리알콕시실란 2.0부로 되는 부가반응 경화성 실리콘 고무조성물(규소원자결합 수소원자와 (a)성분중의 비닐기의 몰비는 4 : 1이다)을 예비시험용 알루미판상에 적하하고, 150℃로 1분간 유지하여 경화시킨 후 6중량%의 오존농도 분위기 하에 각각 1, 3, 5, 10분간 놓아두어서 처리한 후에 시판의 봉지용의 용액상 페놀수지로 봉지성형하였다. 제8도에 도시되어 있는 바와 같이 접착율이 100%에 달하는 것은 처리시간이 3분 부터의 샘플이었다.
다음에 세라믹기판(8)의 양면에 모놀리식 IC칩(1)이 재치되고, 이 IC칩(1)이 알루미제 본딩와이어(4b)에 의해, 상기 기판(8)상에 인쇄된 알루미늄 막회로(도시않됨)을 개재하여 외부접속용 리이드선(7)에 전기적으로 접속된 하이브리드 IC에서, 이 IC칩(1) 및 알루미제 본딩와이어(4b) 상에 상기 실리콘 고무조성물을 적하하고, 150℃로 1분간 유지시켜 경화시킨 후 6중량%의 오존농도 분위기 하에 3분간 놓아두도록 한 후, 시판의 봉지용의 용액상 페놀수지로 상기 실리콘 경화물을 함유하여 상기 기판전체를 봉지성형함으로써 양면 실장형의 DIP형 하이브리드 IC를 제작하였다(제9도 참조)
상기 실리콘 고무조성물이 경화하여서 된 실리콘 고무층(5a)은, 세라믹기판(8) 상의 모놀리식 IC칩(1)의 표면, 알루미제 본딩와이어(4b) 및 외부접속용 리이드선(7)의 일부 및 세라믹기판(8) 양면의 상기 칩(1)의 주변부를 접착상태에서 피복함과 동시에 오존처리된 표면(9)의 위를 피복하는 봉지용 페놀수지(6b)와 견고하게 접착하여 일체화하고 있었다.
이 수지봉지형 하이브리드 IC에 대하여 PCT(121℃, 2기압)을 300시간 실시한 후 전기특성을 측정하였더니 리크전류는 초기치 1㎂ 그대로 이었다. 또한 모놀리식 IC칩(1) 상의 알루미 배선회로, 알루미제 본딩와이어(4b) 모두 부식이나 단선도 되어 있지 않았다.
[비교예 3]
제10도 종래의 용액상 페놀수지로 봉지한 DIP형 하이브리드 IC의 단면도이다. 세라믹기판(8)의 양면에 모놀리식 IC칩(1)이 재치되고, 이 IC칩(1)이 알루미제 본딩와이어(4b)에 의해 상기 기판(8) 상에 인쇄된 알루미늄 막회로(도시않됨)을 개제하여 외부접속용 리이드선(7)에 전기적으로 접속된 하이브리드 IC에서, 상기 IC칩(1) 및 알루미제 본딩와이어(4b)상에 실시예5의 (a)성분 100부, (b)성분 0.125부, (c)성분이 백금원자로 하여 조성물 전체의 5.0ppm으로 되도록 하는 양으로 되는 부가반응 경화형 실리콘 고무조성물(규소원자결합 수소원자와 (a)성분 중의 비닐기의 몰비는 1 : 1이다)을 적하하고, 150℃에 1분간 유지하여 경화시킨 후, 외부접속용 리이드선(7)와 같이 시판의 봉지용의 용액상 페놀수지로 봉지성형한다.
상기 실리콘 고무조성물이 경화하여서 된 실리콘 고무층(5a)은 세라믹기판(8) 상의 모놀리식 IC칩(1)의 표면, 알루미제본딩와이어(4b), 세라믹기판(8) 양면의 상기 IC칩(1)의 주변부를 겨우 접착상태로 피복함과 동시에 그의 위를 피복하는 봉지용 페놀수지(6b)와 얼핏보아서 밀접은 하고 있지만 현미경으로 관찰하면 미세한 간극이 있어 밀착하고 있지 않았다.
이 수지봉지형 하이브리드 IC에 대하여 PCT(121℃, 2기압)을 150시간 실시한 후 전기특성을 측정하였더니 리크 전류가 현저하게 증대하여 100㎂이상되었다. 또한 모놀리식 IC칩(1) 표면의 알루미 배선회로와 알루미제 본딩와이어(4b)의 일부가 부식되고 단선되었다.
[실시예 6]
예비시험
실시예5에서 사용한 실리콘 고무조성물과 동일한 실리콘 고무조성물을 예비시험용 알루미판에 적하하고 150℃로 1분간 유지하여 경화시킨 후 1500W의 초고압수은등에서 5cm거리에 상기 실리콘 경화물을 놓아두고, 6중량%의 오존분위기하에서 각각 15, 30, 60, 90초간 자외선을 조사한 후 시판의 봉지용의 용액상 페놀수지로 봉지성형했다. 봉지용 수지와 실리콘 경화물의 접착율이 100%에 도달하는 것을 자외선 조사시간이 30초부터의 샘플이었다.(도시않됨)
다음에 실시예5과 동양으로, DIP형의 하이브리드 IC칩 상에 상기 실리콘 고무조성물을 적하하고, 150℃로 1분간 유지하여 경화시킨후 상기 예비시험과 동일조건으로 30초간 오존처리와 자외선 조사처리를 동시에 행하고 이어서 시판의 봉지용의 용액상 페놀수지로 봉지성형함으로써 반도체장치를 제작하였다(도시않됨)
상기 실리콘 고무조성물이 경화하여서 된 실리콘 고무층은 세라믹기판상의 모놀리식 IC칩의 표면과 측면, 알루미제 본딩와이어, 세라믹기판의 잔여부분 및 외부접속용 리이드선의 일부를 접착상태에서 피복시킴과 동시에 오존과 자외선 조사로서 처리된 표면상을 피복하는 봉지용 페놀수지와 견고하게 접착하여 일체화하고 있다. 이 수지봉지형 하이브리드 IC에 대하여 PCT(121℃, 2기압)를 300시간 실시한 후 전기적 특성을 실시하였더니, 리크전류는 초기치 1㎂ 그대로 이었다. 또한 모놀리식 IC칩 상의 알루미 배선회로 알루미제 본딩와이어 모두 부식이나 단선도 되어 있지 않았다.
[실시예 7]
제11도는 본 발명의 하나의 실시예의 반사형의 수지봉지형 광결함 반도체장치의 단면도이다. 이 반도체 장치는 반도체 발광소자(10), 금제본딩와이어(4a)중 반도체 발광소자(10)에 근접한 부분 및 인너리이드부(14)중 반도체 발광소자(10)에 근접한 부분, 반도체 수광소자(11), 금제본딩와이어(4a) 중 반도체 수광소자(11)에 근접한 부분 및 인너리이드부(14) 중 반도체 수광소자(11)에 근접한 부분에,
(a) 양말단 디메틸비닐실록시기 봉쇄 메틸페닐실록산, 데메틸실록산·디메틸실록산 공중합체(메틸페놀실록산 단위와 디메틸실록산 단위의 몰비 1 : 9 점도 5000 c.p) 100부
(b) 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠 폴리실록산(점도 20c.p) 3.0부
(c) 알릴트리메톡시실란 2.0부
(d) 염화백금산과 디비닐테트라 메틸디실록산의 착염백금원자로 하여 조성몰 전체의 5.0ppm으로 되도록 하는 양으로 되는 부가반응경화성·자기접착성 실리콘 고무조성물(규소원자결합 수소원자와 (a)성분중의 비닐기의 몰비는 2 : 1이다)을 적하하고, 120℃에서 10분간 유지하여 경화시켜 생성한 투광성의 실리콘 경화체(12)를 5.0중량%의 오존농도 분위기하에 10분간 놓아두어서 처리하여 실리콘고무 경화체(12)의 표면에 오존처리층(13A)을 형성하고, 이어서 금제본딩와이어(4a)의 잔여부, 인너리이드부(14)의 잔여부 및 금제본딩와이어(4a)가 접속한 인너리이드부(도시않됨)와 동시에 시판의 봉지용 에폭시수지(6a)로 봉지성형하여 제조하였다.
이 수지봉지형 광결합 반도체장치는, 초기 내압시험에서는 100%의 양품율을 나타내고 절연내압시험에서 7KV를 인가하여도 95%의 양품율을 유지하였다(제15도 참조).
불량품해석의 결과, 전기적 파괴는 실피콘고무 경화제(12)의 내부에서 일어나고 있는 것이 판명되었다.
내습시험으로는 제1표에 나타낸 결과를 얻었다. 그리고 실리콘고무 경화제 자체의 절연파괴강도는 15KV/mm이있다.
[비교예 4]
제13도는 종래의 반사형의 수지봉지형의 수지봉지형 광결합 반도체장치의 단면도이다. 이 반도체장치는, 반도체발광소자(10), 반도체수광소자(11), 금제본딩와이어(4a)의 양소자에 근접한 부분에 실시예7에서 사용한 부가반응경화형 실리콘고무 조성물을 적하하고, 120℃에서 10분간 유지하여 경화시켜 생성한 투광성의 실리콘고무 경화체(12)를 금제본딩와이어(4a) 잔여부, 인너라이드부(14)의 잔여부 및 금제와이어(4a)가 접속한 인너라이드부(도시않됨)와 동시에 시판의 봉지용 에폭시수지(6a)로 봉지성형하여 제조되었다.
투광성의 실리콘고무 경화체(12)는, 반도체 발광소자(10), 반도체 수광소자(11), 금제본딩와이어(4a)의 양소자에 근접한 부분 및 인너리이드부(14)의 양소자에 근접한 부분에 겨우 접착됨과 동시에, 그의 위를 피복하는 봉지용 에폭시수지(6a)와 얼핏보아서 밀접은 하고 있지만, 현미경으로 관찰하면 미세한 간극이 있어, 접착되어 있지 않았다.
이 수지봉지형 광결합 반도체 장치는, 초기내압시험에서는, 80%의 양품율을 나타내고, 절연내압시험에서는 7KV 인가시에 양품율은 60%이었다. 그리고 10KV 인가에서는 양품율은 5%이었다(제15도 참조).
불량품해석의 결과, 전기적 파괴는 실리콘고무 경화체(12)와 봉지용 에폭시수지(6a)의 계면에서 일어나고 있는 것이 판명되었다. 내압시험으로는 제1표에 나타낸 결과를 얻었다.
[실시예 8]
실시예7에서 사용한 부가반응형 실리콘고무 조성물과 동일의 실리콘고무 조성물을 실시예7과 동일의 경화조건에서 경화시켜서 되는 투광성의 실리콘고무 경화체를 1500W의 초고압수은등에서 5cm거리에 놓아두고, 6중량%의 오존농도분위기하에서 90초간 자외선 조사처리를 행하고, 그후 실시예1과 마찬가지로 시판의 봉지용 에폭시수지로 봉지성형하여 반사형의 수지봉지형 광결합 반도체장치를 제조하였다.
제12도에 도시된 바와 같이, 투광성의 실리콘고무 경화체(12)는 반도체발광소자(10),반도체수광소자(11), 금제본딩와이어(4a)의 양소자에 근접한 부분 및 인너리이드부(14)의 양소자에 근접한 부분에 견고히 접착됨과 동시에 오존처리에 가해서 자외선 조사처리를 한 층(13B)과를 피복하는 봉지용 에폭시수지(6a)와 견고히 접하여 일체화하고 있었다.
이 수지봉지형 광결합 반도체장치는, 초기내압시험에서는 100%의 양품율을 나타내고, 절연내압시험에서는 10KV을 인가하여도 95%의 양품율을 유지하였다.
불량품해석의 결과, 전기적 파괴는 실리콘고무경화체(12) 내부에서 발생하고 있는 것이 판명되었다.
내습시험으로는 제1표에 나타낸 결과를 얻었다.
[실시예 9]
제14도는 본 발명의 하나의 실시예의 대향형의 수지봉지형 광결함 반도체장치의 단면도이다.
이 반도체 장치는 반도체발광소자(10), 금제본딩와이어(4a)중 반도체 발광소자(10)에 근접한 부분 및 반도체 발광소자(10)가 재치된 인너리이드부(14)중 반도체 발광소자(10)에 근접한 부분, 반도체 수광소자(11), 금제본딩와이어(4a) 중 반도체 수광소자(11)에 근접한 부분 및 반도체수광소자(11)가 재치된 인너리이드부(14) 중 반도체 수광소자(11)에 근접한 부분에,
(a) 양말단 디메틸비닐실록시기 봉쇄 메틸페닐실록산, 디메틸실록산 공중합체(메틸페놀실록산 단위와 디메틸실록산 단위의 몰비 1 : 9 점도 5000 c.p) 100부
(b) 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠 폴리실록산(점도 20c.p) 1.0부
(c) γ-메타클릴옥시프로필트리알콕시실란 2.0부
(d) 염화백금산과 디비닐테트라 메틸디실록산의 착염백금원자로 하여 조성몰 전체의 5.0ppm으로 되도록 하는 양으로 되는 부가반응경화성·자기접착성 실리콘 고무조성물(규소원자결합 수소원자와 (a)성분중의 비닐기의 몰비는 3 : 1이다)을 적하하고, 100℃에서 20분간 유지하여 경화시켜 생성한 투광성의 실리콘 경화체(12)를 6.0중량%의 오존농도의 분위기하에 15분간 놓아둠으로써 실리콘고무 경화체(12)의 표면에 오존처리층(13A)을 형성하고, 이어서 인너리이드부(14)의 잔여부 및 금제본딩와이어(4a)가 접속한 인너리이드(도시않됨)와 동시에 시판의 봉지용 에폭시수지(6a)로 봉지성형하여 제조되었다.
실리콘경화체(12)는 반도체 발광소자(10), 반도체 수광소자(11), 본딩와이어(4a) 중앙소자에 근접한 부분 및 인너리이드부(14)의 양소자에 근접한 부분에 견고히 접착함과 동시에, 오존처리층(13A) 위를 피복하는 봉지용 에폭시수지(6a)와 견고히 접착하여 일체화하여 있었다.
이 수지봉지형 광결합 반도체장치는, 초기 내압시험에서는 100%의 양품율을 나타내고 절연내압시험에서 10KV를 인가하여도 95%의 양품율을 유지하였다
불량품해석의 결과, 전기적 파괴는 실피콘고무 경화제(12)의 내부에서 일어난 것으로 판명되었다.
내압시험으로는 제1표에 나타낸 결과를 얻었다. 그리고 실리콘고무 경화제 자체의 절연파괴강도는 13.2KV/mm이있다.
[산업상의 이용분야]
본 발명의 수지봉지형 반도체장치는 컴퓨터, 텔레비젼, 비디오, 테이프레코더, 자동제어기기 등에 아주 유용하다.

Claims (13)

  1. 반도체 칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속되고, 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분이 경화실리콘층으로 피복된 수지 봉지형 반도체장치에 있어서, 상기 경화실리콘층의 표면이 오존처리되어 있고 오존처리된 상기 경화실리콘층 표면이 그의 위를 피복하는 봉지수지와 접착 일체화하여 있는 것을 특징으로 하는 수지봉지형 반도체 장치.
  2. 제1항에 있어서, 경화실리콘층의 표면이 오존처리에 더하여 자외선 조사 처리되어 있고, 오존처리에 더하여 자외선 조사처리된 상기 경화실리콘층 표면이 그의 위를 피복하는 봉지용수지와 접착일체화하여 있는 수지 봉지형 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 경화실리콘층이 열경화성·자기접착성 실리콘 조성물을 경화시킨 것인 수지봉지형 반도체 장치
  4. 제3항에 있어서, 열경화성·자기접착성 실리콘 조성물이 부가반응경화형의 것인 수지봉지형 반도체 장치
  5. 제2항에 있어서, 반도체 칩이 반도체 발광소자와 반도체 수광소자의 조합으로 되어 있고, 투광성의 경화실리콘층이 양소자 사이에 개재하여 양소자를 광학적으로 결합시키고 있는 것을 특징으로 하는 수지봉지형 반도체 장치
  6. 반도체 칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체 장치의 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분을 경화성·자기접착성 실리콘 조성물로 피복하고, 이 경화성·자기접착성 실리콘 조성물을 경화시켜, 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 상기 경화실리콘층에 오존처리를 행하며, 이어서 오존 처리된 상기 경화실리콘층 표면을 피복하도록 봉지용수지로 봉지성형하는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조 방법
  7. 반도체 칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체장치의 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분을 경화성·자기접착성 실리콘 조성물로 피복하고, 상기 경화성·자기접착성 실리콘 조성물을 경화시켜서, 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분에 접착한 경화실리콘층을 형성하며, 상기 경화실리콘층에 오존처리에 더하여 자외선 조사를 하고, 이어서 오존과 자외선 조사로서 처리한 상기 경화실리콘층 표면을 피복하도록 봉지형수지로 봉지성형하는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조방법.
  8. 반도체 칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체장치의 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분을 열경화성·자기접착성 실리콘 조성물로 피복하고, 상기 열경화성·자기접착성 실리콘 조성물에 오존처리를 행하면서 비교적 저온으로 가열경화시켜서 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 이어서 오존 처리된 상기 경화실리콘층 표면을 피복하도록 봉지형수지로 봉지성형하는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조방법.
  9. 반도체 칩이 도전부재에 의하여 외부접속용 리이드선에 전기적으로 접속된 반도체장치의 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분을 열경화성·자기접착성 실리콘 조성물로 피복하고, 상기 열경화성·자기접착성 실리콘 조성물에 오존처리에 더하여 자외선을 조사하면서 비교적 저온으로 가열경화시켜서 상기 반도체 칩 표면 및 상기 도전부재의 적어도 상기 반도체 칩에 근접한 부분에 접착한 경화실리콘층을 형성하고, 이어서 오존 처리에 더하여 자외선 조사처리된 상기 경화실리콘층 표면을 피복하도록 봉지형수지로 봉지성형하는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조방법.
  10. 제6항에 있어서, 반도체 칩이 반도체 발광칩과 반도체 수광칩의 조합이고, 경화성·자기접착성 실리콘 조성물 및 경화실리콘층의 투광성이며, 양소자 사이에 개재하여 양소자를 광학적으로 결합시켜 있는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조 방법.
  11. 제7항에 있어서, 반도체 칩이 반도체 발광칩과 반도체 수광칩의 조합이고, 경화성·자기접착성 실리콘 조성물 및 경화실리콘층의 투광성이며, 양소자 사이에 개재하여 양소자를 광학적으로 결합시켜 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조 방법
  12. 제8항에 있어서, 반도체 칩이 반도체 발광칩과 반도체 수광칩의 조합이고, 경화성·자기접착성 실리콘 조성물 및 경화실리콘층의 투광성이며, 양소자 사이에 개재하여 양소자를 광학적으로 결합시켜 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조 방법
  13. 제9항에 있어서, 반도체 칩이 반도체 발광칩과 반도체 수광칩의 조합이고, 경화성·자기접착성 실리콘 조성물 및 경화실리콘층의 투광성이며, 양소자 사이에 개재하여 양소자를 광학적으로 결합시켜 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조 방법
KR1019900700503A 1988-07-15 1989-07-14 수지봉지형 반도체장치 및 제조방법 KR0157844B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP63-177888 1988-07-15
JP17788888A JP2701045B2 (ja) 1988-07-15 1988-07-15 樹脂封止型半導体装置およびその製造方法
JP1157329A JP2701072B2 (ja) 1989-06-20 1989-06-20 樹脂封止型光結合半導体装置およびその製造方法
JP1-157329 1989-06-20
PCT/JP1989/000711 WO1990000814A1 (en) 1988-07-15 1989-07-14 Semiconductor device sealed with resin and a method of producing the same

Publications (2)

Publication Number Publication Date
KR920700476A KR920700476A (ko) 1992-02-19
KR0157844B1 true KR0157844B1 (ko) 1998-10-15

Family

ID=26484820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700503A KR0157844B1 (ko) 1988-07-15 1989-07-14 수지봉지형 반도체장치 및 제조방법

Country Status (3)

Country Link
EP (1) EP0407585A4 (ko)
KR (1) KR0157844B1 (ko)
WO (1) WO1990000814A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301047B (ko) * 1993-03-15 1997-03-21 Ibm
KR100377981B1 (ko) * 1994-06-07 2003-05-27 텍사스 인스트루먼츠 인코포레이티드 성형화합물큐어링방법
DE9413550U1 (de) * 1994-08-23 1996-01-11 Dylec Ltd Halbleiteranordnung mit wenigstens einem Halbleiterbauelement
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
JPH1036510A (ja) * 1996-07-26 1998-02-10 Toray Dow Corning Silicone Co Ltd 電気部品およびその製造方法
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
US6369185B1 (en) * 1999-03-31 2002-04-09 Dow Corning Toray Silicone Co., Ltd. Curable organopolysiloxane composition, cured products formed therefrom and unified articles
JP4620303B2 (ja) 2001-09-20 2011-01-26 株式会社東海理化電機製作所 半導体装置及びその製造方法
AU2002351024A1 (en) 2001-11-23 2003-06-10 Koninklijke Philips Electronics N.V. Semiconductor device and method of enveloping an integrated circuit
DE102004019973B4 (de) * 2004-02-29 2006-07-13 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines kontaminationsgeschützten, optoelektronischen Bauelements und kontaminationsgeschütztes, optoelektronisches Bauelement
DE102006010729A1 (de) * 2005-12-09 2007-06-14 Osram Opto Semiconductors Gmbh Optisches Element, Herstellungsverfahren hierfür und Verbund-Bauteil mit einem optischen Element
US8697458B2 (en) 2009-04-22 2014-04-15 Shat-R-Shield, Inc. Silicone coated light-emitting diode
WO2010123557A1 (en) * 2009-04-22 2010-10-28 Shat-R-Shield, Inc. Silicone coated light-emitting diode
DE102016002011A1 (de) 2016-02-20 2017-08-24 Universität Kassel Verfahren zur Haftverbesserung von Silikon auf einer thermoplastischen Oberfläche

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513578A (ja) * 1974-06-27 1976-01-13 Nippon Electric Co Jushimoorudogatahandotaisochi
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS61230344A (ja) * 1985-04-05 1986-10-14 Toray Silicone Co Ltd 樹脂封止型半導体装置
JPS62133741A (ja) * 1985-12-06 1987-06-16 Nec Corp パツケ−ジ
JPH0513578A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 論理セル配置方法
JP3358631B2 (ja) * 1993-05-17 2002-12-24 三菱瓦斯化学株式会社 メタノ−ルの脱水素方法

Also Published As

Publication number Publication date
KR920700476A (ko) 1992-02-19
EP0407585A4 (en) 1992-06-10
EP0407585A1 (en) 1991-01-16
WO1990000814A1 (en) 1990-01-25

Similar Documents

Publication Publication Date Title
KR0146294B1 (ko) 수지봉지형 반도체장치 제조방법
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
US5097317A (en) Resin-sealed semiconductor device
CN110249426B (zh) 半导体装置及电力转换装置
EP0124624B1 (en) Semiconductor device
US5215801A (en) Silicone resin electronic device encapsulant
JPH0412027B2 (ko)
US10256169B2 (en) Semiconductor device
JP2000077603A (ja) 半導体装置及びその製造方法
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
EP0469614B1 (en) Flip-chip semiconductor device
US6040395A (en) Electrical components and method for the fabrication thereof
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
Wong Recent advances in hermetic equivalent flip-chip hybrid IC packaging of microelectronics
JP2701072B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
JP2604178B2 (ja) 樹脂封止型光結合半導体装置およびその製造方法
EP0893823B9 (en) Semiconductor bonding and sealing structure
JP2608407B2 (ja) 樹脂封止型半導体装置
JP3928713B2 (ja) 半導体装置の製造方法
JP2024000325A (ja) 半導体装置
JP2023013848A (ja) 半導体装置
JP2674670B2 (ja) 半導体装置の製造方法
Wong Silicone-Based Polymers in Electronic Packaging
JPS63293960A (ja) 樹脂封止型半導体装置
JPH04247644A (ja) 半導体装置

Legal Events

Date Code Title Description
G160 Decision to publish patent application
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080721

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee