CN110249426B - 半导体装置及电力转换装置 - Google Patents

半导体装置及电力转换装置 Download PDF

Info

Publication number
CN110249426B
CN110249426B CN201780085543.XA CN201780085543A CN110249426B CN 110249426 B CN110249426 B CN 110249426B CN 201780085543 A CN201780085543 A CN 201780085543A CN 110249426 B CN110249426 B CN 110249426B
Authority
CN
China
Prior art keywords
resin
lead frame
semiconductor device
semiconductor chip
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780085543.XA
Other languages
English (en)
Other versions
CN110249426A (zh
Inventor
原田启行
吉松直树
碓井修
井本裕儿
吉冈佑毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110249426A publication Critical patent/CN110249426A/zh
Application granted granted Critical
Publication of CN110249426B publication Critical patent/CN110249426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在绝缘基板(2)之上设置有半导体芯片(6)。引线框架(8)与半导体芯片(6)的上表面接合。封装树脂(12)覆盖半导体芯片(6)、绝缘基板(2)及引线框架(8)。具有比封装树脂(12)低的弹性模量的应力缓和树脂(13)局部地涂敷于引线框架(8)的端部。

Description

半导体装置及电力转换装置
技术领域
本发明涉及通过封装树脂对半导体芯片进行了封装的半导体装置及电力转换装置。
背景技术
伴随着工业设备、电力铁道、汽车的发展，它们所使用的半导体芯片的使用温度也随之提高。近年来，积极地进行在高温下也进行动作的半导体芯片的开发，半导体芯片的小型化、高耐压化、高电流密度化不断发展。特别地，通过使用比Si带隙大的SiC或GaN等宽带隙半导体，期待半导体芯片的高耐压化、小型化、高电流密度化、高温动作。为了使具有这样的特征的半导体芯片得到装置化，需要在半导体芯片在大于或等于150℃的高温下进行动作的情况下，也对封装树脂的剥离、配线的劣化、接合材料的裂缝进行抑制，确保半导体装置的稳定的动作。
对此，提出了如下半导体装置(例如，参照专利文献1)，即，为了防止由环氧树脂即封装树脂与引线框架之间的界面剥离引起的耐湿性的降低，例如将如硅酮树脂那样的低硬度的树脂层设置于引线框架上表面而改善密合性。另外，提出了如下半导体装置(例如，参照专利文献2)，即，在通过环氧树脂进行封装前利用耐热性和耐湿性优异的聚酰亚胺类树脂进行预涂，从而同时使焊料接合部的热疲劳寿命和耐湿性提高。
专利文献1：日本专利第2972679号公报
专利文献2：日本专利第4492448号公报
发明内容
半导体装置具有半导体芯片或绝缘基板等低线膨胀率的部件。因此，虽然在现有的硅凝胶封装的半导体装置中没有成为问题，但在环氧树脂封装的半导体装置中，由于热循环，低线膨胀率的部件和环氧树脂之间的剥离在绝缘可靠性上成为问题。因此，近年来，使用向环氧树脂进行由陶瓷构成的填料的高填充，具有低线膨胀率特性的封装树脂。
但是，高填充了填料的封装树脂的弹性模量增加，韧性降低。另外，引线框架由金属部件构成，与半导体芯片或绝缘基板相比线膨胀率高。因此，存在在线膨胀率低的封装树脂和引线框架的界面处产生剥离，产生树脂裂缝这样的问题。另外，还存在由于填料的高填充化使树脂粘度倾向于增加，在封装树脂中混有孔洞这样的问题。
在专利文献1、2所公开的方法中，在环氧树脂和其它部件的密合性的改善和耐湿性的提高方面具有效果。但是，在专利文献1中，在容易产生内部应力、引起树脂裂缝的引线框架的端部没有涂敷应力缓和树脂，担心半导体装置的与树脂裂缝相伴的绝缘特性的降低。另外，在专利文献2中，由于在半导体装置整体涂敷了应力缓和树脂，因此在引线框架的下侧等窄间隙区域也涂敷应力缓和树脂，窄间隙区域变得更加狭窄。因此，存在在窄间隙区域处封装树脂不流动而残留孔洞，严重损害半导体装置的绝缘可靠性这样的问题。
本发明就是为了解决上述课题而提出的，其目的在于，得到对封装树脂的剥离和裂缝进行抑制，减少残留在封装树脂中的孔洞，绝缘可靠性高的半导体装置及电力转换装置。
本发明涉及的半导体装置的特征在于具备：绝缘基板；半导体芯片，其设置于所述绝缘基板之上；引线框架，其与所述半导体芯片的上表面接合；封装树脂，其覆盖所述半导体芯片、所述绝缘基板及所述引线框架；以及应力缓和树脂，其局部地涂敷于所述引线框架的端部，具有比所述封装树脂低的弹性模量。
发明的效果
在本发明中，具有比封装树脂低的弹性模量的应力缓和树脂局部地涂敷于引线框架的端部。由此，能够得到对封装树脂的剥离和裂缝进行抑制，减少残留于封装树脂中的孔洞，绝缘可靠性高的半导体装置及电力转换装置。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的俯视图。
图2是沿图1的I-II的剖视图。
图3是表示本发明的实施方式1涉及的引线框架的斜视图。
图4是用于说明本发明的实施方式1涉及的围堰构造的斜视图。
图5是表示对比例涉及的半导体装置处的封装树脂的流入路径的剖视图。
图6是表示本发明实施方式1涉及的半导体装置处的封装树脂的流入路径的剖视图。
图7是表示本发明的实施方式2涉及的引线框架的端部的剖视图。
图8是表示对比例涉及的引线框架的端部的剖视图。
图9是表示本发明的实施方式2涉及的引线框架的端部的变形例1的剖视图。
图10是表示本发明的实施方式2涉及的引线框架的端部的变形例2的斜视图。
图11是表示本发明的实施方式3涉及的半导体装置的剖视图。
图12是表示本发明的实施方式3涉及的半导体装置的俯视图。
图13是表示电力转换系统的结构的框图，在该电力转换系统中应用了本发明的实施方式4涉及的电力转换装置。
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置及电力转换装置进行说明。对相同或对应的结构要素标注相同标号，有时省略重复说明。
实施方式1.
图1是表示本发明的实施方式1涉及的半导体装置的俯视图。图2是沿图1的I-II的剖视图。本实施方式的半导体装置为例如家电用、工业用、汽车用、电车用等广泛使用的半导体功率模块。
在基座板1之上设置有绝缘基板2。在绝缘基板2的下表面设置有电极图案3，在上表面设置有电极图案4。绝缘基板2的电极图案3通过焊料等接合材料5而与基座板1接合。
绝缘基板2为Al2O3、SiO2、AlN、BN、Si3N4等陶瓷板。绝缘基板2需要具备散热性和绝缘性，但并不限于此，也可以是分散有陶瓷粉的树脂固化物或埋入有陶瓷板的树脂固化物。也可以是绝缘基板2和基座板1一体型的构造。绝缘基板2所使用的陶瓷粉为Al2O3、SiO2、AlN、BN、Si3N4等，但并不限于此，也可以是金刚石、SiC、B2O3等。绝缘基板2所使用的树脂通常为环氧树脂，但并不限于此，也可以是聚酰亚胺树脂、硅酮树脂、丙烯酸树脂等，只要是兼具绝缘性和粘合性的材料即可。
在绝缘基板2之上设置有半导体芯片6。半导体芯片6为IGBT、MOSFET或二极管等。半导体芯片6的下表面的主电极通过接合材料7而与绝缘基板2的电极图案4接合。另外，在图中，在一个电极图案4之上仅搭载了2个半导体芯片6，但并不限于此，能够与用途对应地搭载所需个数的半导体芯片6。
引线框架8通过接合材料9而与半导体芯片6的上表面的主电极接合。配线10与半导体芯片6的上表面的控制电极连接。半导体芯片6经由引线框架8及配线10与外部电连接。
基座板1、电极图案3、4及引线框架8通常使用铜，但并不限于此，只要是具有所需的散热特性即可。例如也可以使用铝或铁，还可以使用将它们复合后的材料。另外，也可以使用铜/殷钢/铜等复合材料，还可以使用SiCAl、CuMo等合金。另外，通常对它们的表面进行镀镍，但并不限于此，也可以进行镀金或锡，只要是能够对半导体芯片6供给所需的电流和电压的构造即可。
配线10是由铝或金构成的剖面为圆形的线体，但并不限于此，例如也可以是剖面为方形的带状的铜板。另外，在图中4根配线10与半导体芯片6连接，但并不限于此，与半导体芯片6的电流密度等对应地设置所需的根数。配线10的接合能够使用铜或锡等熔融金属、超声波接合等，但只要是能够对半导体芯片6供给所需的电流和电压的方法、构造即可，没有特别限定。
壳体11设置于基座板1的外周之上，将半导体芯片6、绝缘基板2及引线框架8包围。优选壳体11为热软化点高的树脂材料，例如为PPS(Poly Phenylene Sulfide)树脂。但是，只要是在半导体装置的使用温度区域内不会热变形，具有绝缘性的材料即可，没有特别限定，只要是通过嵌件成型或嵌出成型而组合了引线框架8的构造即可。
封装树脂12被填充于壳体11内，覆盖半导体芯片6、绝缘基板2及引线框架8。封装树脂12例如为环氧树脂，但并不限于此，只要是具有所期望的弹性模量和耐热性的树脂即可。此外，为了使与封装树脂12之间的密合性提高，也可以在电极图案3、4及引线框架8的至少一部分的表面设置微小的凹凸，或者还可以设置底漆处理等密合性提高剂。此外，也可以是没有形成壳体11的模塑型构造的半导体装置。
图3是表示本发明的实施方式1涉及的引线框架的斜视图。由封装树脂12与引线框架8之间的线膨胀率差产生的应力集中于引线框架8的端部。因此，在本实施方式中，在应力集中部位即引线框架8的端部，涂敷具有比封装树脂12低的弹性模量的应力缓和树脂13。由此，能够缓和作用于封装树脂12的应力，因此能够对在引线框架8和封装树脂12的界面处与热循环相伴的封装树脂12的剥离及树脂裂缝进行抑制。这里，引线框架8的端部是指引线框架8的外周部、引线框架8的弯曲部的角部、形成于引线框架8的开口或狭缝等的周围。另外，在引线框架8的端部处应力缓和树脂13不仅覆盖上表面，也覆盖侧面。由此，进一步提高树脂裂缝的抑制效果。
应力缓和树脂13的材料为硅酮树脂、聚氨酯树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂等，但并不限于此，只要是兼具绝缘性和粘合性的材料即可。
作为应力缓和树脂13的涂敷方法通常是由滴涂器进行的涂敷。在使半导体芯片6或绝缘基板2等各种部件与基座板1接合，粘接基座板1和壳体11后，在填充封装树脂12前对应力缓和树脂13进行涂敷。或者，也可以在粘接基座板1、壳体11及引线框架8前对应力缓和树脂13进行涂敷。如果能够并用应力缓和树脂13的固化条件、壳体11和基座板1的粘接所使用的粘接剂的固化条件，则还能够在粘接它们的同时使应力缓和树脂13固化。另外，能够通过与需要对应地使用掩模，从而仅在引线框架8的任意部位对应力缓和树脂13进行涂敷。在使用掩模的情况下，不仅能够由滴涂器进行涂敷，也能够通过喷涂方式进行喷射涂敷、或直接浸渍于应力缓和树脂13的液体中。
应力缓和树脂13局部地涂敷于引线框架8的端部，引线框架8的上表面具有没有被应力缓和树脂13覆盖的露出部。该露出部被应力缓和树脂13包围而构成围堰构造。具体而言，在围堰构造中，引线框架8的上表面的露出部仅由沿其周围4个边设置的应力缓和树脂13包围，或由沿3个边设置的应力缓和树脂13和沿1个边设置的引线框架8的弯曲部包围，或者由沿3个边设置的应力缓和树脂13和沿1个边设置的壳体11的内壁包围。
图4是用于说明本发明的实施方式1涉及的围堰构造的斜视图。由应力缓和树脂13构成的围堰构造将在引线框架8的上表面流动的封装树脂12堵住。此外，如果通过应力缓和树脂13覆盖引线框架8的整面，则不会形成这样的围堰构造，不能够堵住在引线框架8的上表面流动的封装树脂12。
接着，与对比例相比较地对本实施方式涉及的半导体装置的封装树脂的注入情况进行说明。图5是表示对比例涉及的半导体装置处的封装树脂的流入路径的剖视图。图6是表示本发明实施方式1涉及的半导体装置处的封装树脂的流入路径的剖视图。在对比例中没有设置应力缓和树脂13。
作为封装树脂12的填充方式，举出例如从规定的1个点注入封装树脂12而填充于壳体11的内部的方法。从引线框架8的下侧的入口R1起在半导体芯片6附近，存在高度为1～3mm左右的窄间隙区域。这里，绝缘基板2通常是线膨胀率低的陶瓷。就以环氧树脂为代表的高弹性的封装树脂12而言，为了对绝缘基板2和封装树脂12之间的与热循环相伴的剥离进行抑制，要将填料高填充化且将线膨胀率设定得低。由此，封装树脂12的弹性模量和粘度增加，因此存在封装树脂12的流动性低，难以进行向窄间隙区域的填充的情况。
在封装树脂12的粘度低的情况下，所填充的封装树脂12流入窄间隙区域，依次对绝缘基板2的上表面、半导体芯片6、接合材料9进行封装。因此，在对比例中，也能够进行不使孔洞残留于封装树脂12的可靠性高的封装。另一方面，在封装树脂12的粘度高的情况下，封装树脂12通过窄间隙区域的入口R1需要时间，在入口R1处滞留。膨起的封装树脂12开始从流入路径R2伸展到引线框架8的上表面。因此，在对比例中，在封装树脂12穿过窄间隙区域之前，在引线框架8的上表面流动的封装树脂12迂回而从与入口R1相反侧的入口R3流入窄间隙区域。由于该从两侧流入的封装树脂12，使得在引线框架8的下侧空气的排出通道消失，在封装树脂12中残存孔洞。树脂注入时的孔洞的残存特别是容易在半导体芯片6间或半导体芯片6上部的接合材料间的窄间隙区域产生，特别容易在引线框架8覆盖半导体芯片6的上表面的表面积的大于或等于50％的构造中产生。
本实施方式与对比例同样地，封装树脂12也从流入路径R2伸展到引线框架8的上表面。但是，直至封装树脂12的高度达到应力缓和树脂13的高度为止，封装树脂12被应力缓和树脂13的围堰构造封装树脂12堵住而滞留在引线框架8的上表面。因此，能够对从入口R3向引线框架8的下表面的封装树脂12的迂回进行抑制，使封装树脂12从一个方向流入引线框架8的下表面侧的窄间隙区域。因此，能够防止封装树脂12中的孔洞残存的产生，因此能够得到相对于电绝缘性来说可靠性高的半导体装置。
接着，对制造出评价试验用半导体装置而进行热循环试验的结果进行说明。通过经由焊料接合材料而与半导体芯片6接合的铜板形成引线框架8，通过粘接剂安装了壳体11。然后，形成赋予了规定弹性模量的应力缓和树脂13。然后，以由通过增减填料的填充率而调整了弹性模量的环氧树脂构成的液状的封装树脂12进行封装，通过在160℃下加热2个小时而制造出评价用半导体装置。将半导体装置整体放入能够进行温度控制的恒温槽，使恒温槽的温度在-40℃～160℃之间反复变化而实施热循环试验。在热循环试验中，将使评价用样品在-40℃下保持30分钟，之后在160℃下保持30分钟作为1个循环，将该循环重复1000次。在热循环试验后，作为故障模式而实施了由超声波探伤装置进行的非破坏性的剥离观察、由剖面观察实现的树脂裂缝的确认。
试制了与实施方式1对应的多个评价样品、在引线框架8没有涂敷应力缓和树脂13的参考样品。在表1示出与实施方式1对应的样品和参考样品的热循环试验的结果。作为应力缓和树脂13通过滴涂器将4种弹性模量的聚酰亚胺树脂涂敷为厚度20μm的膜厚度。作为封装树脂12使用了弹性模量10GPa、12GPa、15GPa的3种环氧树脂。针对2台半导体装置实施各评价，将在热循环试验1000次循环后2台全部合格的项设为○，将1台合格的项设为△，将均没有达到合格的项设为×。
[表1]
就没有将应力缓和树脂13涂敷于引线框架8的参考样品而言，如果封装树脂12的弹性模量为10GPa，则没有确认到剥离和裂缝。但是，如果封装树脂12的弹性模量大于或等于12GPa，则产生了剥离和裂缝。
就涂敷了弹性模量为2GPa～8GPa的应力缓和树脂13的半导体装置而言，可知热循环试验1000次循环后也没有产生剥离及裂缝。另外，可知就涂敷了10GPa的应力缓和树脂13的半导体装置而言，如果封装树脂12的弹性模量为10GPa，则热循环试验后也没有确认到剥离及裂缝，但如果封装树脂12的弹性模量为12GPa则产生剥离，如果封装树脂12的弹性模量为15GPa则产生剥离及裂缝。
实验结果是，确认出通过将应力缓和树脂13涂敷于引线框架8，能够对由高温区域的热循环导致的封装树脂12的剥离及裂缝进行抑制。另外，判明了如果应力缓和树脂13的弹性模量小于或等于8GPa，则能够制造出可靠性更高的半导体装置。
另外，应力缓和树脂13的上表面相对于引线框架8的上表面高5μm至5mm。通过使应力缓和树脂13高大于或等于5μm能够对封装树脂12中的孔洞残存的产生进行抑制。另外，为了不残留应力缓和树脂13的在引线框架8的端部处的未涂敷部位，优选应力缓和树脂13为大于或等于5μm的厚度。但是，优选应力缓和树脂13比引线框架8之上的封装树脂12的高度低。如果应力缓和树脂13比5mm高则大多会在引线框架8之上产生润湿扩展，应力缓和树脂13本身由于热循环而产生裂缝。因此，优选小于或等于5mm。
另外，在本实施方式中，为了对电流密度的增加、配线的与热循环环境相伴的断线进行抑制而使半导体装置的可靠性提高，使用了引线框架8。但是，在不损害半导体装置的可靠性特性的范围内也可以局部地使用配线10。在封装树脂12的流动性低的情况下，担心孔洞混入到引线框架8的下部，但通过局部地使用配线10，残留孔洞变得容易除去。
实施方式2.
图7是表示本发明的实施方式2涉及的引线框架的端部的剖视图。本实施方式与实施方式1相比引线框架8的端部的构造不同，其它结构与实施方式1相同。成为上表面薄型构造，即，在引线框架8的端部的上表面设置有引线框架8的厚度变薄的台阶14。在台阶14的上部对应力缓和树脂13进行涂敷。
接着，与对比例进行比较而对本实施方式的效果进行说明。图8是表示对比例涉及的引线框架的端部的剖视图。在对比例中没有设置台阶14。特别地在引线框架8的端部的角部C1、C2产生由热循环导致的应力。因此，为了引线框架8的端部的应力的缓和，优选在角部C1、C2涂敷有应力缓和树脂13。
由于在对比例的角部C2产生的应力在本实施方式中分散到角部C3、C4，因此本实施方式与对比例相比应力缓和的效果高。另外，在将应力缓和树脂13涂敷于引线框架8的端部时，通过涂敷于台阶14能够对润湿扩展进行抑制。
在使壳体11与基座板1粘接后，从装置上表面对应力缓和树脂13进行涂敷的情况下，在对比例中容易进行角部C1的覆盖，但难以进行角部C2的覆盖。对此，由于在本实施方式中角部C3和角部C4的间隔短，因此在涂敷于台阶14时能够同时进行两者的涂敷。此外，没有对台阶14的厚度及长度，即C3、C4的间隔及C3、C5的间隔进行限定，根据应力缓和树脂13的粘度设定为适合的间隔即可。
图9是表示本发明的实施方式2涉及的引线框架的端部的变形例1的剖视图。成为上下表面薄型构造，即，在引线框架8的端部的上表面和下表面各自设置有引线框架8的厚度变薄的台阶14、15。在台阶14的上部和台阶15的下部对应力缓和树脂13进行涂敷。由此，能够通过应力缓和树脂13将引线框架8的端部的台阶14、15覆盖。
但是，在使壳体11与基座板1粘接后的向角部C2的应力缓和树脂13的涂敷是难以进行的。因此，如果在粘接壳体11前涂敷应力缓和树脂13，则能够与应力缓和树脂13的粘度对应地对C1、C2、C3、C4的间隔进行调整而涂敷于角部。因此，能够得到可靠性高的半导体装置。此外，不言而喻，在应力缓和树脂13不仅涂敷于台阶14、15，还涂敷于其它部位的情况下，效果也不会受到影响。
图10是表示本发明的实施方式2涉及的引线框架的端部的变形例2的斜视图。根据应力缓和树脂13的种类，难以担保在台阶14的上部涂敷的应力缓和树脂13的膜厚度。因此，在引线框架8的上表面，将应力缓和树脂13涂敷为彼此平行的多个线状。由此，从直角方向流入到引线框架8的上表面的封装树脂12的行进路径变长，因此能够对封装树脂12的迂回进行抑制而防止封装树脂12中的孔洞残存的产生。
在图中线状的应力缓和树脂13为4根，但不言而喻，与封装树脂12的粘度、应力缓和树脂13的厚度对应地，根数可以增减。应力缓和树脂13的形状并不限于直线形状，也可以是曲线形状。此外，将应力缓和树脂13涂敷为多个线状的结构并不限于实施方式2，也能够应用于其它实施方式。
实施方式3.
图11是表示本发明的实施方式3涉及的半导体装置的剖视图。由于在半导体芯片6的上表面设置有温感或栅极等配线，因此发射极电极被分割为彼此分离的上表面电极16、17。使用焊料等接合材料9而将引线框架8与上表面电极16、17接合。在上表面电极16、17的接合材料9之间存在没有与引线框架8接合的通道R4。
图12是表示本发明的实施方式3涉及的半导体装置的俯视图。由于封装树脂12难以向通道R4流入，因此在封装树脂12容易滞留有孔洞。因此，在相对于半导体芯片6的上表面垂直的俯视观察时，引线框架8在上表面电极16和上表面电极17之间具有切口18。在切口18的周围也设置有应力缓和树脂13。
由于通过切口18消除了原本将通道R4的上方覆盖的引线框架8的一部分，因此封装树脂12变得容易向通道R4流入，能够对孔洞进行抑制。其结果，通过与由实施方式1、2的应力缓和树脂13实现的封装树脂12的流动性的控制进行组合，能够进一步对孔洞进行抑制。
此外，半导体芯片6并不限于由硅形成，也可以由与硅相比带隙大的宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料、或金刚石。就本实施方式而言，由于对在大于或等于150℃的高温度区域使用了半导体装置时的由部件的线膨胀率差产生的树脂裂缝进行抑制，因此在使用了由宽带隙半导体形成的半导体芯片6的情况下特别有效。
另外，由于由宽带隙半导体形成的半导体芯片6的耐压性、允许电流密度高，因此能够小型化。通过使用该被小型化后的半导体芯片6，组装有该元件的半导体装置也能够小型化。另外，由于半导体芯片6的耐热性高，因此能够将散热器的散热鳍片小型化，能够使水冷部空冷化，因此能够进一步将半导体装置小型化。另外，由于半导体芯片6的功率损耗低且高效，因此能够使半导体装置高效化。
实施方式4.
在本实施方式中，将上述实施方式1～3涉及的半导体装置应用于电力转换装置。电力转换装置例如为逆变器装置、转换器装置、伺服放大器、电源单元等。本发明并不限于特定的电力转换装置，以下，对将其应用于三相逆变器的情况进行说明。
图13是表示电力转换系统的结构的框图，在该电力转换系统中应用了本发明的实施方式4涉及的电力转换装置。该电力转换系统具备电源100、电力转换装置200、以及负载300。电源100为直流电源，将直流电力供给至电力转换装置200。电源100可以由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力转换为规定的电力的DC/DC转换器构成电源100。
电力转换装置200为连接在电源100和负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，将交流电力供给至负载300。电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力而输出；以及控制电路203，其将对主转换电路201进行控制的控制信号输出至主转换电路201。
负载300为由从电力转换装置200供给的交流电力驱动的三相电动机。此外，负载300并不限于特定的用途，其为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或者空调设备的电动机。
以下，对电力转换装置200进行详细说明。主转换电路201具备开关元件和续流二极管(未图示)，通过开关元件的通断，从而将从电源100供给的直流电力转换为交流电力，供给至负载300。主转换电路201的具体的电路结构存在各种结构，但本实施方式涉及的主转换电路201为2电平的三相全桥电路，其能够由6个开关元件和分别与开关元件反并联的6个续流二极管构成。主转换电路201的各开关元件和各续流二极管由与上述实施方式1～3的任意者相当的半导体装置202构成。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且，各上下桥臂的输出端子即主转换电路201的3个输出端子与负载300连接。
另外，主转换电路201具备对各开关元件进行驱动的驱动电路(未图示)，但驱动电路也可以内置于半导体装置202，还可以为具备与半导体装置202分开的驱动电路的结构。驱动电路生成对主转换电路201的开关元件进行驱动的驱动信号，供给至主转换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件成为接通状态的驱动信号、和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主转换电路201的开关元件进行控制以将所期望的电力供给至负载300。具体而言，基于应该向负载300供给的电力，计算主转换电路201的各开关元件应该成为接通状态的时间(接通时间)。例如，能够通过根据应该输出的电压而对开关元件的接通时间进行调制的PWM控制对主转换电路201进行控制。而且，将控制指令(控制信号)输出至主转换电路201所具备的驱动电路，以使得在各时刻将接通信号输出至应该成为接通状态的开关元件，将断开信号输出至应该成为断开状态的开关元件。驱动电路按照该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在本实施方式中，由于作为半导体装置202应用实施方式1～3涉及的半导体装置，因此能够得到对封装树脂的剥离和裂缝进行抑制，减少残留于封装树脂中的孔洞，绝缘可靠性高的半导体装置及电力转换装置。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力转换装置。在本实施方式中，设为2电平的电力转换装置，但也可以是3电平或多电平的电力转换装置，在将电力供给至单相负载的情况下也可以将本发明应用于单相逆变器。另外，在将电力供给至直流负载等的情况下，也可以将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力转换装置并不限于上述负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器或者非接触器供电系统的电源装置，并且也能够用作太阳能发电系统或蓄电系统等的功率调节器。
标号的说明
2绝缘基板，6半导体芯片，8引线框架，11壳体，12封装树脂，13应力缓和树脂，14、15台阶，16、17上表面电极，18切口，200电力转换装置，201主转换电路，202半导体装置，203控制电路

Claims (11)

1.一种半导体装置，其特征在于，具备：
绝缘基板；
半导体芯片，其设置于所述绝缘基板之上；
引线框架，其与所述半导体芯片的上表面接合；
封装树脂，其覆盖所述半导体芯片、所述绝缘基板及所述引线框架；以及
应力缓和树脂，其没有涂覆于所述引线框架的下表面，局部地涂敷于所述引线框架的端部，具有比所述封装树脂低的弹性模量，
所述引线框架的上表面具有没有被所述应力缓和树脂覆盖的露出部，
所述露出部被所述应力缓和树脂包围而构成围堰构造，
所述引线框架的所述端部至少具有所述引线框架的外周部，
所述应力缓和树脂位于所述封装树脂内。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备壳体，该壳体包围所述半导体芯片、所述绝缘基板及所述引线框架，
在所述围堰构造中，所述露出部仅被所述应力缓和树脂包围，或所述露出部被所述引线框架的弯曲部和所述应力缓和树脂包围，或所述露出部被所述壳体的内壁和所述应力缓和树脂包围。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述引线框架的所述端部的上表面设置有所述引线框架的厚度变薄的台阶，在所述台阶的上部涂敷有所述应力缓和树脂。
4.根据权利要求1或2所述的半导体装置，其特征在于，
在所述引线框架的所述端部的上表面和下表面设置有所述引线框架的厚度变薄的台阶，在所述台阶的上部和下部涂敷有所述应力缓和树脂。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述应力缓和树脂在所述引线框架的上表面被涂敷为彼此平行的多个线状。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体芯片具有第1及第2上表面电极，该第1及第2上表面电极在所述半导体芯片的所述上表面彼此分离地设置，与所述引线框架接合，
在相对于所述半导体芯片的所述上表面垂直的俯视观察时，所述引线框架在所述第1上表面电极和所述第2上表面电极之间具有切口。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述应力缓和树脂在所述引线框架的端部，不仅覆盖上表面，还覆盖侧面。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述应力缓和树脂的上表面相对于所述引线框架的上表面高5μm至5mm。
9.根据权利要求1或2所述的半导体装置，其特征在于，
所述应力缓和树脂的弹性模量为2GPa至8GPa。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体芯片由宽带隙半导体形成。
11.一种电力转换装置，其特征在于，具备：
主转换电路，其具有权利要求1至10中任一项所述的半导体装置，该主转换电路对被输入进来的电力进行转换而输出；以及
控制电路，其将对所述主转换电路进行控制的控制信号输出至所述主转换电路。
CN201780085543.XA 2017-02-09 2017-02-09 半导体装置及电力转换装置 Active CN110249426B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/004799 WO2018146780A1 (ja) 2017-02-09 2017-02-09 半導体装置及び電力変換装置

Publications (2)

Publication Number Publication Date
CN110249426A CN110249426A (zh) 2019-09-17
CN110249426B true CN110249426B (zh) 2023-10-17

Family

ID=63107996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085543.XA Active CN110249426B (zh) 2017-02-09 2017-02-09 半导体装置及电力转换装置

Country Status (5)

Country Link
US (1) US11101225B2 (zh)
JP (1) JP6806170B2 (zh)
CN (1) CN110249426B (zh)
DE (1) DE112017007029T5 (zh)
WO (1) WO2018146780A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052426B2 (ja) * 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7124637B2 (ja) * 2018-10-26 2022-08-24 トヨタ自動車株式会社 半導体装置
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
JP7108567B2 (ja) 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
CN117015854A (zh) 2021-03-05 2023-11-07 三菱电机株式会社 半导体装置的制造方法、半导体装置、电力转换装置及移动体
EP4075484A1 (en) * 2021-04-12 2022-10-19 Hitachi Energy Switzerland AG Power semiconductor module comprising molded body and method for producing a power semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288566A (ja) * 2007-04-20 2008-11-27 Nec Electronics Corp 半導体装置
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112050A (ja) * 1984-06-27 1986-01-20 Toshiba Corp 樹脂封止型半導体装置
JPH07118514B2 (ja) * 1989-04-24 1995-12-18 株式会社東芝 半田バンプ型半導体装置
JPH04307760A (ja) * 1991-04-04 1992-10-29 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2972679B2 (ja) 1997-11-27 1999-11-08 九州日本電気株式会社 リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP4492448B2 (ja) 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
US20080258318A1 (en) 2007-04-20 2008-10-23 Nec Electronics Corporation Semiconductor device
US7692311B2 (en) * 2007-11-21 2010-04-06 Powertech Technology Inc. POP (package-on-package) device encapsulating soldered joints between external leads
US9147637B2 (en) * 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
US9056763B2 (en) * 2013-09-27 2015-06-16 Intel Corporation Stress buffer layer for integrated microelectromechanical systems (MEMS)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288566A (ja) * 2007-04-20 2008-11-27 Nec Electronics Corp 半導体装置
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN110249426A (zh) 2019-09-17
US20200098701A1 (en) 2020-03-26
DE112017007029T5 (de) 2019-10-31
JPWO2018146780A1 (ja) 2019-11-07
JP6806170B2 (ja) 2021-01-06
WO2018146780A1 (ja) 2018-08-16
US11101225B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
CN110249426B (zh) 半导体装置及电力转换装置
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
CN109743882B (zh) 半导体装置以及电力变换装置
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN111403351A (zh) 半导体模块、其制造方法以及电力变换装置
US11450594B2 (en) Semiconductor device and power converter
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
CN112204729A (zh) 半导体装置以及电力变换装置
CN113841235B (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
US10861758B2 (en) Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device
WO2021140962A1 (ja) 半導体装置の製造方法、樹脂封入部材、半導体装置及び電力変換装置
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2020255297A1 (ja) 半導体装置及び電力変換装置
CN115023810A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant