JPS62133741A - パツケ−ジ - Google Patents
パツケ−ジInfo
- Publication number
- JPS62133741A JPS62133741A JP27336885A JP27336885A JPS62133741A JP S62133741 A JPS62133741 A JP S62133741A JP 27336885 A JP27336885 A JP 27336885A JP 27336885 A JP27336885 A JP 27336885A JP S62133741 A JPS62133741 A JP S62133741A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- silicone resin
- electronic component
- wiring board
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置等に使用されるパッケージに係わシ、
特に信号等を授受する入出力ビンを配線基板に設は電子
部品を実装してシリコンコーティングされたパッケージ
に関するものである。
特に信号等を授受する入出力ビンを配線基板に設は電子
部品を実装してシリコンコーティングされたパッケージ
に関するものである。
従来、この種のパッケージは、第２図に示すように内部
に複数層の導体配線層１を有し裏面に入出力ピン２が設
けられた配線基板３上に電子部品４が実装され、リード
５を介して前記導体配線層１に接続されて電子部品４の
周辺部はシリコン樹脂６によシ被覆されている（例えば
、ＢｒａｄＯｌｄｅｒ ａｎｄ Ｒｉｃｈａｒｄ Ａ、
、Ｎｏｎ−ｈｅｒｍｅｔ ｉｃｐａｃｋａｇｉｎｇ ｔ
ｅｃｈｎｉｑｕｅｓ ｆｏｒ ｈｙｂｒｉｄｓ 、 ”
Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ
Ｐｒｏｄｕｃｔｉｏｎ 。
に複数層の導体配線層１を有し裏面に入出力ピン２が設
けられた配線基板３上に電子部品４が実装され、リード
５を介して前記導体配線層１に接続されて電子部品４の
周辺部はシリコン樹脂６によシ被覆されている（例えば
、ＢｒａｄＯｌｄｅｒ ａｎｄ Ｒｉｃｈａｒｄ Ａ、
、Ｎｏｎ−ｈｅｒｍｅｔ ｉｃｐａｃｋａｇｉｎｇ ｔ
ｅｃｈｎｉｑｕｅｓ ｆｏｒ ｈｙｂｒｉｄｓ 、 ”
Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ
Ｐｒｏｄｕｃｔｉｏｎ 。
Ｊｕｎｅ 、 １９７９ 、 Ｐ１３７〜１３９ ）。
上述した従来のパッケージでは、電子部品４の交換時に
、リード５と電子部品４と配線基板３とで囲まれた領域
に充填されたシリコン樹脂６の除去が困難であシ、特に
リード５が微細化したシ、電子部品４がフェイスダウン
実装となると、リード５と電子部品４と配線基板３とで
囲まれた領域が狭くなシ、シリコン樹脂６が除去できず
、才たシリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂６の膨張でリード５が切断されたシ、配線
基板１からリード５が剥れたシするなどの問題があった
。
、リード５と電子部品４と配線基板３とで囲まれた領域
に充填されたシリコン樹脂６の除去が困難であシ、特に
リード５が微細化したシ、電子部品４がフェイスダウン
実装となると、リード５と電子部品４と配線基板３とで
囲まれた領域が狭くなシ、シリコン樹脂６が除去できず
、才たシリコン樹脂を溶解させる有機溶剤への浸漬時に
シリコン樹脂６の膨張でリード５が切断されたシ、配線
基板１からリード５が剥れたシするなどの問題があった
。
本発明によるパッケージは、配線基板上に実装された電
子部品のリード部まで硬化しない第１のシリコン樹脂を
充填し、この第１のシリコン樹脂上に弾力性のあるゲル
状に硬化する第２のシリコン樹脂を充填するものである
。
子部品のリード部まで硬化しない第１のシリコン樹脂を
充填し、この第１のシリコン樹脂上に弾力性のあるゲル
状に硬化する第２のシリコン樹脂を充填するものである
。
第１のシリコン樹脂が硬化されていないので、有機溶剤
に溶解される。
に溶解される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す縦断面図であシ、前述
の図と同一部分には同一符号を付しである。同図におい
て、配線基板１の表面にはリード用パッド８が、その裏
面には入出力ピン２がそれぞれ設けられておシ、このリ
ード用パッド８と入出力ピン２とは配線基板３内で導体
配線層１によシミ気的に接続されている。また、この配
線基板１上には図示しないが例えばエポキシ樹脂などの
接着剤によりスペーサ９が固定配置され、さらにこのス
ペーサ９上には電子部品４がフェースダウンで接着配置
され、電子部品４のリード５が配線基板３上のリード用
パッド８に電気的に接続されている。また、この配線基
板３上にはその周辺部に枠体１０が図示しないが接着剤
により取付固定されている。そして、この枠体１０内に
は紫外線硬化形のシリコン樹脂が充填され、上方側から
紫外線を照射することにより、電子部品４および電子部
品４のリード５の影になる部分が未硬化ないしは半硬化
状態となる第１のシリコン樹脂１１が形成され、その周
辺部および上部には弾力性のあるゲル状に硬化する第２
のシリコン樹脂１２が形成されている。また、枠体１０
の開口部には電子部品４と図示しない熱伝導性コンパウ
ンドで接触してキャップ１３が図示しないが接着剤によ
シ取付固定されている。このキャップ１３は、ヒートシ
ンク等の放熱部品を接着、半田付けまたは熱伝導性コン
パウンドによる接続等により、電子部品４で発生する熱
を外部に導く機能を有しており、空冷するためのヒート
シンクまたは水冷するための冷却板と一体化しても良い
。才た、スペーサ９は、絶縁性であれば配線基板３と電
子部品４との接着剤も絶縁性であることが望ましいが、
電子部品４のスペーサ９との接する面が絶縁されていた
シ、配線基板３のスペーサ９との接する面が絶縁されて
いれば、スペーサ９および接着剤は導電性でも良い。ま
た、配線基板３の枠体１０との接する部分が絶縁されて
いれば、枠体１０および接着剤は導電性でも良い。さら
に配線基板３０枠体１゜と接する部分が絶縁され、かつ
その上に専用の金属層を設ければ、金属の場合の枠体１
０と配線基板３とを半田付けできる。
の図と同一部分には同一符号を付しである。同図におい
て、配線基板１の表面にはリード用パッド８が、その裏
面には入出力ピン２がそれぞれ設けられておシ、このリ
ード用パッド８と入出力ピン２とは配線基板３内で導体
配線層１によシミ気的に接続されている。また、この配
線基板１上には図示しないが例えばエポキシ樹脂などの
接着剤によりスペーサ９が固定配置され、さらにこのス
ペーサ９上には電子部品４がフェースダウンで接着配置
され、電子部品４のリード５が配線基板３上のリード用
パッド８に電気的に接続されている。また、この配線基
板３上にはその周辺部に枠体１０が図示しないが接着剤
により取付固定されている。そして、この枠体１０内に
は紫外線硬化形のシリコン樹脂が充填され、上方側から
紫外線を照射することにより、電子部品４および電子部
品４のリード５の影になる部分が未硬化ないしは半硬化
状態となる第１のシリコン樹脂１１が形成され、その周
辺部および上部には弾力性のあるゲル状に硬化する第２
のシリコン樹脂１２が形成されている。また、枠体１０
の開口部には電子部品４と図示しない熱伝導性コンパウ
ンドで接触してキャップ１３が図示しないが接着剤によ
シ取付固定されている。このキャップ１３は、ヒートシ
ンク等の放熱部品を接着、半田付けまたは熱伝導性コン
パウンドによる接続等により、電子部品４で発生する熱
を外部に導く機能を有しており、空冷するためのヒート
シンクまたは水冷するための冷却板と一体化しても良い
。才た、スペーサ９は、絶縁性であれば配線基板３と電
子部品４との接着剤も絶縁性であることが望ましいが、
電子部品４のスペーサ９との接する面が絶縁されていた
シ、配線基板３のスペーサ９との接する面が絶縁されて
いれば、スペーサ９および接着剤は導電性でも良い。ま
た、配線基板３の枠体１０との接する部分が絶縁されて
いれば、枠体１０および接着剤は導電性でも良い。さら
に配線基板３０枠体１゜と接する部分が絶縁され、かつ
その上に専用の金属層を設ければ、金属の場合の枠体１
０と配線基板３とを半田付けできる。
このような構成によれば、電子部品４等を交換する場合
、まず第２のシリコン樹脂１２を剥がし、次に第１のシ
リコン樹脂１１を有機溶剤に浸漬することによシ、溶解
され、容易に除去することができる。
、まず第２のシリコン樹脂１２を剥がし、次に第１のシ
リコン樹脂１１を有機溶剤に浸漬することによシ、溶解
され、容易に除去することができる。
なお、前述した実施例において、第１のシリコン樹脂１
１および第２のシリコン樹脂１２として紫外線硬化形の
シリコン樹脂を用いた場合について説明したが、本発Ｆ
！Ａはこれに限定されるものではなく、加熱硬化形のシ
リコン樹脂を用いても前述と同様の効果が得られること
は勿論である。
１および第２のシリコン樹脂１２として紫外線硬化形の
シリコン樹脂を用いた場合について説明したが、本発Ｆ
！Ａはこれに限定されるものではなく、加熱硬化形のシ
リコン樹脂を用いても前述と同様の効果が得られること
は勿論である。
以上説明したように本発明によれば、配線基板上に実装
された電子部品のリード部の高さまで硬化しない第１の
シリコン樹脂を充填したことによシ、電子部品の交換時
に、電子部品のリード部上部の第２のシリコン樹脂のみ
を剥離し、第１のシリコン樹脂を有機溶剤に浸漬するこ
とによシ、溶解され、容易に除去されるので、電子部品
のｙ−ドの切断および配線基板からの剥れ等を確実に防
止することができるという極めて優れた効果が得られる
。
された電子部品のリード部の高さまで硬化しない第１の
シリコン樹脂を充填したことによシ、電子部品の交換時
に、電子部品のリード部上部の第２のシリコン樹脂のみ
を剥離し、第１のシリコン樹脂を有機溶剤に浸漬するこ
とによシ、溶解され、容易に除去されるので、電子部品
のｙ−ドの切断および配線基板からの剥れ等を確実に防
止することができるという極めて優れた効果が得られる
。
第１図は本発明によるパッケージの一実施例を示す縦断
面図、第２図は従来のパッケージを示す縦断面図である
。 １・・−・導体配線層、２・・・・入出力ピン、３・・
・Φ配線基板、４・・・争電子部品、５・・・・リード
、８・・・・リード用パッド、９・・・・スペーサ、１
０・・・・枠体、１１１Ｉ・・・第１のシリコン樹脂、
１２・・・・第２のシリコン樹脂、１３・・・［株］キ
ャップ。
面図、第２図は従来のパッケージを示す縦断面図である
。 １・・−・導体配線層、２・・・・入出力ピン、３・・
・Φ配線基板、４・・・争電子部品、５・・・・リード
、８・・・・リード用パッド、９・・・・スペーサ、１
０・・・・枠体、１１１Ｉ・・・第１のシリコン樹脂、
１２・・・・第２のシリコン樹脂、１３・・・［株］キ
ャップ。
Claims (1)
- リードを有する電子部品を実装した配線基板と、前記配
線基板上に取付固定された枠体と、前記電子部品のリー
ド部の高さまで充填された硬化しない第１のシリコン樹
脂と、前記第１のシリコン樹脂上に充填された弾力性の
あるゲル状に硬化する第２のシリコン樹脂とを具備する
ことを特徴としたパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27336885A JPS62133741A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
| US06/900,532 US4709301A (en) | 1985-09-05 | 1986-08-26 | Package |
| DE86112244T DE3688164T2 (de) | 1985-09-05 | 1986-09-04 | Packung mit einem Substrat und mindestens einem elektronischen Bauelement. |
| EP86112244A EP0214621B1 (en) | 1985-09-05 | 1986-09-04 | A package comprising a substrate and at least one electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27336885A JPS62133741A (ja) | 1985-12-06 | 1985-12-06 | パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62133741A true JPS62133741A (ja) | 1987-06-16 |
| JPH0521342B2 JPH0521342B2 (ja) | 1993-03-24 |
Family
ID=17526925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27336885A Granted JPS62133741A (ja) | 1985-09-05 | 1985-12-06 | パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000814A1 (en) * | 1988-07-15 | 1990-01-25 | Toray Silicone Co., Ltd. | Semiconductor device sealed with resin and a method of producing the same |
| JPH05218117A (ja) * | 1991-10-25 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | マイクロ電子回路パツケージ及びその再加工方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171343U (ja) * | 1983-04-28 | 1984-11-16 | 株式会社デンソー | 混成集積回路装置 |
| JPS60116151A (ja) * | 1983-11-28 | 1985-06-22 | Matsushita Electric Works Ltd | 電子部品の封止法 |
| JPS6120771U (ja) * | 1984-07-09 | 1986-02-06 | 日本フエラス工業株式会社 | サツシ枠の建付装置 |
-
1985
- 1985-12-06 JP JP27336885A patent/JPS62133741A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171343U (ja) * | 1983-04-28 | 1984-11-16 | 株式会社デンソー | 混成集積回路装置 |
| JPS60116151A (ja) * | 1983-11-28 | 1985-06-22 | Matsushita Electric Works Ltd | 電子部品の封止法 |
| JPS6120771U (ja) * | 1984-07-09 | 1986-02-06 | 日本フエラス工業株式会社 | サツシ枠の建付装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000814A1 (en) * | 1988-07-15 | 1990-01-25 | Toray Silicone Co., Ltd. | Semiconductor device sealed with resin and a method of producing the same |
| JPH05218117A (ja) * | 1991-10-25 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | マイクロ電子回路パツケージ及びその再加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521342B2 (ja) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JPH09246432A (ja) | プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ | |
| EP0214621A2 (en) | A package comprising a substrate and at least one electronic component | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS62133741A (ja) | パツケ−ジ | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPS58122753A (ja) | 高密度チツプキヤリア | |
| JPS61137349A (ja) | 半導体装置 | |
| JPS62133742A (ja) | パツケ−ジ | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| KR100459820B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2000200862A (ja) | 半導体装置およびその製造方法 | |
| JPH03255655A (ja) | 半導体装置 | |
| KR950004510A (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 | |
| JP2001015647A (ja) | 半導体装置およびその製造方法 |