JP2001015647A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001015647A
JP2001015647A JP2000122859A JP2000122859A JP2001015647A JP 2001015647 A JP2001015647 A JP 2001015647A JP 2000122859 A JP2000122859 A JP 2000122859A JP 2000122859 A JP2000122859 A JP 2000122859A JP 2001015647 A JP2001015647 A JP 2001015647A
Authority
JP
Japan
Prior art keywords
resin
wiring board
integrated circuit
semiconductor integrated
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122859A
Other languages
English (en)
Inventor
Kazuhiko Terajima
寺嶋　　一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2000122859A priority Critical patent/JP2001015647A/ja
Publication of JP2001015647A publication Critical patent/JP2001015647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止体の周縁部が容易に破損しないよう
にし、樹脂封止体に亀裂が生じたり、その破片によって
他の電子部品や部品搬送装置の機能を阻害するようなこ
とを防ぐ。 【解決手段】 配線基板１のおもて面に、半導体集積回
路チップ２と、その半導体集積回路チップ２の各電極と
それぞれ接続ワイヤ７によって電気的に接続する各基板
電極３と、半導体集積回路チップ２を保護するためにお
もて面全面を被覆する樹脂封止体８を有し、配線基板１
のうら面に、マザーボードとの接続を行なうためのパッ
ド電極９とハンダボール端子１０を有し、配線基板１の
おもて面の基板電極３とうら面のパッド電極９とを電気
的に接続するためのスルーホール１１を有するＰＢＧＡ
構造の半導体装置１２であり、樹脂封止体８の周縁部８
ａが曲面形状をなしている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、配線基板に半導
体集積回路チップを実装し、これを樹脂封止してなる半
導体装置の構造とその製造方法に関するものであり、さ
らに詳しくは、半導体集積回路チップを実装した配線基
板のおもて面に樹脂封止体を有し、うら面にハンダボー
ル端子を有するプラスチック・ボール・グリッド・アレ
イの構造とその製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路チップは、各電極とマザ
ーボードとの電気的接続や回路の保護、さらに放熱など
の機能を備えたパッケージに封止して使用する。このパ
ッケージの一種であるプラスチック・ボール・グリッド
・アレイ（Plastic Ball Grid Aray：以下「ＰＢＧＡ」
と略称する）は、樹脂成分を主たる構成材料とする配線
基板のおもて面に半導体集積回路チップを実装し、その
配線基板うら面全体にマザーボードと接続するためのハ
ンダボール端子をマトリクス状に設け、さらに半導体集
積回路チップの周囲を樹脂で封止した構造を備えた、表
面実装型多端子パッケージである。
【０００３】このＰＢＧＡはパッケージの小型化と電気
特性と実装歩留まり等の点で他のパッケージに比べて有
利な構造を備えており、特にパーソナル・コンピュータ
や携帯型通信機器の分野で採用されている。
【０００４】以下、図面を用いて従来のＰＢＧＡを構成
する半導体装置について説明する。図１７はその従来の
半導体装置の模式的な断面図である。この半導体装置２
２は、ほぼ四角形の樹脂板１３を芯材とする配線基板１
のおもて面に、半導体集積回路チップ２と、その半導体
集積回路チップ２の各電極と配線基板１の電気的経路と
を接続するための複数の接続ワイヤ７と複数の基板電極
３とを有している。
【０００５】さらにこの半導体装置２２は、配線基板１
のおもて面に半導体集積回路チップ２をダイボンド接着
剤６を用いて固着するためのダイパッド４を有してい
る。また、配線基板１のおもて面に、各基板電極３や配
線を被覆保護するための樹脂絶縁膜５を有し、さらに、
半導体集積回路チップ２と接続ワイヤ７と基板電極３を
封止保護するための樹脂封止体２８を形成している。
【０００６】一方、この配線基板１のうら面には、上記
各基板電極３に対応してパッド電極９を有し、その各パ
ッド電極９に、図示しないマザーボードと電気的に接続
するためのハンダボール端子１０をハンダ付けしてい
る。そして、この配線基板１のうら面にも、各パッド電
極９や配線を被覆保護するための樹脂絶縁膜５を有して
いる。
【０００７】さらに、この半導体装置２２は、配線基板
１におもて面の各基板電極３とうら面の各パッド電極９
とそれぞれ電気的に接続するためのスルーホール１１を
設けている。なお、図１７では、図示の都合上基板電極
３、スルーホール１１、パッド電極９およびハンダボー
ル端子１０を２個ずつしか図示していないが、実際には
多数設けられている。
【０００８】次に、この従来のＰＢＧＡを構成する半導
体装置の製造方法を説明する。半導体集積回路チップ２
を搭載するための配線基板１は、ほぼ四角形で板厚が
０．４ｍｍ程度の樹脂板１３を芯材とする。
【０００９】この樹脂板１３の材料としては、良好な絶
縁性を有するガラス繊維強化エポキシ樹脂やガラス繊維
強化ＢＴレジンなどが用いられる。
【００１０】製造時間短縮と歩留まり向上のために、複
数のＰＢＧＡ構造の半導体装置を一度に製造できるよう
に、図１８に示すように、共通の配線基板１上に複数の
半導体集積回路チップ２を一定の間隔を置いて搭載でき
るようにしている。まず、図１７に示した配線基板１の
芯材となる樹脂板１３のおもて面とうら面に、厚さ１８
μｍ程度の銅箔を張り付けて設ける。
【００１１】次に、その銅箔を設けた樹脂板１３に、ス
ルーホール１１を形成するための円筒形の孔を切削ドリ
ルなどの孔あけ手段によって形成する。その後、孔あけ
加工された樹脂板１３の孔の内周面を含む全面に無電解
銅メッキ処理を行って銅メッキ層を形成することによっ
て、樹脂板１３のおもて面とうら面の銅箔と電気メッキ
層からなる銅膜を電気的接続するスルーホール１１を形
成する。
【００１２】そして、このスルーホール１１を設けた樹
脂板１３のおもて面の銅膜とうら面の銅膜を、それぞれ
フォトレジストによるエッチング防止膜とエッチング液
とを用いたエッチング処理を行ってパターニングする。
このエッチング処理によって、樹脂板１３のおもて面に
基板電極３とダイパッド４と図示しない配線パターンを
設け、うら面にはパッド電極９と図示しない配線パター
ンを設ける。
【００１３】前述のように、配線基板１は複数の半導体
集積回路チップ２を搭載するように設計してある。した
がって、ダイパッド４は、１枚の樹脂板１３のおもて面
に搭載する半導体集積回路チップ２の数に応じた数だけ
設ける。さらに、基板電極３は各ダイパッド４を囲むよ
うにほぼ四角形の辺に沿って多数配列して設ける。
【００１４】また、樹脂板１３のうら面のパッド電極９
も、搭載する半導体集積回路チップ２の端子数と搭載数
に応じて設ける。そして、１個の半導体集積回路チップ
２あたりのパッド電極９は、樹脂板１３のうら面に一定
間隔をおいてマトリクス状に配置して設ける。
【００１５】その後、この樹脂板１３のおもて面に、各
基板電極３とダイパッド４は露出して配線パターンとス
ルーホール１１の開口部を被覆するように、樹脂絶縁膜
５を設ける。また、樹脂板１３のうら面にも、パッド電
極９は露出し、配線パターンとスルーホール１１の開口
部を被覆するように樹脂絶縁膜５を設ける。その樹脂絶
縁膜５の材料としては、良好な絶縁性を有するアクリル
樹脂やエポキシ樹脂が用いられる。このようにして、図
１７に示した配線基板１が完成する。
【００１６】次に、この配線基板１のおもて面に、図１
８に示すように複数の半導体集積回路チップ２を、それ
ぞれ図１７に示すダイパッド４上にダイボンド接着剤６
を用いて接着する。このダイボンド接着剤６の原料とし
ては熱硬化性の樹脂接着剤が用いられる。
【００１７】その後、配線基板１に図１８に示したよう
に複数搭載した各半導体集積回路チップ２の各電極と、
そのまわりに図１７に示したように設けた各基板電極３
とをそれぞれ接続ワイヤ７で電気的に接続する。この接
続ワイヤ７の材料としては、アルミニューム線や金線が
用いられる。
【００１８】次に、配線基板１に複数搭載した半導体集
積回路チップ２と接続ワイヤ７と基板電極３を封止する
樹脂封止体の外形を形成するために、図１８に示すよう
に流れ止め１４を配線基板１の外周に沿ってほぼ四角形
に設ける。この流れ止め１４の材料としては、熱硬化性
のエポキシ樹脂組成物やシリコン樹脂組成物が用いられ
る。
【００１９】その後、各半導体集積回路チップ２の樹脂
封止体２８を同時に形成するように液状の封止樹脂を流
れ止め１４の内側に流し込む。液状の封止樹脂の供給を
続けると流動は流れ止め１４で止まり、表面張力により
液面が盛り上がってくる。配線基板１のおもて面の複数
の半導体集積回路チップ２と各基板接続ワイヤ７が充分
に隠れたとき、液状封止樹脂の供給を止める。そして、
この液状の封止樹脂を加熱して硬化する。
【００２０】この液状封止樹脂の材料としては、絶縁性
と接着性に優れた熱硬化性のエポキシ樹脂組成物が用い
られる。なお、封止樹脂にシリカなどのフィラーを添加
することで封止の信頼性を向上させることができる。そ
の後、配線基板１のうら面のパッド電極９に、直径０．
６ｍｍ〜０．８ｍｍのハンダボールを供給し、加熱炉を
用いて加熱することによって、ハンダボール端子１０を
設ける。
【００２１】次に、各半導体集積回路チップ２ごとに、
配線基板１と硬化した封止樹脂を、ダイシングソーなど
を用いて注水冷却しながら切断し、各半導体装置２２を
単個に分離する。以上説明した方法により、従来のＰＢ
ＧＡを構成する半導体装置２２が完成する。
【００２２】
【発明が解決しようとする課題】従来のＰＢＧＡを構成
する半導体装置２２は、上述のように複数の半導体チッ
プ２を搭載した配線基板１の外周に沿って設けた流れ止
め１４内に液状の封止樹脂を流し込み、それを加熱して
硬化させた後、各半導体装置ごとに切り分けて製造され
ていたため、図１７に示すように樹脂封止体２８の周縁
部２８ａの角が立った形態を有している。
【００２３】そのため、従来のＰＢＧＡを構成する半導
体装置１２は、搬送中に樹脂封止体２８の周縁部２８ａ
が破損しやすかった。樹脂封止体２８の周縁部２８ａが
破損すると、この部分に応力が集中して樹脂封止体２８
に亀裂を生じ、半導体装置の信頼性を著しく損なうとい
う問題がある。また、破損により生じた破片が他の電子
部品や部品搬送装置の機能を阻害するなどの問題もあ
る。
【００２４】さらに、製造工程の途中で、配線基板１に
搭載した複数の半導体集積回路チップ２を液状の封止樹
脂を用いて樹脂封止するとき、封止樹脂の硬化収縮によ
り配線基板１に反りが発生する。一度に多くの半導体集
積回路チップ２を封止する場合には、封止樹脂の硬化物
の体積が大きくなるため硬化収縮量が増大し、配線基板
１の反りがより大きくなる。
【００２５】配線基板１の反りが大きくなるとダイシン
グソーに装着できず、各半導体装置２２を単個に切断で
きなくなる。また、ダイシングソーに装着できたとして
も、切断中に配線基板１に応力が発生し、半導体集積回
路チップ２や樹脂封止体２８の剥離や破損が生じること
があるという問題もある。
【００２６】この発明は、これらの問題を解決するため
になされたものであり、搬送中に樹脂封止体の周縁部が
破損するようなことがなく、したがって、破片によって
他の電子部品や部品搬送装置の機能を阻害することもせ
ず、信頼性の高いＰＢＧＡ構造の半導体装置を提供する
ことを目的とする。また、製造工程の途中で、封止樹脂
の硬化収縮により配線基板が反るのを防止して、一度に
多数の半導体集積回路チップの封止が可能で、半導体集
積回路チップや樹脂封止体の剥離や破損を生じることも
ない製造方法を提供することも目的とする。
【００２７】
【課題を解決するための手段】この発明による半導体装
置は、上記の目的を達成するため、配線基板と、その配
線基板のおもて面に、半導体集積回路チップと、その半
導体集積回路チップの各電極とそれぞれ接続ワイヤによ
って電気的に接続する各基板電極と、半導体集積回路チ
ップを保護するためにおもて面全面を被覆する樹脂封止
体を有し、上記配線基板のうら面に、マザーボードとの
接続を行なうためのパッド電極とハンダボール端子を有
し、さらに、上記配線基板のおもて面の基板電極とうら
面のパッド電極とを電気的に接続するためのスルーホー
ルを有し、上記樹脂封止体の周縁部が曲面形状をなして
いる。
【００２８】また、この発明による半導体装置の製造方
法は、上記の目的を達成するため、樹脂板のおもて面と
うら面に銅箔を設けた配線基板を用意する工程と、その
配線基板にスルーホールを形成するための孔をあける工
程と、該工程で設けた孔の内周面を含む前記配線基板の
全面に銅メッキを施し、配線基板のおもて面とうら面の
銅箔と銅メッキ層からなる銅膜を電気的に接続するスル
ーホールを形成する銅メッキ工程とを有する。
【００２９】さらに、上記配線基板のおもて面の銅膜を
パターニングして、半導体集積回路チップの各電極と電
気的に接続するための複数の基板電極を形成する第１の
パターン化工程と、上記配線基板のうら面の銅膜をパタ
ーニングして複数のハンダボール端子をハンダ付けする
ための、上記スルーホールを介して各基板電極とそれぞ
れ電気的に接続した複数のパッド電極を形成する第２の
パターン化工程と、配線基板のおもて面とうら面に、各
基板電極とパッド電極が露出するように樹脂絶縁膜を形
成する工程と、配線基板のおもて面のほぼ中央部に半導
体集積回路チップを接着剤を用いて固着する工程と、そ
の半導体集積回路チップの各電極と各基板電極とをそれ
ぞれ接続ワイヤによって電気的に接続する接続工程とを
有する。
【００３０】そして、上記配線基板を用意する工程から
上記接続工程までのいずれかの工程の次に実施され、上
記配線基板に、半導体集積回路チップを被覆保護する樹
脂封止体の外形を形成するためのほぼ四角形の外形スリ
ットを四隅部を残して孔あけする工程と、上記配線基板
上の各半導体集積回路チップと基板電極を含む上記外形
スリットの内側の全面を被覆保護するための樹脂封止体
を形成する工程と、上記各パッド電極にそれぞれハンダ
ボール端子をハンダ付けする工程と、上記配線基板の外
形スリットを孔あけしてない四隅部を切断する工程とを
有することを特徴とする。
【００３１】また、上記樹脂封止体を形成する工程が、
上記各外形スリットの内側の各半導体集積回路チップを
含む全面に熱硬化性の液状の封止樹脂を供給した後、そ
の封止樹脂を加熱し硬化させて上記樹脂封止体を形成す
る工程であるとよい。
【００３２】（作 用）この発明による半導体装置は、
半導体集積回路チップを保護するために半導体装置のお
もて面全面を封止する樹脂封止体の周縁部が曲面形状を
なしている。したがって、搬送中で樹脂封止体の周縁部
が容易に破損することがなく、樹脂封止体に亀裂を生じ
て半導体装置の信頼性を著しく損なう問題が発生しな
い。また前述の破損により生じた破片が他の電子部品や
部品搬送装置の機能を阻害するなどの問題も発生しな
い。
【００３３】また、この発明による半導体装置の製造方
法は、半導体集積回路チップを被覆保護する樹脂封止体
を形成する前に、各半導体集積回路チップごとに樹脂封
止体の外形を形成するためのほぼ四角形の外形スリット
を四隅部を残して孔あけする工程を有し、樹脂封止体を
形成した後、配線基板の外形スリットの孔あけしてない
四隅部分を切断する工程を有している。
【００３４】したがって、配線基板に搭載した複数の半
導体集積回路チップを液状の封止樹脂を用いて樹脂封止
する工程で、上記外形スリットにより半導体集積回路チ
ップごとの樹脂封止体を設けることができ、その各樹脂
封止体の周縁部を曲面形状にすることができる。
【００３５】また、多数の半導体集積回路チップを搭載
した配線基板上で封止樹脂を硬化する場合に、それぞれ
外形スリットによって分離された個々の封止樹脂を硬化
することになる。したがって、複数の半導体集積回路チ
ップを体積の大きい一体の封止樹脂として硬化する従来
の方法と比較して、封止樹脂の硬化による体積収縮が抑
えられるため、配線基板の反りが発生しない。そのた
め、配線基板から各半導体装置を単個に切断するときに
配線基板に応力が発生せず、半導体集積回路チップや樹
脂封止体の剥離や破損を生じることがない。
【００３６】
【発明の実施の形態】以下、この発明による半導体装置
とその製造方法の最適な実施形態を図面に基づいて具体
的に説明する。
【００３７】〔半導体装置：図１〕まず、この発明によ
る半導体装置の実施形態を図１によって説明する。図１
はこの発明によるＰＢＧＡ構造の半導体装置の模式的な
断面図であり、図１７に示した従来例と同じ部分には同
一の符号を付している。
【００３８】この図１に示す半導体装置１２は、樹脂板
１３を芯材とするほぼ四角形の配線基板１のおもて面
に、半導体集積回路チップ２と、その半導体集積回路チ
ップ２の各電極とそれぞれ接続ワイヤ７によって電気的
に接続する各基板電極３とを有している。さらに、配線
基板１のおもて面には、半導体集積回路チップ２をダイ
ボンド接着剤６を用いて固着するためのダイパッド４
と、配線を被覆保護するための樹脂絶縁膜５を有する。
【００３９】そして、半導体集積回路チップ２と接続ワ
イヤ７と基板電極３を封止保護するための樹脂封止体８
を設けており、その樹脂封止体８は配線基板１のおもて
面を露出することなく、周縁部８ａが図示のように曲面
形状をなしている。また、配線基板１のうら面に、図示
しないマザーボードと電気的に接続するための複数のパ
ッド電極９とその各パッド電極９にハンダ付けされたハ
ンダボール端子１０を有している。さらに、配線基板１
のうら面の配線を被覆保護するための樹脂絶縁膜５も有
している。
【００４０】そして、配線基板１には、そのおもて面の
各基板電極３とうら面の各パッド電極９とを電気的に接
続するためのスルーホール１１を形成している。なお、
この図１においても図示の都合により、基板電極３、ス
ルーホール１１、パッド電極９およびハンダボール端子
１０が２個ずつしか示されていないが、実際には多数設
けられている。
【００４１】この図１に示す半導体装置１２において、
図１７に示した従来の半導体装置２２と構造上で異なる
点は、樹脂封止体８の周縁部８ａ（特に図１７では上端
縁）が曲面形状をなしている点である。そのため、搬送
中に樹脂封止体８の周縁部８ａが容易に破損することが
ない。したがって、樹脂封止体８の周縁部８ａが破損し
て樹脂封止体８に亀裂を生じるようなことがなく、半導
体装置の信頼性を著しく損なう問題が発生しない。ま
た、樹脂封止体の破損により生じた破片が他の電子部品
や部品搬送装置の機能を阻害するなどの問題も発生しな
い。
【００４２】〔半導体装置の製造方法：図１〜図１２〕
次に、この発明による半導体装置の製造方法の一実施形
態を図１から図１２を用いて説明する。図２は、この実
施形態における半導体装置の構成部材である配線基板を
示す平面図である。図３から図１０は、それぞれこの実
施形態における半導体装置の製造工程の各段階の半導体
装置１個分の部分を拡大して示す断面図、図１１は配線
基板に液状の封止樹脂を流し込む工程を示す断面図、図
１２は樹脂封止体を形成中の配線基板の平面図である。
【００４３】図１に示した半導体集積回路チップ２を搭
載するための配線基板１は、ほぼ四角形で板厚が０．４
ｍｍ程度の樹脂板１３を芯材とする。その樹脂板１３の
材料としては、良好な絶縁性を有するガラス繊維強化エ
ポキシ樹脂やガラス繊維強化ＢＴレジンを用いる。配線
基板１は、製造時間の短縮と歩留まり向上のために、図
２に示すように複数の半導体集積回路チップ２を一定の
間隔を置いて搭載できるようにしている。
【００４４】はじめに、図３に示すように、配線基板１
の芯材となる樹脂板１３のおもて面とうら面に、それぞ
れ厚さ１８μｍ程度の配線パターンを形成するための銅
箔１６を、熱圧着等によって被着させて設ける。なお、
予め樹脂板１３の両面に銅箔１６を張り付けた配線基板
１が市販されていれば、それを購入して使用してもよ
い。いずれにしても、樹脂板１３の両面に銅箔１６を張
り付けた配線基板１を用意する。
【００４５】そして次に、図２に示すように、この配線
基板１の各半導体集積回路チップ２を搭載する領域の周
囲に、それぞれ半導体集積回路チップ２を被覆保護する
樹脂封止体の外形を形成するためのほぼ四角形の外形ス
リット１５を四隅部を残して孔あけする。
【００４６】この外形スリット１５は、図２に示すよう
に半導体集積回路チップ２を搭載する領域ごとに、その
外周を囲むように、縦方向に２箇所と横方向に２箇所の
合計４箇所に設ける。孔あけの手段としてはルータ(roo
ter)加工や打ち抜き加工がある。また、図２に示すよう
に、外形スリット１５の四隅部における縦方向のスリッ
ト１５ａと横方向のスリット１５ｂとの間隔は、１．０
ｍｍから２．０ｍｍ程度とするのが望ましい。
【００４７】縦方向のスリット１５ａと横方向のスリッ
ト１５ｂの間隔が開きすぎると、液状封止樹脂のはみ出
し量が多くなる。逆に、縦方向のスリット１５ａと横方
向のスリット１５ｂの間隔が狭すぎると、配線基板１の
強度が低下し、製造工程で問題を生ずる可能性がある。
【００４８】また、図２に示すように平行して隣接する
外形スリット１５の間隔は、１．０ｍｍから２．０ｍｍ
程度とするのが望ましい。平行して隣接する外形スリッ
ト１５の間隔が狭すぎると、配線基板１の強度が低下し
て製造工程で問題を生ずる可能性がある。
【００４９】次に、図３に示すように、前述の銅箔１６
と外形スリット１５を設けた樹脂板１３に、スルーホー
ルを形成するための円筒形の孔１１ａを切削ドリルなど
の孔あけ手段によって設ける。その後、図４に示すよう
に、孔あけ加工された樹脂板１３の孔１１ａの内周面を
含む全面に無電解銅メッキ処理を行い、銅メッキ層１７
ａを形成することにより、おもて面とうら面の電気的接
続を得るためのスルーホール１１を形成する。
【００５０】このとき、樹脂板１３上に設けた銅箔１６
と、メッキ処理によって形成した銅メッキ層１７ａとは
一体化するので、以後は銅箔１６であった部分も含めて
銅膜１７と呼ぶ。また、孔１１ａ及び外形スリット１５
の内壁面では、銅箔１６はなかったので、銅メッキ処理
による銅メッキ層１７ａしか存在しないため、樹脂板１
３の表面に比べて、銅膜１７の厚さは薄くなっている。
【００５１】次に、この配線基板１のおもて面とうら面
の銅膜１７上の全面にホトレジストを塗布し、おもて面
のホトレジストに対して露光および現像処理によるパタ
ーニングを行うことにより、図５に示すように、銅膜１
７の図１に示した基板電極３、ダイパッド４及び配線パ
ターンを形成する部分にのみ、ホトレジストによるエッ
チング防止膜２０を形成する。このとき、スルーホール
１１の開口部はエッチング防止膜２０で被覆するように
する。配線基板１のうら面のホトレジストに対しては露
光および現像処理を行わず、全面にエッチング防止膜２
０を形成する。
【００５２】その後、この配線基板１に対してエッチン
グ液を用いたエッチング処理を行うことによって、その
おもて面のエッチング防止膜２０に被覆されていない部
分の銅膜１７を除去する。そして、エッチング防止膜２
０を除去することにより、図６に示すように、樹脂板１
３のおもて面に各半導体集積回路チップに対する複数の
基板電極３と１個のダイパッド４と必要な配線パターン
（図示を省略）とを形成する。
【００５３】次に、再びこの配線基板１のおもて面とう
ら面の全面にホトレジストを塗布し、今度はうら面のホ
トレジストに対して露光および現像処理によるパターニ
ングを行うことにより、図７に示すように、銅膜１７の
図１に示したパッド電極９および配線パターンを形成す
る部分にのみ、ホトレジストによるエッチング防止膜２
０を形成する。このとき、スルーホール１１の開口部は
エッチング防止膜２０で被覆するようにする。配線基板
１のおもて面のホトレジストに対しては露光処理および
現像処理を行わず、全面にエッチング防止膜２０を形成
する。
【００５４】その後、この配線基板１に対してエッチン
グ液を用いたエッチング処理を行うことによって、その
うら面のエッチング防止膜２０に被覆されていない部分
の銅膜１７を除去する。そして、エッチング防止膜２０
を除去することにより、図８に示すように、樹脂板１３
のうら面に多数のパッド電極９および必要な配線パター
ン（図示を省略する）を形成する。
【００５５】前述のように、配線基板１には複数の半導
体集積回路チップ２を搭載するように設計してある。し
たがって、ダイパッド４は、１枚の樹脂板１３のおもて
面に搭載する半導体集積回路チップ２の数に応じた数だ
け設ける。基板電極３は、各ダイパッド４を囲むよう
に、ほぼその四辺に沿って配列して設ける。パッド電極
９は、各半導体装置の領域ごとに、樹脂板１３のうら面
に一定間隔をおいてマトリクス状に配置する。
【００５６】その後、図９に示すように、配線基板１の
おもて面に、各基板電極３とダイパッド４は露出して配
線パターンとスルーホール１１の開口部を被覆するよう
に樹脂絶縁膜５を設ける。また、配線基板１のうら面に
もパッド電極９は露出するように樹脂絶縁膜５を設け
る。
【００５７】樹脂絶縁膜５の材料としては、良好な絶縁
性と感光性を有するアクリル樹脂組成物やエポキシ樹脂
組成物を用いるとよい。すなわち、配線基板１のおもて
面とうら面に、それぞれ全面にこれらの樹脂を塗布した
後、露光および現像処理を行って必要な箇所にのみその
樹脂膜を残すようにパターニングすることによって、各
面に樹脂絶縁膜５を設ける。このようにして、配線基板
１が完成する。
【００５８】次に、図１０に記載するように、この配線
基板１のおもて面に設けたダイパッド４に、ダイボンド
接着剤６を用いて半導体集積回路チップ２を接着する。
このダイボンド接着剤６としては、熱硬化性の樹脂接着
剤を用いる。望ましくは、接着性の良好なエポキシ樹脂
接着剤がよい。
【００５９】その後、配線基板１上に図２に示すように
複数搭載した各半導体集積回路チップ２の多数の電極
と、そのまわりに設けた各基板電極３とを図１０に示す
ようにそれぞれ接続ワイヤ７で電気的に接続する。この
接続ワイヤ７の材料としてはアルミニューム線や金線を
用いるが、望ましくは、導電性が良好で腐食に対する耐
性の有る金線を用いるとよい。
【００６０】次いで、図１１に示すように、供給ノズル
３０などの供給装置を用いて、液状の封止樹脂１８を各
半導体集積回路チップ２の上から外形スリット１５の内
側に流し込む。その液状の封止樹脂１８の供給を続ける
と、その粘性と表面張力のために流動は外形スリット１
５の位置で止まり、液面が盛り上がってくる。配線基板
１のおもて面の半導体集積回路チップ２と接続ワイヤ７
が充分に隠れたとき、封止樹脂１８の供給を止める。
【００６１】図１２は、配線基板１上の左上の１個の半
導体集積回路チップ２に対する外形スリット１５内にの
み、封止樹脂１８を満たした状態を示す。この操作を配
線基板１に搭載した各半導体集積回路チップ２ごとに行
う。あるいは、複数の供給ノズル３０を有する封止樹脂
供給装置を用いて、複数の半導体集積回路チップ２に同
時に封止樹脂１８供給することもできる。
【００６２】この液状の封止樹脂１８の材料としては、
絶縁性と接着性に優れた熱硬化性のエポキシ樹脂に微粉
末シリカなどのフィラーを添加した熱硬化性樹脂組成物
を用いる。望ましくは、適度の粘性と表面張力を有する
液状の熱硬化性樹脂組成物がよい。粘性が低すぎたり表
面張力が少ないと、外形スリット１５で封止樹脂１８の
流動を止めることができず、外形スリット１５を通して
外部に流れ出す恐れがある。
【００６３】また、液状封止樹脂に微粉末シリカを添加
することにより粘度を高くして、加熱硬化中に封止樹脂
１８が流動することなく、良好な形状の樹脂封止体８が
得られる。さらに、微粉末シリカを添加することによっ
て樹脂封止体８の熱膨張率や吸水率が改善され、良好な
信頼性を有する半導体装置が得られる。
【００６４】次に、樹脂封止体８を形成するために、前
述の液状の封止樹脂１８を加熱して硬化する。この実施
形態では配線基板１に樹脂封止体８の外形を形成するた
めの外形スリット１５を設けている。したがって、図１
２に示す半導体集積回路チップ２ごとに樹脂封止体８が
得られる。望ましくは、配線基板１上の全ての半導体集
積回路チップ２に対して液状の封止樹脂１８を供給した
後、一度にその各封止樹脂１８を加熱硬化して、各樹脂
封止体８を形成するとよい。
【００６５】その後、配線基板１のうら面の各パッド電
極９に、直径０．６ｍｍ〜０．８ｍｍのハンダボールを
供給し、加熱炉を用いて加熱することによってハンダ付
けして、図１に示したハンダボール端子１０を設ける。
そして、各半導体集積回路チップ２ごとに、配線基板１
における各外形スリット１５の四隅部の縦方向のスリッ
ト１５ａと横方向のスリット１５ｂとの間の部分を切断
して、ＰＢＧＡ構造の各半導体装置１２を単個に分離す
る。
【００６６】以上説明したように、この発明による半導
体装置の製造方法において、前述した従来の製造方法と
大きく異なる点は、配線基板１に樹脂封止体８の外形を
形成するための外形スリット１５を設ける工程を有する
点と、その樹脂封止体８を形成するための液状の封止樹
脂１８を、共通の配線基板１上に搭載された複数の各半
導体集積回路チップ１２ごとに、その周囲に形成した外
形スリット１５内に個々に流し込んだ後、加熱して硬化
する点である。
【００６７】さらに、全ての半導体集積回路チップ２に
対して樹脂封止体８を形成した後、配線基板１における
各外形スリット１５の四隅部に残る部分を切断して、各
半導体集積回路チップ２ごとのＰＢＧＡ構造の単個の半
導体装置１２に分離する点である。この製造方法の採用
により、図１に示したように配線基板１のおもて面を露
出することなく、周縁部８ａ（上端縁部）が曲面形状を
なす樹脂封止体８を備えた半導体装置１２を得ることが
できる。
【００６８】したがって、搬送中に樹脂封止体８の周縁
部８ａが容易に破損することがない。そのため、樹脂封
止体８の周縁部８ａの破損により樹脂封止体８に亀裂を
生じて、半導体装置の信頼性を著しく損なうような問題
が発生しない。また前述の破損により生じた破片が、他
の電子部品や部品搬送装置の機能を阻害するなどの問題
も発生しない。
【００６９】さらに、配線基板１に搭載した複数の半導
体集積回路チップ２を、それぞれ液状の封止樹脂１８を
用いて樹脂封止する工程で、外形スリット１５により半
導体集積回路チップ２ごとに個別に樹脂封止体８を設け
ることができる。そのため、多数の半導体集積回路チッ
プ２を搭載した配線基板１を封止する場合でも、封止樹
脂硬化物の体積が大きくなることがなく、硬化による体
積収縮が抑えられるため、配線基板１の反りが発生しな
い。
【００７０】したがって、配線基板１から半導体装置１
２を単個に切断するときに、配線基板１に応力が発生せ
ず、半導体集積回路チップ２や樹脂封止体８の剥離や破
損を生じる問題も生じない。
【００７１】〔製造方法の他の実施形態：図１，図２お
よび図１３〜図１６〕次に、この発明による半導体装置
の製造方法の他の実施形態について説明する。図１３乃
至図１６は、他の実施形態を説明するための前述した図
３乃至図５に対応する断面図である。
【００７２】前述した実施形態においては、樹脂板１３
のおもて面とうら面に銅箔１６を張り付けた配線基板１
に、まずそこに搭載する各半導体集積回路チップに対し
て樹脂封止体８を形成するための各外形スリット１５を
孔あけする工程を実施した。しかし、この配線基板１に
外形スリット１５を孔あけする工程は、各外形スリット
１５の内側の半導体集積回路チップに対して液状の封止
樹脂１８を供給し、それを加熱して硬化させて樹脂封止
体８を形成する工程より前であれば、どの段階で実施し
てもよい。
【００７３】例えば、次に説明する実施形態において
は、まず図１３に示すように、樹脂板１３のおもて面と
うら面に銅箔１６を設けた配線基板１に、スルーホール
を形成するための円筒形の孔１１ａを切削ドリルなどの
孔あけ手段によって設ける。その後、図１４に示すよう
に、孔あけ加工された樹脂板１３の孔１１ａの内周面を
含む全面に無電解銅メッキ処理によって銅メッキ層１７
ａを形成することによって、おもて面とうら面の電気的
接続を得るためのスルーホール１１を設ける。
【００７４】このとき、樹脂板１３上に設けた銅箔１６
と、メッキ処理によって形成した銅メッキ層１７ａは一
体化するので、以後は銅箔１６であった部分も含めて銅
膜１７と呼ぶ。次に、図１５に示すように、配線基板１
上に搭載する各半導体集積回路チップを被覆保護する樹
脂封止体の外形を形成するためのほぼ四角形の外形スリ
ット１５を四隅部を残して孔あけする（図２参照）。
【００７５】このように、外形スリット１５の形成を無
電解銅メッキ処理の後に行うと、図１５に示すように、
外形スリット１５の内壁面にはメッキによる銅メッキ層
１７ａは形成されない。次に、この配線基板１の両面に
ホトレジストを塗布し、そのおもて面のホトレジストに
対しては、露光および現像処理によるパターニングを行
うことにより、図１６に示すように、おもて面の銅膜１
７のうち基板電極３、ダイパッド４及び配線パターンを
形成する部分の上にだけホトレジストによるエッチング
防止膜２０を形成する。うら面には全面にホトレジスト
によるエッチング防止膜２０を形成する。
【００７６】その後、エッチング液を用いたエッチング
処理を行うことによって、エッチング防止膜に被覆され
ていない部分の銅膜１７を除去し、しかる後エッチング
防止膜も除去することにより、前述の実施形態において
図６に示したのと同様に、樹脂板１３のおもて面に基板
電極３とダイパッド４と配線パターンを設ける。以後の
各工程は、前述の実施形態の場合と同じであるから説明
を省略する。
【００７７】配線基板１に外形スリット１５を孔あけす
る工程は、銅メッキ処理によって銅膜１７を形成する工
程の次に行ってもよい。あるいは、その配線基板１のお
もて面の銅膜１７をパターン化して基板電極３とダイパ
ッド４等を形成する工程の次、または配線基板１のうら
面の銅膜１７をパーターン化してパッド電極等を形成す
る工程の次に行ってもよい。
【００７８】あるいは、配線基板１のおもて面とうら面
に樹脂絶縁膜を形成する工程の次、または配線基板１の
おもて面のダイパッド４上に半導体集積回路チップ２を
接着剤を用いて固着する工程の次、さらにはその半導体
集積回路チップ２の各電極と各基板電極とを電気的に接
続する工程の次に、配線基板１に外形スリット１５を孔
あけする工程を実施してもよい。
【００７９】このように、どの工程の次に配線基板１に
外形スリット１５を孔あけしても、その後、各外形スリ
ット１５の内側の半導体集積回路チップに対して液状の
封止樹脂１８を供給し、それを加熱して硬化させて樹脂
封止体８を形成した後、回路基板の各外形スリット１５
の四隅の接続部分を切断すれば、前述した実施形態の場
合と同様のＰＢＧＡ構造の半導体装置が得られる。その
各半導体装置の樹脂封止体８の周縁部８ａは曲面形状を
なしている。
【００８０】
【発明の効果】以上の説明で明らかなように、この発明
による半導体装置は、半導体集積回路チップを保護する
ための樹脂封止体の周縁部が曲面形状をなしている。し
たがって、搬送中に樹脂封止体の周縁部（特に上端縁
部）が容易に破損することがない。そのため、樹脂封止
体の周縁部が破損して樹脂封止体に亀裂を生じ、半導体
装置の信頼性を著しく損なうような問題が発生しない。
また破損により生じた破片が他の電子部品や部品搬送装
置の機能を阻害するなどの問題も発生しない。
【００８１】また、この発明による半導体装置の製造方
法は、配線基板に、半導体集積回路チップを被覆保護す
る樹脂封止体の外形を形成するためのほぼ四角形の外形
スリットを四隅部を残して孔あけする工程と、その外形
スリットの内側に半導体集積回路チップごとに樹脂封止
体を形成した後、その外形スリットの孔あけしてない四
隅部を切断する工程を有している。この方法の採用によ
り、配線基板のおもて面の全面を被覆し、周縁部が曲面
形状をなす樹脂封止体を備えたＰＢＧＡ構造の半導体装
置を容易に製造することができる。
【００８２】しかも、多数の半導体集積回路チップを搭
載した配線基板を封止する場合にも、封止樹脂硬化物の
体積が大きくなることがなく、硬化による体積収縮が抑
えられるため配線基板の反りが発生しない。したがっ
て、配線基板から各半導体装置を単個に切断するときに
配線基板に応力が発生せず、半導体集積回路チップや樹
脂封止体の剥離や破損を生じることがなく、信頼性の高
い半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明によるＰＢＧＡ構造の半導体装置の一
実施形態の構成を示す模式的な断面図である。
【図２】この発明による半導体装置の製造方法におい
て、配線基板上に複数の半導体集積回路チップを搭載し
た状態を示す平面図である。
【図３】この発明による半導体装置の製造方法の一実施
形態を説明するための最初の工程の半導体装置１個分の
部分を拡大して示す断面図である。
【図４】同じく次の工程を示す図３と同様な断面図であ
る。
【図５】同じく次の工程を示す図３と同様な断面図であ
る。
【図６】同じく次の工程を示す図３と同様な断面図であ
る。
【図７】同じく次の工程を示す図３と同様な断面図であ
る。
【図８】同じく次の工程を示す図３と同様な断面図であ
る。
【図９】同じく次の工程を示す図３と同様な断面図であ
る。
【図１０】同じく次の工程を示す図３と同様な断面図で
ある。
【図１１】同じく液状の封止樹脂を流し込む工程を示す
断面図である。
【図１２】同じく樹脂封止体を形成中の配線基板の平面
図である。
【図１３】この発明による半導体装置の製造方法の他の
実施形態を説明するための最初の工程の半導体装置１個
分の部分を拡大して示す断面図である。
【図１４】同じく次の工程を示す図１３と同様な断面図
である。
【図１５】同じく次の工程を示す図１３と同様な断面図
である。
【図１６】同じく次の工程を示す図１３と同様な断面図
である。
【図１７】従来のＰＢＧＡ構造の半導体装置の構成を示
す模式的な断面図である。
【図１８】従来の半導体装置の製造方法において配線基
板上に複数の半導体集積回路チップを搭載した状態を示
す平面図である。
【符号の説明】
１：配線基板 ２：半導体集積回路チップ ３：基板電極 ４：ダイパッド ５：樹脂絶縁膜 ６：ダイボンド接着剤 ７：接続ワイヤ ８：樹脂封止体 ８ａ：周縁部 ９：パッド電極 １０：ハンダボール端子 １１：スルーホール １１ａ：孔 １２：半導体装置 １３：樹脂板 １５：外形スリット １５ａ：縦方向のスリット １５ｂ：横方向のスリット １６：銅箔 １７：銅膜 １７ａ：銅メッキ層 １８：封止樹脂 ２０：エッチング防止膜 ３０：供給ノズル

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、該配線基板のおもて面に、
    半導体集積回路チップと、その半導体集積回路チップの
    各電極とそれぞれ接続ワイヤによって電気的に接続する
    各基板電極と、該半導体集積回路チップを保護するため
    におもて面全面を被覆する樹脂封止体を有し、 前記配線基板のうら面に、マザーボードとの接続を行な
    うためのパッド電極とハンダボール端子を有し、 さらに、前記配線基板のおもて面の前記基板電極とうら
    面の前記パッド電極とを電気的に接続するためのスルー
    ホールを有し、 前記樹脂封止体の周縁部が曲面形状をなしていることを
    特徴とする半導体装置。
  2. 【請求項２】 樹脂板のおもて面とうら面に銅箔を設け
    た配線基板を用意する工程と、 前記配線基板にスルーホールを形成するための孔をあけ
    る工程と、 該工程で設けた孔の内周面を含む前記配線基板の全面に
    銅メッキを施し、該配線基板のおもて面とうら面の前記
    銅箔と銅メッキ層からなる銅膜を電気的に接続するスル
    ーホールを形成する銅メッキ工程と、 前記配線基板のおもて面の銅膜をパターニングして、半
    導体集積回路チップの各電極と電気的に接続するための
    複数の基板電極を形成する第１のパターン化工程と、 前記配線基板のうら面の銅膜をパターニングして複数の
    ハンダボール端子をハンダ付けするための、前記スルー
    ホールを介して前記各基板電極とそれぞれ電気的に接続
    した複数のパッド電極を形成する第２のパターン化工程
    と、 前記配線基板のおもて面とうら面に、前記各基板電極と
    パッド電極が露出するように樹脂絶縁膜を形成する工程
    と、 前記配線基板のおもて面のほぼ中央部に前記半導体集積
    回路チップを接着剤を用いて固着する工程と、 その半導体集積回路チップの各電極と前記各基板電極と
    をそれぞれ接続ワイヤによって電気的に接続する接続工
    程と、 前記配線基板を用意する工程から前記接続工程までのい
    ずれかの工程の次に実施され、前記配線基板に、半導体
    集積回路チップを被覆保護する樹脂封止体の外形を形成
    するためのほぼ四角形の外形スリットを四隅部を残して
    孔あけする工程と、 前記配線基板上の各半導体集積回路チップと基板電極を
    含む前記外形スリットの内側の全面を被覆保護するため
    の樹脂封止体を形成する工程と、 前記各パッド電極にそれぞれハンダボール端子をハンダ
    付けする工程と、 前記配線基板の外形スリットを孔あけしてない四隅部を
    切断する工程とを有することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】 請求項２記載の半導体装置の製造方法に
    おいて、 前記樹脂封止体を形成する工程が、前記各外形スリット
    の内側の各半導体集積回路チップを含む全面に熱硬化性
    の液状の封止樹脂を供給した後、その封止樹脂を加熱し
    硬化させて前記樹脂封止体を形成する工程である半導体
    装置の製造方法。
JP2000122859A 1999-04-28 2000-04-24 半導体装置およびその製造方法 Pending JP2001015647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122859A JP2001015647A (ja) 1999-04-28 2000-04-24 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12265999 1999-04-28
JP11-122659 1999-04-28
JP2000122859A JP2001015647A (ja) 1999-04-28 2000-04-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001015647A true JP2001015647A (ja) 2001-01-19

Family

ID=26459752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122859A Pending JP2001015647A (ja) 1999-04-28 2000-04-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001015647A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
US7750456B2 (en) 2006-01-11 2010-07-06 Samsung Techwin Co., Ltd. Printed circuit board and method of manufacturing semiconductor package using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
US7750456B2 (en) 2006-01-11 2010-07-06 Samsung Techwin Co., Ltd. Printed circuit board and method of manufacturing semiconductor package using the same

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
US7154189B2 (en) Semiconductor device and method for fabricating the same
JP3546131B2 (ja) 半導体チップパッケージ
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6389689B2 (en) Method of fabricating semiconductor package
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US6329228B1 (en) Semiconductor device and method of fabricating the same
JP2008277570A (ja) 半導体装置及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
US6558981B2 (en) Method for making an encapsulated semiconductor chip module
JPH10233463A (ja) 半導体装置およびその製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JPH11260954A (ja) 半導体装置およびその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP2000243875A (ja) 半導体装置
JPH104151A (ja) 半導体装置およびその製造方法
JP2001015647A (ja) 半導体装置およびその製造方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3672885B2 (ja) 半導体装置
KR100533761B1 (ko) 반도체패키지
JP4978244B2 (ja) 半導体装置及びその製造方法
JPH08316360A (ja) Ｉｃ実装構造
JPH09246416A (ja) 半導体装置
JP2000307038A (ja) チップサイズ・パッケージ（ｃｓｐ）及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070330

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Effective date: 20090507

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090924