JP3239640B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP3239640B2 JP3239640B2 JP24009894A JP24009894A JP3239640B2 JP 3239640 B2 JP3239640 B2 JP 3239640B2 JP 24009894 A JP24009894 A JP 24009894A JP 24009894 A JP24009894 A JP 24009894A JP 3239640 B2 JP3239640 B2 JP 3239640B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- semiconductor device
- semiconductor
- receiving element
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、基体の表裏に第一の半
導体素子と第二の半導体素子とを配置した半導体装置に
関する。
導体素子と第二の半導体素子とを配置した半導体装置に
関する。
【０００２】
【従来の技術】ＣＣＤシステムは、一般にイメージセン
サ部、シンクシグナルジェネレーター（Sync signal ge
nerator ）部、タイミングジェネレーター（Timing gen
erator）部、さらには駆動部、信号プロセッサー部、エ
ンコーダー部等から構成されている。ところで、このＣ
ＣＤシステムにおいては、イメージセンサ部以外の他の
周辺半導体素子はエポキシモールドパッケージで封止さ
れて形成されるものの、イメージセンサ部はセラミック
又はモールド樹脂中空パッケージ又はクリアモールドパ
ッケージで封止されており、この状態でそれぞれが同一
プリント回路基板（ＰＣＢ）上にマウント化されて構成
されている。
サ部、シンクシグナルジェネレーター（Sync signal ge
nerator ）部、タイミングジェネレーター（Timing gen
erator）部、さらには駆動部、信号プロセッサー部、エ
ンコーダー部等から構成されている。ところで、このＣ
ＣＤシステムにおいては、イメージセンサ部以外の他の
周辺半導体素子はエポキシモールドパッケージで封止さ
れて形成されるものの、イメージセンサ部はセラミック
又はモールド樹脂中空パッケージ又はクリアモールドパ
ッケージで封止されており、この状態でそれぞれが同一
プリント回路基板（ＰＣＢ）上にマウント化されて構成
されている。
【０００３】
【発明が解決しようとする課題】しかしながら、イメー
ジセンサ部以外のチップはＢｉｐＩＣやＭＯＳＩＣであ
り、前述したようにエポキシモールドパッケージで封止
されていることから、同一プリント回路基板内でのベア
チップ化、つまりハイブリッドＩＣ化が可能であるもの
の、イメージセンサ部のチップはその光学特性上の問題
やゴミによる画質欠陥等の問題によってベアチップマウ
ントが困難になっており、このため中空パッケージ又は
クリアモールドパッケージで封止されていることから、
システム全体の小型化、軽量化、コストダウン化が損な
われている。また、ＣＣＤシステムに限ることなく、半
導体装置全般にわたってその小型化、軽量化や高性能化
が望まれており、このように小型化等を実現し得る技術
の提供が望まれている。
ジセンサ部以外のチップはＢｉｐＩＣやＭＯＳＩＣであ
り、前述したようにエポキシモールドパッケージで封止
されていることから、同一プリント回路基板内でのベア
チップ化、つまりハイブリッドＩＣ化が可能であるもの
の、イメージセンサ部のチップはその光学特性上の問題
やゴミによる画質欠陥等の問題によってベアチップマウ
ントが困難になっており、このため中空パッケージ又は
クリアモールドパッケージで封止されていることから、
システム全体の小型化、軽量化、コストダウン化が損な
われている。また、ＣＣＤシステムに限ることなく、半
導体装置全般にわたってその小型化、軽量化や高性能化
が望まれており、このように小型化等を実現し得る技術
の提供が望まれている。
【０００４】
【課題を解決するための手段】以上のような課題を鑑み
てなされた本発明は、半導体装置の製造方法および半導
体装置であり、次の様な構成を特徴としている。すなわ
ち、第１の発明である半導体装置の製造方法は、先ず、
リードフレームの一主面側に第二の半導体素子を実装
し、次いでリードフレームの一部および第二の半導体素
子を樹脂にて固定し、リードフレームの他主面側におけ
る当該樹脂部分に凹部を成形する。その後、凹部内に第
一の半導体素子を収納し、当該第一の半導体素子と前記
リードフレームのアウターリードとを接続し、第一の半
導体素子を封止する。また、第２の発明である半導体装
置は、両面に凹部が形成されたプリント配線基板と、こ
のプリント配線基板の一方の面側における凹部内に収納
封止された第一の半導体素子と、プリント配線基板の他
方の面側における凹部内に収納封止された第二の半導体
素子とを備え、第一の半導体素子と前記第二の半導体素
子との間の導通が、プリント配線基板に形成された貫通
孔と配線パターンとを用いてなされていることを特徴と
している。
てなされた本発明は、半導体装置の製造方法および半導
体装置であり、次の様な構成を特徴としている。すなわ
ち、第１の発明である半導体装置の製造方法は、先ず、
リードフレームの一主面側に第二の半導体素子を実装
し、次いでリードフレームの一部および第二の半導体素
子を樹脂にて固定し、リードフレームの他主面側におけ
る当該樹脂部分に凹部を成形する。その後、凹部内に第
一の半導体素子を収納し、当該第一の半導体素子と前記
リードフレームのアウターリードとを接続し、第一の半
導体素子を封止する。また、第２の発明である半導体装
置は、両面に凹部が形成されたプリント配線基板と、こ
のプリント配線基板の一方の面側における凹部内に収納
封止された第一の半導体素子と、プリント配線基板の他
方の面側における凹部内に収納封止された第二の半導体
素子とを備え、第一の半導体素子と前記第二の半導体素
子との間の導通が、プリント配線基板に形成された貫通
孔と配線パターンとを用いてなされていることを特徴と
している。
【０００５】
【作用】本発明の半導体装置によれば、基体の表裏両側
にそれぞれ半導体素子を設け、しかも基体の一方の面側
には中空部を形成してこの中空部内に第一の半導体素子
を設け、該第一の半導体素子の裏側に第二の半導体素子
を設けているので、半導体装置全体が小型化、軽量化さ
れたものとなる。また、前記第一の半導体素子を受光素
子面を有した受光素子とし、前記第二の半導体素子を前
記受光素子を駆動するための駆動素子とすれば、該半導
体装置が受光素子、すなわちイメージセンサと、これを
駆動する素子をマウントしたものとなり、したがって例
えばこれを用いたＣＣＤシステムの小型化、軽量化が可
能になる。また、前記第一の半導体素子を受光素子面を
有した受光素子とし、前記第二の半導体素子をペルチェ
素子とすれば、前述したものと同様にこれを用いたＣＣ
Ｄシステムの小型化、軽量化が可能になるとともに、ペ
ルチェ素子の冷却効果によって前記受光素子がその動作
に伴い発熱し、特性が低下するのが防止される。
にそれぞれ半導体素子を設け、しかも基体の一方の面側
には中空部を形成してこの中空部内に第一の半導体素子
を設け、該第一の半導体素子の裏側に第二の半導体素子
を設けているので、半導体装置全体が小型化、軽量化さ
れたものとなる。また、前記第一の半導体素子を受光素
子面を有した受光素子とし、前記第二の半導体素子を前
記受光素子を駆動するための駆動素子とすれば、該半導
体装置が受光素子、すなわちイメージセンサと、これを
駆動する素子をマウントしたものとなり、したがって例
えばこれを用いたＣＣＤシステムの小型化、軽量化が可
能になる。また、前記第一の半導体素子を受光素子面を
有した受光素子とし、前記第二の半導体素子をペルチェ
素子とすれば、前述したものと同様にこれを用いたＣＣ
Ｄシステムの小型化、軽量化が可能になるとともに、ペ
ルチェ素子の冷却効果によって前記受光素子がその動作
に伴い発熱し、特性が低下するのが防止される。
【０００６】
【実施例】以下、本発明の半導体装置を詳しく説明す
る。図１は本発明の半導体装置の第一実施例を示す図で
ある。図１に示した半導体装置は、本発明をＣＣＤシス
テムにおけるイメージセンサに適用した場合の実施例で
あり、図１において符号１はエポキシ樹脂等のモールド
樹脂からなる基体である。この基体１には表裏面が形成
されており、その一方の面側には凹部２が形成され、こ
の凹部２には第一の半導体素子、この実施例では受光素
子３（すなわちＣＣＤイメージセンサチップ）が設けら
れている。この受光素子３は、その受光素子面３ａを外
側に向けて前記凹部２内に配置されたものである。ま
た、該凹部２には、受光素子３の受光素子面３ａを封止
するようにして凹部２の開口部に透明シールガラス４が
設けられており、これによって該凹部３は中空部となっ
ている。
る。図１は本発明の半導体装置の第一実施例を示す図で
ある。図１に示した半導体装置は、本発明をＣＣＤシス
テムにおけるイメージセンサに適用した場合の実施例で
あり、図１において符号１はエポキシ樹脂等のモールド
樹脂からなる基体である。この基体１には表裏面が形成
されており、その一方の面側には凹部２が形成され、こ
の凹部２には第一の半導体素子、この実施例では受光素
子３（すなわちＣＣＤイメージセンサチップ）が設けら
れている。この受光素子３は、その受光素子面３ａを外
側に向けて前記凹部２内に配置されたものである。ま
た、該凹部２には、受光素子３の受光素子面３ａを封止
するようにして凹部２の開口部に透明シールガラス４が
設けられており、これによって該凹部３は中空部となっ
ている。
【０００７】また、受光素子３の裏面側には第二の半導
体素子、この実施例では前記受光素子３を駆動するため
の駆動素子５が基体１中に埋設されている。この駆動素
子５は、リードフレーム材６のダイパッド７上に配置固
定され、さらにリードフレーム６のインナーリード部８
ａにボンディングワイヤ９を介して接続されたもので、
後述するようにリードフレーム材６とともにこれが埋設
されるよう樹脂成形がなされ、基体１が形成されること
によって同時に駆動素子５が基体１に固定されたもので
ある。
体素子、この実施例では前記受光素子３を駆動するため
の駆動素子５が基体１中に埋設されている。この駆動素
子５は、リードフレーム材６のダイパッド７上に配置固
定され、さらにリードフレーム６のインナーリード部８
ａにボンディングワイヤ９を介して接続されたもので、
後述するようにリードフレーム材６とともにこれが埋設
されるよう樹脂成形がなされ、基体１が形成されること
によって同時に駆動素子５が基体１に固定されたもので
ある。
【０００８】また、受光素子３には、その受光素子面３
ａ側にＴＡＢリード１０が接続されており、このＴＡＢ
リード１０は前記リードフレーム材６のアウターリード
８に接続されている。そして、これにより受光素子３と
アウターリード８とは、ＴＡＢリード１０によって電気
的かつ機械的に接続されたものとなっている。なお、こ
のＴＡＢリード１０の接続については、後述するように
ＴＡＢ（TapeAutomated Bonding ）によってなされてい
る。
ａ側にＴＡＢリード１０が接続されており、このＴＡＢ
リード１０は前記リードフレーム材６のアウターリード
８に接続されている。そして、これにより受光素子３と
アウターリード８とは、ＴＡＢリード１０によって電気
的かつ機械的に接続されたものとなっている。なお、こ
のＴＡＢリード１０の接続については、後述するように
ＴＡＢ（TapeAutomated Bonding ）によってなされてい
る。
【０００９】このような構成の半導体装置を製造するに
は、まず、図２（ａ）に示すようにリードフレーム材６
を用意し、これのダイパッド７上に駆動素子５をダイボ
ンディングし、さらに該駆動素子５とリードフレーム材
６のインナーリード部８ａとをボンディングワイヤ９に
よって接続する。ここで、リードフレーム材６として
は、厚さが０．１５ｍｍの４２アロイ（鉄−ニッケル４
２％合金）にＰｄ−Ｎｉメッキを０．５μｍ程度の厚さ
に施したものが好適に用いられる。また、ダイボンディ
ングについては、例えばエポキシ系Ａｇペーストを用
い、１５０℃、１時間のキュアで行う。さらに、ボンデ
ィングワイヤ９としては、外径２３〜２５μｍ程度のＡ
ｕワイヤを用い、その接続についてはチップの実温で２
５０℃程度にて行う。
は、まず、図２（ａ）に示すようにリードフレーム材６
を用意し、これのダイパッド７上に駆動素子５をダイボ
ンディングし、さらに該駆動素子５とリードフレーム材
６のインナーリード部８ａとをボンディングワイヤ９に
よって接続する。ここで、リードフレーム材６として
は、厚さが０．１５ｍｍの４２アロイ（鉄−ニッケル４
２％合金）にＰｄ−Ｎｉメッキを０．５μｍ程度の厚さ
に施したものが好適に用いられる。また、ダイボンディ
ングについては、例えばエポキシ系Ａｇペーストを用
い、１５０℃、１時間のキュアで行う。さらに、ボンデ
ィングワイヤ９としては、外径２３〜２５μｍ程度のＡ
ｕワイヤを用い、その接続についてはチップの実温で２
５０℃程度にて行う。
【００１０】次に、得られたリードフレーム材６上の駆
動素子５が内部に埋設されるようにしてトランスファー
モールドを行い、図２（ｂ）に示すように駆動素子５お
よびリードフレーム材６を固定した基体１を成形する。
ここで、基体１の材質としては例えばエポキシ樹脂が用
いられ、また、成形に際しては例えば１７５℃、４時間
のポストキュアを行う。次いで、ダムおよびレジンカッ
トを行って基体１の所定位置、すなわち駆動素子５の裏
面側に凹部２を形成する。なお、凹部２については、そ
の中に受光素子３を十分な余裕をもって収納できるよう
な大きさとする。
動素子５が内部に埋設されるようにしてトランスファー
モールドを行い、図２（ｂ）に示すように駆動素子５お
よびリードフレーム材６を固定した基体１を成形する。
ここで、基体１の材質としては例えばエポキシ樹脂が用
いられ、また、成形に際しては例えば１７５℃、４時間
のポストキュアを行う。次いで、ダムおよびレジンカッ
トを行って基体１の所定位置、すなわち駆動素子５の裏
面側に凹部２を形成する。なお、凹部２については、そ
の中に受光素子３を十分な余裕をもって収納できるよう
な大きさとする。
【００１１】次いで、図２（ｃ）に示すように前記凹部
２内に、受光素子面３ａが凹部２の開口部側に向くよう
にして受光素子３を収納配置し、該受光素子３を基体１
にダイボンディングする。ダイボンディングについて
は、前記駆動素子５の場合と同様にエポキシ系絶縁性ペ
ーストを用い、１５０℃、１時間のキュアで行う。次い
で、図２（ｄ）に示すようにＴＡＢボンディングを行
い、受光素子３とリードフレーム材６のアウターリード
８とをＴＡＢリード１０によって接続し、さらにその接
続部上を保護用樹脂１１で被覆する。ここで、この接続
において、該ＴＡＢリード１０と受光素子３との接続に
ついてはシングルポイントボンドによって行い、アウタ
ーリード８との接続についてはシングルポイントボン
ド、あるいは異方性導電膜を介したギャングボンドによ
って行う。また、保護用樹脂１１を被覆するにあたり、
特にアウターリード８とＴＡＢリード１０との接続部に
おいてはポッティングにより保護用樹脂１１を被覆固定
する。この保護用樹脂は、アクリル系又はエポキシ系接
着剤が適当であり、熱硬化（１２０〜１５０℃、１〜２
時間）、又は紫外線照射硬化（１０００〜２０００ｍＪ
／ｃｍ2 ）、又は紫外線照射＋熱硬化（１０００〜２０
００ｍＪ／ｃｍ2 ＋１２０〜１５０℃、１時間）処理す
る。この処理は後のシールガラス時のキュアと一緒にし
てもよい。
２内に、受光素子面３ａが凹部２の開口部側に向くよう
にして受光素子３を収納配置し、該受光素子３を基体１
にダイボンディングする。ダイボンディングについて
は、前記駆動素子５の場合と同様にエポキシ系絶縁性ペ
ーストを用い、１５０℃、１時間のキュアで行う。次い
で、図２（ｄ）に示すようにＴＡＢボンディングを行
い、受光素子３とリードフレーム材６のアウターリード
８とをＴＡＢリード１０によって接続し、さらにその接
続部上を保護用樹脂１１で被覆する。ここで、この接続
において、該ＴＡＢリード１０と受光素子３との接続に
ついてはシングルポイントボンドによって行い、アウタ
ーリード８との接続についてはシングルポイントボン
ド、あるいは異方性導電膜を介したギャングボンドによ
って行う。また、保護用樹脂１１を被覆するにあたり、
特にアウターリード８とＴＡＢリード１０との接続部に
おいてはポッティングにより保護用樹脂１１を被覆固定
する。この保護用樹脂は、アクリル系又はエポキシ系接
着剤が適当であり、熱硬化（１２０〜１５０℃、１〜２
時間）、又は紫外線照射硬化（１０００〜２０００ｍＪ
／ｃｍ2 ）、又は紫外線照射＋熱硬化（１０００〜２０
００ｍＪ／ｃｍ2 ＋１２０〜１５０℃、１時間）処理す
る。この処理は後のシールガラス時のキュアと一緒にし
てもよい。
【００１２】次いで、図１に示すように凹部２の開口部
を透明シールガラス４で覆って凹部２内を封止し、これ
により凹部２内を中空部とする。なお、透明シールガラ
ス４のシーリングについては、Ａステージシーラーまた
はＢステージシーラーを用い、１５０℃、２時間のキュ
アによって行う。その後、リードフレーム材６のアウタ
ーリード８を所定角度に曲げ、ステイカットして本実施
例の半導体装置を得る。
を透明シールガラス４で覆って凹部２内を封止し、これ
により凹部２内を中空部とする。なお、透明シールガラ
ス４のシーリングについては、Ａステージシーラーまた
はＢステージシーラーを用い、１５０℃、２時間のキュ
アによって行う。その後、リードフレーム材６のアウタ
ーリード８を所定角度に曲げ、ステイカットして本実施
例の半導体装置を得る。
【００１３】このようにして得られた半導体装置にあっ
ては、基体１の一方の面側の中空部内に受光素子３を設
け、その裏面側に該受光素子３の駆動素子５を設けてい
るので、ベアチップ化が可能なＣＣＤイメージセンサと
なり、したがってこれを用いたＣＣＤシステム全体の小
型化、軽量化、コストダウン化を図り得るものとなる。
また、前述した製造方法においては、基体１の成形後の
ポストキュアを１７５℃、４時間の条件で行ったが、そ
の後に受光素子３のダイボンディングにおけるキュア、
透明シールガラス４のシーリングにおけるキュアを行う
ことから、前述した条件より短時間で前記基体１のポス
トキュアを行うこともできる。
ては、基体１の一方の面側の中空部内に受光素子３を設
け、その裏面側に該受光素子３の駆動素子５を設けてい
るので、ベアチップ化が可能なＣＣＤイメージセンサと
なり、したがってこれを用いたＣＣＤシステム全体の小
型化、軽量化、コストダウン化を図り得るものとなる。
また、前述した製造方法においては、基体１の成形後の
ポストキュアを１７５℃、４時間の条件で行ったが、そ
の後に受光素子３のダイボンディングにおけるキュア、
透明シールガラス４のシーリングにおけるキュアを行う
ことから、前述した条件より短時間で前記基体１のポス
トキュアを行うこともできる。
【００１４】なお、前記実施例では凹部２を透明シール
ガラス４によって覆い、これによって凹部２を中空部化
するとともに該中空部内の受光素子３を封止するように
したが、例えばこの透明シールガラス４に代えて図１中
二点鎖線で示す透明プラスチックリッド１２を用い、こ
れにより凹部２を覆って中空部を形成するとともに、受
光素子３を封止するようにしてもよく、さらには凹部２
内にアクリル系樹脂やエポキシ系樹脂、シリコーン系樹
脂等の透明樹脂をポッティングによって充填し、受光素
子３を封止するようにしてもよい。また、この場合に透
明樹脂としては、熱硬化型、紫外線照射硬化型、あるい
は紫外線照射および加熱による硬化型のいずれの樹脂を
も用いることが可能である。また、前記実施例では駆動
素子５を一つ設けたが、二つ、あるいはそれ以上の駆動
素子５を基体１内に設けてもよいのはもちろんである。
ガラス４によって覆い、これによって凹部２を中空部化
するとともに該中空部内の受光素子３を封止するように
したが、例えばこの透明シールガラス４に代えて図１中
二点鎖線で示す透明プラスチックリッド１２を用い、こ
れにより凹部２を覆って中空部を形成するとともに、受
光素子３を封止するようにしてもよく、さらには凹部２
内にアクリル系樹脂やエポキシ系樹脂、シリコーン系樹
脂等の透明樹脂をポッティングによって充填し、受光素
子３を封止するようにしてもよい。また、この場合に透
明樹脂としては、熱硬化型、紫外線照射硬化型、あるい
は紫外線照射および加熱による硬化型のいずれの樹脂を
も用いることが可能である。また、前記実施例では駆動
素子５を一つ設けたが、二つ、あるいはそれ以上の駆動
素子５を基体１内に設けてもよいのはもちろんである。
【００１５】図３は本発明の半導体装置の第二実施例を
示す図である。図３に示した半導体装置が図１に示した
半導体装置と異なるところは、駆動素子５に代えてペル
チェ素子２０を設けた点にある。ペルチェ素子２０は、
二つの異なった導体もしくは半導体をつないでこれに直
流電流を流すとそれぞれの接合部においてジュール熱以
外の熱の吸収、または発生が見られるという、いわゆる
ペルチェ効果を利用したものであり、直流電流によって
冷却・加熱・温度制御を自由に行うことのできる半導体
素子である。
示す図である。図３に示した半導体装置が図１に示した
半導体装置と異なるところは、駆動素子５に代えてペル
チェ素子２０を設けた点にある。ペルチェ素子２０は、
二つの異なった導体もしくは半導体をつないでこれに直
流電流を流すとそれぞれの接合部においてジュール熱以
外の熱の吸収、または発生が見られるという、いわゆる
ペルチェ効果を利用したものであり、直流電流によって
冷却・加熱・温度制御を自由に行うことのできる半導体
素子である。
【００１６】そして、本実施例においてはこのペルチェ
素子２０を、その放熱側の面（放熱面）２０ａが基体１
の外側に向き、吸熱側、すなわち冷却側の面（吸熱面）
２０ｂが前記受光素子３の裏面に向くようにして基体１
内に配置している。なお、この実施例においては、ペル
チェ素子２０はその放熱面２０ａを基体１の外部に臨ま
せるようにして基体１内に配置されており、これによっ
てペルチェ素子２０の動作に伴い発生した熱が、基体１
内に蓄積されないようになっている。
素子２０を、その放熱側の面（放熱面）２０ａが基体１
の外側に向き、吸熱側、すなわち冷却側の面（吸熱面）
２０ｂが前記受光素子３の裏面に向くようにして基体１
内に配置している。なお、この実施例においては、ペル
チェ素子２０はその放熱面２０ａを基体１の外部に臨ま
せるようにして基体１内に配置されており、これによっ
てペルチェ素子２０の動作に伴い発生した熱が、基体１
内に蓄積されないようになっている。
【００１７】このような構成の半導体装置にあっては、
受光素子３がその動作に伴い発熱しても、ペルチェ素子
２０が動作することによってその熱を奪う（吸収する）
ことから、受光素子３周辺に熱が蓄積されることがほと
んどなくなり、これにより受光素子３の特性の低下、具
体的には白キズ等の画質欠陥の発生を防止することがで
きる。また、図３に示した半導体装置において、受光素
子３に代えて他のパワー半導体素子を配設してもよく、
その場合にもペルチェ素子２０が該パワー半導体素子の
動作に伴う熱を吸収することにより、パワー半導体素子
の温度上昇による特性の低下を防止することができる。
なお、このように受光素子３に代えてパワー半導体素子
を用いた場合には、該パワー半導体素子を透明シールガ
ラス４や透明樹脂で封止する必要がないのはもちろんで
ある。
受光素子３がその動作に伴い発熱しても、ペルチェ素子
２０が動作することによってその熱を奪う（吸収する）
ことから、受光素子３周辺に熱が蓄積されることがほと
んどなくなり、これにより受光素子３の特性の低下、具
体的には白キズ等の画質欠陥の発生を防止することがで
きる。また、図３に示した半導体装置において、受光素
子３に代えて他のパワー半導体素子を配設してもよく、
その場合にもペルチェ素子２０が該パワー半導体素子の
動作に伴う熱を吸収することにより、パワー半導体素子
の温度上昇による特性の低下を防止することができる。
なお、このように受光素子３に代えてパワー半導体素子
を用いた場合には、該パワー半導体素子を透明シールガ
ラス４や透明樹脂で封止する必要がないのはもちろんで
ある。
【００１８】図４は本発明の半導体装置の第三実施例を
示す図である。図４に示した半導体装置が図１に示した
半導体装置と異なるところは、モールド樹脂からなる基
体１に代えてガラスエポキシ基板やＢＴレジン基板等の
プリント配線基板からなる基体３０を用いている点であ
る。この基体３０には、その両面にそれぞれ二段に凹ん
で形成された凹部３１が形成されており、その一方の面
側における凹部３１の深い部分には受光素子３が、他方
の面側における凹部３１の深い部分には駆動素子５がそ
れぞれ配置固定されている。また、この基体３０には、
通常の配線基板と同様にその両面間を貫通する貫通孔３
２が複数形成されており、これによって素子間の導通が
なされるようになっている。両面の凹部３１の浅い部分
には通常の配線パターン（図示略）が形成されており、
そのインナーリード部（図示略）と受光素子３又は駆動
素子５とはワイヤーボンディングで結線されている。
示す図である。図４に示した半導体装置が図１に示した
半導体装置と異なるところは、モールド樹脂からなる基
体１に代えてガラスエポキシ基板やＢＴレジン基板等の
プリント配線基板からなる基体３０を用いている点であ
る。この基体３０には、その両面にそれぞれ二段に凹ん
で形成された凹部３１が形成されており、その一方の面
側における凹部３１の深い部分には受光素子３が、他方
の面側における凹部３１の深い部分には駆動素子５がそ
れぞれ配置固定されている。また、この基体３０には、
通常の配線基板と同様にその両面間を貫通する貫通孔３
２が複数形成されており、これによって素子間の導通が
なされるようになっている。両面の凹部３１の浅い部分
には通常の配線パターン（図示略）が形成されており、
そのインナーリード部（図示略）と受光素子３又は駆動
素子５とはワイヤーボンディングで結線されている。
【００１９】なお、この半導体装置においても受光素子
３側では、図４に示すように透明シールガラス４または
二点鎖線で示す透明プラスチックリッド１２で凹部３１
が覆われることによって受光素子３が封止され、あるい
は凹部３１内にアクリル系、エポキシ系又はシリコーン
系の透明樹脂がポッティングされることによって受光素
子３が直接封止されるようになっている。また、駆動素
子５側では、これを覆うようにして凹部３１の浅い部分
までアクリル系又はエポキシ系の樹脂がポッティングに
より充填されており、これによって駆動素子５も封止さ
れている。なお、この製法では、駆動素子５の結線およ
び樹脂ポッティング封止が先に行われることは言うまで
もない。
３側では、図４に示すように透明シールガラス４または
二点鎖線で示す透明プラスチックリッド１２で凹部３１
が覆われることによって受光素子３が封止され、あるい
は凹部３１内にアクリル系、エポキシ系又はシリコーン
系の透明樹脂がポッティングされることによって受光素
子３が直接封止されるようになっている。また、駆動素
子５側では、これを覆うようにして凹部３１の浅い部分
までアクリル系又はエポキシ系の樹脂がポッティングに
より充填されており、これによって駆動素子５も封止さ
れている。なお、この製法では、駆動素子５の結線およ
び樹脂ポッティング封止が先に行われることは言うまで
もない。
【００２０】このような半導体装置にあっても、基体３
０の一方の面側に受光素子３を設け、その裏面側に該受
光素子３の駆動素子５を設けているので、図１に示した
半導体装置と同様にベアチップ化が可能なＣＣＤイメー
ジセンサとなり、したがってＣＣＤシステム全体の小型
化、軽量化、コストダウン化を図り得るものとなる。な
お、図４に示したようにガラスエポキシ基板やＢＴレジ
ン基板等の配線基板からなる基体３０を用いた半導体装
置においても、駆動素子５に代えて前記ペルチェ素子２
０を設けてもよく、また、ペルチェ素子２０を設けた場
合にはさらに受光素子３に代えてパワー半導体素子を設
けてもよい。
０の一方の面側に受光素子３を設け、その裏面側に該受
光素子３の駆動素子５を設けているので、図１に示した
半導体装置と同様にベアチップ化が可能なＣＣＤイメー
ジセンサとなり、したがってＣＣＤシステム全体の小型
化、軽量化、コストダウン化を図り得るものとなる。な
お、図４に示したようにガラスエポキシ基板やＢＴレジ
ン基板等の配線基板からなる基体３０を用いた半導体装
置においても、駆動素子５に代えて前記ペルチェ素子２
０を設けてもよく、また、ペルチェ素子２０を設けた場
合にはさらに受光素子３に代えてパワー半導体素子を設
けてもよい。
【００２１】
【発明の効果】以上説明したように本発明の半導体装置
は、基体の表裏両側にそれぞれ半導体素子を設け、しか
も基体の一方の面側には中空部を形成してこの中空部内
に第一の半導体素子を設け、該第一の半導体素子の裏側
に第二の半導体素子を設けたものであるから、半導体装
置全体が小型化、軽量化したものとなり、したがってこ
の半導体装置を組み込んだシステム等を小型化、軽量化
することができる。
は、基体の表裏両側にそれぞれ半導体素子を設け、しか
も基体の一方の面側には中空部を形成してこの中空部内
に第一の半導体素子を設け、該第一の半導体素子の裏側
に第二の半導体素子を設けたものであるから、半導体装
置全体が小型化、軽量化したものとなり、したがってこ
の半導体装置を組み込んだシステム等を小型化、軽量化
することができる。
【００２２】また、第一の半導体素子を受光素子とし、
第二の半導体素子を受光素子のための駆動素子とすれ
ば、該半導体装置は受光素子、すなわちイメージセンサ
とこれを駆動する素子とをマウントしたベアチップ化が
可能なＣＣＤイメージセンサとなり、したがってこれを
用いるＣＣＤシステムを小型化、軽量化することができ
るとともに、従来イメージセンサ部のみがベアチップ化
が難しく、したがってＣＣＤシステム全体の生産性を損
なっていた問題が解消され、これにより小型化、軽量化
が実現し、生産性が向上してそのコストダウンを図るこ
とができる。
第二の半導体素子を受光素子のための駆動素子とすれ
ば、該半導体装置は受光素子、すなわちイメージセンサ
とこれを駆動する素子とをマウントしたベアチップ化が
可能なＣＣＤイメージセンサとなり、したがってこれを
用いるＣＣＤシステムを小型化、軽量化することができ
るとともに、従来イメージセンサ部のみがベアチップ化
が難しく、したがってＣＣＤシステム全体の生産性を損
なっていた問題が解消され、これにより小型化、軽量化
が実現し、生産性が向上してそのコストダウンを図るこ
とができる。
【００２３】また、第一の半導体素子を受光素子とし、
第二の半導体素子をペルチェ素子とすれば、ＣＣＤシス
テムを小型化、軽量化することができるとともに、ペル
チェ素子の冷却効果によって受光素子がその動作に伴い
発熱し、特性が低下するのを防止することができ、これ
により例えば、１インチ、２／３インチというように大
きくしたがって発熱量が多いためセラミックス型のパッ
ケージを用いなくてはならなかったＣＣＤイメージセン
サにあっても、ペルチェ素子によってその熱蓄積を抑制
することにより、モールド型にしても特性が低下しこれ
によって白キズ等の画質欠陥が生じることを防止するこ
とができる。さらに、第一の半導体素子をパワー素子と
し、第二の半導体素子をペルチェ素子とすれば、ペルチ
ェ素子の熱吸収でパワー半導体素子の温度上昇による特
性劣化を防止することができる。
第二の半導体素子をペルチェ素子とすれば、ＣＣＤシス
テムを小型化、軽量化することができるとともに、ペル
チェ素子の冷却効果によって受光素子がその動作に伴い
発熱し、特性が低下するのを防止することができ、これ
により例えば、１インチ、２／３インチというように大
きくしたがって発熱量が多いためセラミックス型のパッ
ケージを用いなくてはならなかったＣＣＤイメージセン
サにあっても、ペルチェ素子によってその熱蓄積を抑制
することにより、モールド型にしても特性が低下しこれ
によって白キズ等の画質欠陥が生じることを防止するこ
とができる。さらに、第一の半導体素子をパワー素子と
し、第二の半導体素子をペルチェ素子とすれば、ペルチ
ェ素子の熱吸収でパワー半導体素子の温度上昇による特
性劣化を防止することができる。
【図１】本発明の半導体装置の第一実施例の概略構成を
示す断面図である。
示す断面図である。
【図２】（ａ）〜（ｄ）は図１に示した半導体装置の製
造工程を工程順に説明するための断面図である。
造工程を工程順に説明するための断面図である。
【図３】本発明の半導体装置の第二実施例の概略構成を
示す断面図である。
示す断面図である。
【図４】本発明の半導体装置の第三実施例の概略構成を
示す断面図である。
示す断面図である。
【符号の説明】 １ 基体 ２ 凹部（中空部） ３ 受光素子（第一の半導体素子） ３ａ 受光素子面 ５ 駆動素子（第二の半導体素子） ２０ ペルチェ素子 ２０ａ 放熱面 ２０ｂ 冷却面 ３０ 基体 ３１ 凹部（中空部）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18 H01L 27/14 H01L 23/38
Claims (4)
- 【請求項１】 リードフレームの一主面側に第二の半導
体素子を実装する工程と、 前記リードフレームの一部および前記第二の半導体素子
を樹脂にて固定し、前記リードフレームの他主面側にお
ける当該樹脂部分に凹部を成形する工程と、 前記凹部内に第一の半導体素子を収納し、当該第一の半
導体素子と前記リードフレームのアウターリードとを接
続する工程と、 前記第一の半導体素子を封止する工程とを行うことを特
徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第一の半導体素子が受光素子面を有してなる受光素
子であり、当該受光素子を前記凹部内に収納する際には
当該受光素子面を当該凹部の開口側に向くようにし、当
該受光素子を封止する際には透明材料が用いられること
を特徴とする半導体装置の製造方法。 - 【請求項３】 両面に凹部が形成されたプリント配線基
板と、 前記プリント配線基板の一方の面側における凹部内に収
納封止された第一の半導体素子と、 前記プリント配線基板の他方の面側における凹部内に収
納封止された第二の半導体素子とを備え、 前記第一の半導体素子と前記第二の半導体素子との間の
導通が、前記プリント配線基板に形成された貫通孔と配
線パターンとを用いてなされていることを特徴とする半
導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記第一の半導体素子は受光素子であり透明材料を用い
て封止されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24009894A JP3239640B2 (ja) | 1994-10-04 | 1994-10-04 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24009894A JP3239640B2 (ja) | 1994-10-04 | 1994-10-04 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107167A JPH08107167A (ja) | 1996-04-23 |
| JP3239640B2 true JP3239640B2 (ja) | 2001-12-17 |
Family
ID=17054469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24009894A Expired - Fee Related JP3239640B2 (ja) | 1994-10-04 | 1994-10-04 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239640B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297718B2 (ja) * | 1996-12-03 | 2002-07-02 | 松下電器産業株式会社 | アライメント用カメラ、電子部品のアライメント方法、およびアライメント装置 |
| KR100428950B1 (ko) * | 2001-05-09 | 2004-04-28 | 킹팍 테크놀로지 인코포레이티드 | 스택 구조의 영상 센서 및 그의 제조방법 |
| KR100428949B1 (ko) * | 2001-05-09 | 2004-04-28 | 킹팍 테크놀로지 인코포레이티드 | 스택 패키지 구조의 영상 센서 |
| FR2827425B1 (fr) * | 2001-07-13 | 2004-07-02 | Kingpak Tech Inc | Structure empilee d'un detecteur d'image et procede pour fabriquer celle-ci |
| FR2827467B1 (fr) * | 2001-07-13 | 2003-12-12 | Kingpak Tech Inc | Structure de boitier empilee de detecteur d'image |
| FR2827468B1 (fr) * | 2001-07-13 | 2003-10-24 | Kingpak Tech Inc | Strucrure de boitier empilee de detecteur d'image |
| JP2003124500A (ja) * | 2001-10-15 | 2003-04-25 | Sharp Corp | 光結合素子 |
| KR20040009085A (ko) * | 2002-07-22 | 2004-01-31 | 에스티에스반도체통신 주식회사 | 멀티칩 패키지 및 그 제조방법 |
| JP4170950B2 (ja) | 2003-10-10 | 2008-10-22 | 松下電器産業株式会社 | 光学デバイスおよびその製造方法 |
| US7294897B2 (en) * | 2004-06-29 | 2007-11-13 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| JP2006269784A (ja) * | 2005-03-24 | 2006-10-05 | Konica Minolta Opto Inc | 撮像装置 |
-
1994
- 1994-10-04 JP JP24009894A patent/JP3239640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08107167A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| JP2843464B2 (ja) | 固体撮像装置 | |
| KR100500919B1 (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| KR100288385B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20080064771A (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
| JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| JPH0951015A (ja) | 半導体装置 | |
| JP2762954B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| KR100197876B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JP2000124401A (ja) | 半導体装置 | |
| KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19980027872A (ko) | 칩 카드 | |
| JPH11260996A (ja) | 光学半導体装置とその製造方法 | |
| JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| KR100325409B1 (ko) | 반도체패키지 | |
| JPH09107009A (ja) | パワーモジュール装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |