JP2762954B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JP2762954B2 JP2762954B2 JP7095256A JP9525695A JP2762954B2 JP 2762954 B2 JP2762954 B2 JP 2762954B2 JP 7095256 A JP7095256 A JP 7095256A JP 9525695 A JP9525695 A JP 9525695A JP 2762954 B2 JP2762954 B2 JP 2762954B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor element
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 3
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
の製造方法に関する。
の製造方法に関する。
【0002】
【従来の技術】従来の樹脂封止型半導体装置はまず、図
4aに示す様に、リードフレーム1のダイパッド4に半
導体素子3をマウントし金等でできたワイヤ5により半
導体素子3とリードフレーム1のリードとを結線する。
次に、図4(b)に示す様に、封入工程において封止金
型7の内部に半導体素子3をマウントしたリードフレー
ム1を保持し、封止樹脂6を注入して図4(c)に示す
様に、樹脂封止型半導体装置を製造している。
4aに示す様に、リードフレーム1のダイパッド4に半
導体素子3をマウントし金等でできたワイヤ5により半
導体素子3とリードフレーム1のリードとを結線する。
次に、図4(b)に示す様に、封入工程において封止金
型7の内部に半導体素子3をマウントしたリードフレー
ム1を保持し、封止樹脂6を注入して図4(c)に示す
様に、樹脂封止型半導体装置を製造している。
【0003】しかし、近年の樹脂封止型半導体装置は、
半導体素子3の高集積化により多ピン化するとともに実
装密度向上の為に薄型化する傾向にあり樹脂封止が難し
くなっている。更に、半導体素子3の高集積化により半
導体素子3の発熱量が大きくなり半導体素子3がそれ自
体の発熱により使用中に電気的に不良となる。この対策
として、図5に示す様なダイパッド4を大きくし、リー
ドフレーム1のリードと貼り付けることにより樹脂封止
型半導体装置の低熱抵抗化を行っている。
半導体素子3の高集積化により多ピン化するとともに実
装密度向上の為に薄型化する傾向にあり樹脂封止が難し
くなっている。更に、半導体素子3の高集積化により半
導体素子3の発熱量が大きくなり半導体素子3がそれ自
体の発熱により使用中に電気的に不良となる。この対策
として、図5に示す様なダイパッド4を大きくし、リー
ドフレーム1のリードと貼り付けることにより樹脂封止
型半導体装置の低熱抵抗化を行っている。
【0004】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置の製造方法においては、ダイパッドがパッケ
ージの上方又は下方へ動き、半導体素子の露出やダイパ
ッドの露出を引き起こし、最悪の場合、ワイヤの断線を
引き起こし、電気的に不良となっている。これは、近年
の樹脂封止型半導体の薄型化により、その発生が著しく
なっているという問題点がある。
半導体装置の製造方法においては、ダイパッドがパッケ
ージの上方又は下方へ動き、半導体素子の露出やダイパ
ッドの露出を引き起こし、最悪の場合、ワイヤの断線を
引き起こし、電気的に不良となっている。これは、近年
の樹脂封止型半導体の薄型化により、その発生が著しく
なっているという問題点がある。
【0005】また、半導体素子の高集積化により、半導
体素子の発熱量が大きくなる傾向にあり昇温による半導
体素子の故障の原因となっている。そのため、ダイパッ
ドの拡大等により半導体装置の低熱抵抗化を行っている
が、まだ不充分であり、更に低熱抵抗化する必要性があ
るという問題点がある。
体素子の発熱量が大きくなる傾向にあり昇温による半導
体素子の故障の原因となっている。そのため、ダイパッ
ドの拡大等により半導体装置の低熱抵抗化を行っている
が、まだ不充分であり、更に低熱抵抗化する必要性があ
るという問題点がある。
【0006】本発明の目的は、ダイパッドの移動による
ずれをなくし、薄型でワイヤの断線がなく低熱抵抗化を
実現できる樹脂封止型半導体装置の製造方法を提供する
ことにある。
ずれをなくし、薄型でワイヤの断線がなく低熱抵抗化を
実現できる樹脂封止型半導体装置の製造方法を提供する
ことにある。
【0007】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置の製造方法は、高熱伝導性樹脂によりキャビティ
を有する成形体を成形し、前記キャビティを成形した成
形体の上部にリードフレームを貼付し、前記成形体の前
記キャビティ内部上にダイパッドを固着し、このダイパ
ッド上に半導体素子を接着し、前記リードフレームと前
記半導体素子とをボンディングワイヤで接続し、前記キ
ャビティが成形された成形体の上部で前記半導体素子と
前記ボンディングワイヤと前記リードフレームとを熱硬
化樹脂で封止することを特徴とする。
体装置の製造方法は、高熱伝導性樹脂によりキャビティ
を有する成形体を成形し、前記キャビティを成形した成
形体の上部にリードフレームを貼付し、前記成形体の前
記キャビティ内部上にダイパッドを固着し、このダイパ
ッド上に半導体素子を接着し、前記リードフレームと前
記半導体素子とをボンディングワイヤで接続し、前記キ
ャビティが成形された成形体の上部で前記半導体素子と
前記ボンディングワイヤと前記リードフレームとを熱硬
化樹脂で封止することを特徴とする。
【0008】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0009】図1(a)〜(c)は、本発明の第1の実
施例の製造方法を説明する工程順に示した断面図であ
る。本発明の第1の実施例の樹脂封止型半導体装置の製
造に当っては、まず、図1(a)に示す様に、パッケー
ジのリードフレーム1のダイパッド沈めによって形成さ
れたダイパッド4を固着するキャビティを有する下の部
分をあらかじめ高熱伝導性樹脂2により成形する。この
高熱伝導性樹脂2としては、汎用のエポキシ樹脂に結晶
性シリカを高充填化した樹脂等を用いることができる。
次に、図1(b)に示す様に、あらかじめ成形した高熱
伝導性樹脂2にリードフレーム1を貼りつけリードフレ
ーム1のダイパッド4に半導体素子3を接着し、金等の
ワイヤ5により半導体素子3とリードフレーム1のリー
ドとを結線する。高熱伝導性樹脂2の成形体とリードフ
レーム1の貼り付けには、ポリイミド等の接着テープを
用いることができる。また、あらかじめ高熱伝導性樹脂
2を成形する際にリードフレーム1を埋め込んでおいて
もよい。次に、図1(c)に示す様に、熱硬化性樹脂6
によりパッケージの上部を封止する。このとき、ダイパ
ッド4は高熱伝導性樹脂2に固定されているため、ダイ
パッド4の移動を防止するとともにパッケージ下部の高
熱伝導性樹脂2により樹脂封止型半導体装置の低熱抵抗
化を実現することができる。
施例の製造方法を説明する工程順に示した断面図であ
る。本発明の第1の実施例の樹脂封止型半導体装置の製
造に当っては、まず、図1(a)に示す様に、パッケー
ジのリードフレーム1のダイパッド沈めによって形成さ
れたダイパッド4を固着するキャビティを有する下の部
分をあらかじめ高熱伝導性樹脂2により成形する。この
高熱伝導性樹脂2としては、汎用のエポキシ樹脂に結晶
性シリカを高充填化した樹脂等を用いることができる。
次に、図1(b)に示す様に、あらかじめ成形した高熱
伝導性樹脂2にリードフレーム1を貼りつけリードフレ
ーム1のダイパッド4に半導体素子3を接着し、金等の
ワイヤ5により半導体素子3とリードフレーム1のリー
ドとを結線する。高熱伝導性樹脂2の成形体とリードフ
レーム1の貼り付けには、ポリイミド等の接着テープを
用いることができる。また、あらかじめ高熱伝導性樹脂
2を成形する際にリードフレーム1を埋め込んでおいて
もよい。次に、図1(c)に示す様に、熱硬化性樹脂6
によりパッケージの上部を封止する。このとき、ダイパ
ッド4は高熱伝導性樹脂2に固定されているため、ダイ
パッド4の移動を防止するとともにパッケージ下部の高
熱伝導性樹脂2により樹脂封止型半導体装置の低熱抵抗
化を実現することができる。
【0010】図2は本発明の第2の実施例を説明する樹
脂封止型半導体装置の断面図、図3(a),(b)は図
2に用いるパッケージ下部の断面図及び平面図である。
本実施例による樹脂封止型半導体装置は、まず、図3
(a),(b)に示すような半導体素子3を搭載する部
分に金属ブロック8をパッケージの下部にあらかじめ埋
め込んだ成形体の高熱伝導性樹脂2を成形しておく。こ
の金属ブロック8は銅等の熱伝導率の高い金属を用いる
とよい。次に、この金属ブロック8に半導体素子3を接
着しワイヤ5により半導体素子5とリードフレーム1の
リードとを結線する。次に、このパッケージの成形体の
上部を通常の熱硬化性樹脂6で封止する。この樹脂封止
型半導体装置は、金属ブロック8がパッケージの外部に
露出しているため樹脂封止型半導体装置の熱抵抗を大幅
に低下することができる。
脂封止型半導体装置の断面図、図3(a),(b)は図
2に用いるパッケージ下部の断面図及び平面図である。
本実施例による樹脂封止型半導体装置は、まず、図3
(a),(b)に示すような半導体素子3を搭載する部
分に金属ブロック8をパッケージの下部にあらかじめ埋
め込んだ成形体の高熱伝導性樹脂2を成形しておく。こ
の金属ブロック8は銅等の熱伝導率の高い金属を用いる
とよい。次に、この金属ブロック8に半導体素子3を接
着しワイヤ5により半導体素子5とリードフレーム1の
リードとを結線する。次に、このパッケージの成形体の
上部を通常の熱硬化性樹脂6で封止する。この樹脂封止
型半導体装置は、金属ブロック8がパッケージの外部に
露出しているため樹脂封止型半導体装置の熱抵抗を大幅
に低下することができる。
【0011】次の表1に本発明の実施例の効果を樹脂封
止型半導体装置の熱抵抗値と封入後の半導体素子のシフ
ト量を従来例と比較して示す。表1に示す様に、従来例
と比較して第1の実施例,第2の実施例による樹脂封止
型半導体装置が熱抵抗値,シフト量ともに優れていると
が認められる。
止型半導体装置の熱抵抗値と封入後の半導体素子のシフ
ト量を従来例と比較して示す。表1に示す様に、従来例
と比較して第1の実施例,第2の実施例による樹脂封止
型半導体装置が熱抵抗値,シフト量ともに優れていると
が認められる。
【0012】
【表1】
【0013】
【発明の効果】以上説明したように本発明は、樹脂封止
型半導体装置のパッケージのリードフレームより下の部
分をあからじめ高熱伝導性樹脂により成形しこの高熱伝
導性樹脂に固定された高熱伝導性の金属に半導体素子を
搭載し、搭載後半導体素子の上部を熱硬化性樹脂により
封止することにより、半導体素子の封入後のシフトによ
るワイヤの断線不良を防止し、更に、樹脂封止型半導体
装置の熱抵抗を低下させ昇温による故障を防止できると
いう効果を有している。
型半導体装置のパッケージのリードフレームより下の部
分をあからじめ高熱伝導性樹脂により成形しこの高熱伝
導性樹脂に固定された高熱伝導性の金属に半導体素子を
搭載し、搭載後半導体素子の上部を熱硬化性樹脂により
封止することにより、半導体素子の封入後のシフトによ
るワイヤの断線不良を防止し、更に、樹脂封止型半導体
装置の熱抵抗を低下させ昇温による故障を防止できると
いう効果を有している。
【図1】(a)〜(c)は本発明の第1の実施例の製造
方法を説明する工程順に示した断面図である。
方法を説明する工程順に示した断面図である。
【図2】本発明の第2の実施例による樹脂封止型半導体
装置の断面図である。
装置の断面図である。
【図3】(a),(b)は図2に用いるパッケージ下部
の断面図及び平面である。
の断面図及び平面である。
【図4】(a)〜(c)は従来の樹脂封止型半導体装置
の一例の製造方法を説明する工程順に示した断面図であ
る。
の一例の製造方法を説明する工程順に示した断面図であ
る。
【図5】従来の樹脂封止型半導体装置の他の例の断面図
である。
である。
1 リードフレーム 2 高熱伝導性樹脂 3 半導体素子 4 ダイパッド 5 ワイヤ 6 熱硬化性樹脂 7 封止金型 8 金属ブロック 9 接着テープ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/56 H01L 23/28 - 23/31
Claims (2)
- 【請求項1】 高熱伝導性樹脂によりキャビティを有す
る成形体を成形し、前記キャビティを成形した成形体の
上部にリードフレームを貼付し、前記成形体の前記キャ
ビティ内部上にダイパッドを固着し、このダイパッド上
に半導体素子を接着し、前記リードフレームと前記半導
体素子とをボンディングワイヤで接続し、前記キャビテ
ィが成形された成形体の上部で前記半導体素子と前記ボ
ンディングワイヤと前記リードフレームとを熱硬化樹脂
で封止することを特徴とする樹脂封止型半導体装置の製
造方法。 - 【請求項2】 ダイパッドが高熱伝導性樹脂のキャビテ
ィの位置に両面が露出するように埋設された金属ブロッ
クからなる請求項1記載の樹脂封止型半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7095256A JP2762954B2 (ja) | 1995-04-20 | 1995-04-20 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7095256A JP2762954B2 (ja) | 1995-04-20 | 1995-04-20 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08288428A JPH08288428A (ja) | 1996-11-01 |
JP2762954B2 true JP2762954B2 (ja) | 1998-06-11 |
Family
ID=14132689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7095256A Expired - Lifetime JP2762954B2 (ja) | 1995-04-20 | 1995-04-20 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2762954B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100356787B1 (ko) * | 1998-06-03 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체패키지제조방법 |
JP3916026B2 (ja) * | 1998-10-05 | 2007-05-16 | 富士電機デバイステクノロジー株式会社 | 半導体素子のパッケージおよびその製造方法 |
JP2009194275A (ja) * | 2008-02-18 | 2009-08-27 | Sumitomo Electric Ind Ltd | 実装用組立構造および樹脂封止型半導体装置 |
JP7119817B2 (ja) * | 2018-09-18 | 2022-08-17 | 昭和電工マテリアルズ株式会社 | 半導体装置 |
US11699647B2 (en) | 2021-04-15 | 2023-07-11 | Infineon Technologies Ag | Pre-molded lead frames for semiconductor packages |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455172A (en) * | 1977-10-12 | 1979-05-02 | Toshiba Corp | Semiconductor device |
JPS6420643A (en) * | 1987-07-15 | 1989-01-24 | Sumitomo Electric Industries | High heat sink semiconductor device |
JPH04348550A (ja) * | 1991-05-25 | 1992-12-03 | Sony Corp | 樹脂封止型半導体装置 |
JPH06268114A (ja) * | 1993-03-12 | 1994-09-22 | Nippon Steel Corp | 半導体装置 |
JPH06326236A (ja) * | 1993-05-11 | 1994-11-25 | Toshiba Corp | 樹脂封止型半導体装置 |
JPH06334068A (ja) * | 1993-05-24 | 1994-12-02 | Toyota Autom Loom Works Ltd | ヒートスプレッダを内蔵した半導体パッケージ |
JPH06342860A (ja) * | 1993-06-02 | 1994-12-13 | Hitachi Cable Ltd | 半導体装置及びその製造方法 |
-
1995
- 1995-04-20 JP JP7095256A patent/JP2762954B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08288428A (ja) | 1996-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177725B1 (en) | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same | |
US5523608A (en) | Solid state imaging device having a solid state image sensor and its peripheral IC mounted on one package | |
US4874722A (en) | Process of packaging a semiconductor device with reduced stress forces | |
US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
JPH041503B2 (ja) | ||
JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
JPH1056098A (ja) | 半導体装置及びその製造方法 | |
JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
JP2762954B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3239640B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
JP3104695B2 (ja) | Bga型樹脂封止半導体装置 | |
JPH0582672A (ja) | 半導体装置及びその製造方法 | |
JP3872607B2 (ja) | 半導体装置及びリードフレーム | |
JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
JP3013810B2 (ja) | 半導体装置の製造方法 | |
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
KR100221918B1 (ko) | 칩 스케일 패키지 | |
JP2000150725A (ja) | 半導体装置およびその製造方法 | |
KR100348862B1 (ko) | 반도체 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |