JP3872607B2 - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレーム Download PDFInfo
- Publication number
- JP3872607B2 JP3872607B2 JP36257098A JP36257098A JP3872607B2 JP 3872607 B2 JP3872607 B2 JP 3872607B2 JP 36257098 A JP36257098 A JP 36257098A JP 36257098 A JP36257098 A JP 36257098A JP 3872607 B2 JP3872607 B2 JP 3872607B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- transistor chip
- control circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の属する技術分野】
この発明は、モールド成形によって樹脂封止される半導体装置及びそのためのリードフレームの構造に関するものである。
【0002】
【従来の技術】
図6は、従来の半導体装置のトランスファーモールド前の構造を示す上面図の例(但し、右端の表示は側面図)である。図6中、符号10,11は、リードフレーム1のトランジスタチップ搭載部用リード2上にダイボンドされたパワーチップ及びダイオードをそれぞれ示し、符号9は制御回路搭載部用リード3上にダイボンドされた保護駆動用ICを示し、符号5は上記部品それぞれの電気的接続を行うワイヤーであり、符号4はその他の外部突出したリードであって、符号4A及び4Bはそれぞれリード4のアウターリード部及びインナーリード部を示し、符号8はリードフレーム1のタイバー部分を示し、符号14はダミーリードであり、符号20はモールド成形前のモールドの外形を示している。
【0003】
又、図7は、ワイヤボンディング後に第1モールド成形及びそれに引続き行われる第2モールド成形によって樹脂封止され、且つ、上記タイバー部分の切断処理及び各リード2〜4の外部突出部分の折り曲げ処理を行った後の、半導体装置の輪郭を表す平面図である。
【0004】
図6の従来の半導体装置では、パワーチップ10のゲート部から保護駆動用IC9への電気接続は、リードフレーム1のタイバー部分8よりインナーリード部側へ延在形成されたダミーリード14上に一旦ワイヤボンディングされて行われる。そして、ダミーリード14と外部との電気的接続は不要であるため、ダミーリード14のアウターリード部は、モールド成形後に、樹脂の外形より突出したダミーリード14の支持点をカットすることで除去され、これにより、樹脂内に残留するダミーリード14と他のリード4との電気的接続が絶たれる。
【0005】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されているために、外部突出不要のダミーリードの支持点がモールド外部にあって、ワイヤボンディング位置から離れるため、ダミーリードのバタツキが大きいという問題点がある。このため、図6の例では、パワーチップ10のゲート部にその一端がボンディングされたワイヤー5の他端をダミーリード14上へボンディングする際及び上記IC9の端子にその一端がボンディングされたワイヤー5の他端を上記リード14へボンディングする際に、ダミーリード14の押さえ不足に起因したワイヤボンド不良が発生し易いという問題点が生じる。
【0006】
また、図6に示すように、ダミーリード14はタイバー部分8よりインナーリード部側へ延長形成されているため、モールド成形前のリードフレーム1の外形自体のみならず、モールド成形後の製品外形の内部に残るダミーリード14の占有面積が必然的に大きくなり、完成されたデバイスの大型化が避けられないという問題点をも顕在化させている。
【0007】
このような問題点は、トランジスタチップとして非パワーチップを用いるデバイスにも妥当するものである。
【0008】
この発明は、上記のような問題点を解決するためになされたものであり、安定したアセンブリ性を確保して、品質向上を図った半導体装置及びそのためのリードフレームの構成を提案することを目的とする。
【0009】
【課題を解決するための手段】
請求項1に係る発明は、半導体装置であって、トランジスタチップと、制御回路と、前記トランジスタチップを搭載したトランジスタチップ搭載部用リード、前記制御回路を搭載した制御回路搭載部用リード、前記制御回路の各端子と第1ワイヤーで接続されたインナーリード部と外部と電気的に接続されるために外部突出したアウターリード部とを有する複数の外部接続用リード及び接続経路用リードを備えるリードフレームを備えており、前記接続経路用リードは、前記制御回路搭載部用リードの周辺の外部接続用リードの内で前記トランジスタチップの搭載部分側に位置する最外側の外部接続用リードの前記インナーリード部の先端部に接続された一端部と、前記トランジスタチップ搭載部用リードの内で前記トランジスタチップが搭載された該当部分に対面した他端部とを有しており、前記トランジスタチップの電極部の一つ及び前記制御回路の該当端子は、それぞれ、第2ワイヤー及び第3ワイヤーによって、前記接続経路用リードの前記一端部に該当する支持点の付近を除く前記接続経路用リードの部分に接続されており、前記支持点付近が樹脂封止されない様に前記支持点付近に樹脂穴を設けた上で、少なくとも前記リードフレームの上面側の前記トランジスタチップ、前記制御回路及び前記インナーリード部を樹脂封止し、その後、前記樹脂穴を利用して前記接続経路用リードの内で前記支持点付近の不要部分を切断したことを特徴とする。
【0010】
請求項2に係る発明は、請求項1記載の半導体装置に用いられるリードフレームであって、前記半導体装置が樹脂封止される前の段階に於いては、前記リードフレームの前記接続経路用リードは前記最外側の外部接続用リードの前記インナーリード部の前記先端部から切断・分離されてはいないことを特徴とする。
【0011】
請求項3に係る発明は、トランジスタチップ搭載部用リード、制御回路搭載部用リード及びトランジスタチップの電極部とワイヤーで接続されると共に外部と電気的に接続されるために外部突出した複数の外部接続用リードを備えるリードフレームであって、前記トランジスタチップの前記電極部の内の一つから前記制御回路へのワイヤーを介した接続の経路用のリードの一端部が、前記複数の外部接続用リードの一つのインナーリード部の一部分に接続されて支持されている前記リードフレームを有する半導体装置であって、前記トランジスタチップ搭載部用リード及び前記制御回路搭載部用リードに前記トランジスタチップ及び前記制御回路がそれぞれ搭載され、且つ前記電極部の一つ及び前記制御回路のそれぞれは、前記接続経路用リードの前記一端部に該当する支持点の付近を除く前記接続経路用リードの部分に前記ワイヤーを介して接続されており、前記支持点付近が樹脂封止されない様に前記支持点付近に樹脂穴を設けた上で、少なくとも前記リードフレームの上面側の前記トランジスタチップ、前記制御回路及び前記インナーリード部を樹脂封止し、その後、前記樹脂穴を利用して前記接続経路用リードの内で前記支持点付近の不要部分を切断したことを特徴とする。
【0012】
請求項4に係る発明は、請求項3記載の半導体装置であって、前記不要部分の切断後に二次樹脂によって前記樹脂穴を封止しつつ前記半導体装置の全体を樹脂封止したことを特徴とする。
【0013】
【発明の実施の形態】
(実施の形態1)
(概説)
本実施の形態に係る半導体装置は、▲1▼トランジスタチップ搭載部用リード、▲2▼制御回路搭載部用リード及び、▲3▼(i)ワイヤボンディングによって上記トランジスタチップの電極部とワイヤーで接続されたインナーリード部と、(ii)外部と電気的に接続されるために外部突出したアウターリード部とから成る複数の外部接続用リードと、▲4▼上記リード▲1▼〜▲3▼を互いに接続させてリード▲1▼〜▲3▼を支持する(最終的には切断される)タイバー部分とを有するリードフレームを用いて製造されるものであって、且つ、一次及び二次モールド成形により又は一次モールド成形のみにより樹脂封止されるモジュールないしはデバイスに関しており、次の特徴点を有している。
【0014】
(1)先ず、本半導体装置では、トランジスタチップの上記電極部の内の一つから上記制御回路へのワイヤーを介した接続の経路用のリードを、ダミーリードとして、一次モールド成形後には一次樹脂より成る外形の内部に含まれることになるリードフレームの部分(インナー部分)に予め配設しておく。即ち、上記ダミーリードは、その一端部が複数の外部接続用リードの一つのインナーリード部の一部分に接続されることにより、当該外部接続用リードの一つのインナーリード部と一体化されている。
【0015】
(2)次に、本半導体装置では、トランジスタチップ搭載部用リード及び制御回路搭載部用リードにトランジスタチップ及び制御回路をそれぞれダイボンドにより搭載し、且つトランジスタチップの制御電極部及び制御電極部に接続されるべき制御回路の端子を、それぞれ、接続経路用リードの上記一端部に該当するダミーリードの支持点の付近を除く接続経路用リードの部分にワイヤボンディングし、その後、支持点付近が樹脂封止されない様に支持点付近に樹脂穴を設けた上で、少なくともリードフレームの上面側を一次モールド成形により樹脂封止する。その後、上記樹脂穴を利用して、一次樹脂の内部に於いて、上記ダミーリードの内で支持点付近の不要部分(ワイヤがボンディングされていない部分)を切断する。
【0016】
尚、一次モールド成形のみにより、リードフレームの上面側及び下面側の両方を樹脂封止しても良い(特に、後述の変形例に該当)。この場合、樹脂穴は完成後のデバイスにおいても放置される。
【0017】
(3)次に、リードフレームの上面側のみを一次モールド成形により樹脂封止した場合の本半導体装置では、上記不要部分の切断後に、リードフレームの上面側(一次樹脂上)及び露出した下面側に対して二次モールド成形を行い、二次樹脂によって上記樹脂穴を封止しつつ本半導体装置の全体を樹脂封止する。この場合、二次モールド成形に際して、下面側に放熱板を埋め込んでも良い。
【0018】
上記のトランジスタチップとしては、IGBTやパワーMOSFETの様なパワートランジスタチップであっても良いし、低消費電力型のMOSFET等の非パワートランジスタチップであっても良い。
【0019】
また、ダミーリードを支持する外部接続用リードの一つとしては、制御回路搭載部用リード周辺側のリードを利用するのが、ダミーリードの長さ及び占有面積を出来る限り低減させる意味では好適と言えるが、必ずしもこれに限定されるものでは無い。
【0020】
以下では、以上の特徴点(1)〜(3)をより明瞭化させるべく、パワートランジスタチップを有するパワーモジュールを上記の半導体装置の一例として取りあげる。
【0021】
(一次モールド成形前)
図1は、ダイボンディングとワイヤボンディングとの工程が既に行われた後のリードフレーム1の外形を示す平面図と、その側面図とを示すものである。即ち、同図1は、パワートランジスタチップ10,ダイオード11及び各パワートランジスタチップ10の保護駆動用ICである制御回路9がそれぞれリードフレーム1上の所定箇所にダイボンドされた上で、制御回路9,パワートランジスタチップ10,ダイオード11が各リード4,6にワイヤボンディングされた状態を示しており、従って、図1の半導体装置は、一次樹脂を用いた一次モールド成形(例えばトランスファーモールド)前の状態にある。但し、図1では、一次樹脂の外形を形成するための(一次)モールド20の外形ないしはその配置位置をも、説明の便宜上、一点鎖線として示している。又、図2は、図1のリードフレーム1を用いて形成されるべきパワーモジュールとしての本半導体装置の回路図を示している。両図1,2より明らかな通り、本パワーモジュールは、それぞれ6個の、パワートランジスタチップ101〜106、ダイオード111〜116及び制御回路を有している。以下、図1及び図2の各参照符号を用いて、本リードフレーム(ないしはモールド成形及びタイバー部分8の切断処理前の本半導体装置)の構成について説明する。
【0022】
図1、2に於いて、符号1は樹脂封止及びタイバー部分8の切断前のリードフレーム、1USはリードフレームの上面、1LSはリードフレームの下面、2はトランジスタチップ搭載部用リード、3は制御回路搭載部用リードである。4は、(1)外部と電気的に接続するためにモールド成形後は外部突出するアウターリード部4Aと、(2)ワイヤボンディングによってトランジスタチップ10の保護・駆動ICである制御回路9の各端子とワイヤー5で接続されたインナーリード部(モールド成形後は樹脂によって被覆される部分)4Bとから成る外部接続用リードである。
【0023】
6は、一つの制御回路搭載部用リード3の周辺の外部接続用リード4の内で対応するトランジスタチップ10の搭載部分側に位置する最外側の外部接続用リード41の先端部(それは支持点6Sをなす)に、その一端が接続され、その他端が、対応するトランジスタチップ10がダイボンドにより搭載されたトランジスタチップ搭載部用リード2の該当部分に対面した、接続経路用リード(以後、ダミーリードとも称す)である。即ち、制御回路9の該当端子とトランジスタチップ10のゲート電極部とは、二本のワイヤー5と接続経路用リード6とよりなる接続経路によって接続されている。
【0024】
又、20は一次モールド成形用のモールドの外形であり、モールド20の上面には、接続経路用リード6の内でワイヤー5のワイヤボンディング点を除く支持点6Sの付近の部分が樹脂封止されない様にするための樹脂穴ないしはモールド穴7が設けられる。
【0025】
本構造によれば、そもそもダミーリードと外部との電気的接続が不要であるので、パワートランジスタチップ10のゲート電極部から制御回路9の対応端子への接続の経路となるダミーリード6の支持点6Sは、図6の従来技術のダミーリード14から見れば、その隣の外部接続用リード41のインナーリード部4Bの一部(先端部分)に存在する。このように、支持点6Sをダミーリード6のワイヤー5のワイヤボンド点の近傍に設けることによって、ダミーリード6自体の長さが格段に短くなる結果、ダミーリード6のバタツキが小さくなり、ワイヤボンド時のダミーリード6の押さえが確実に行われるため、ワイヤボンド不良を起こしにくくなる。しかも、モールド20内で占めるダミーリード6の占有面積を格段に小さくすることができるので、リードフレーム1及び樹脂封止後の本半導体装置を容易に小型化することができる。
【0026】
(一次モールド成形)
一次樹脂によって本半導体装置の各構成部分9,10,11,4,6の上面を被覆するように、リードフレーム1の上面1US側のみに対して、一次モールド成形を行う。そして、本半導体装置では、一次モールド成形の際に、モールド20に対してダミーリード6の支持点6S付近(ワイヤボンド点を除く)に樹脂穴7を設けているので、図3に示す様に、樹脂穴7を介して露出した支持点6S付近の不要部分(非ワイヤボンド点)12を一次モールド成形後に容易にカットすることが出来る。この切断により、ワイヤー5がボンディングされたダミーリード6の残留部分と外部接続用リード41との電気的接続が確実に絶たれる。
【0027】
尚、樹脂穴7は、一次モールド成形時の成形金型(ダイ)の上下に、ダミーリード6を挟み込むように図示しない突起を設けることにより、容易に得られる。
【0028】
(二次モールド成形)
図4は、一次モールド成形後、リードフレーム1の両面1US,1LS側に対して二次モールド成形を行った後の本半導体装置の内部構成を平面図形式及び断面図形式で示す図である。即ち、一次モールド成形の際にリードフレーム1の下面1LSを露出させておいた上で、不要部分12をカットし、その後、更に二次樹脂22によって一次樹脂21の表面及び下面1LS上を覆うことにより、半導体装置全体を樹脂封止する。その際、二次樹脂22によってヒートシンク13を下面1LS下方に配設することで、放熱性を高めている。これにより、リードフレーム1の下面1LS上に形成された二次樹脂22によって外部との絶縁が実現されると共に、樹脂穴7も二次樹脂21によって埋められる。
【0029】
本実施の形態に係るパワーモジュールとしての半導体装置においては、通電の際の発熱が大きく、モールド成形によって形成された二次樹脂22より成る絶縁層部によって効率的に外部へ熱放散を行う必要がある。このために、二次モールド成形の際には、アルミ等より成る上述のヒートシンク13を設けている。
【0030】
尚、リードフレーム1の上面1US,1LS側を一次モールド成形のみで樹脂封止し、更に一次樹脂21の表面を覆い且つ樹脂穴7を埋めるように二次モールド成形を行っても良く、その場合に、更に二次モールドの際に図4のヒートシンク13を設けるようにしても良い。
【0031】
以上の通り、二次(モールド)樹脂22によって絶縁層が形成される際に、ダミーリード6の不要部分のカット用の樹脂穴7中にも当該樹脂22が流れ込むため、この部分7がアンカーホールとなり、両樹脂21,22間の密着性が従来技術の場合よりも向上し、本装置の絶縁性及び放熱性の品質をより安定化させることが可能となる。
【0032】
尚、二次モールド成形後は、不要なタイバー部分8が切断除去された上で、各リード2,3,4のアウターリード部分が折り曲げ加工される。
【0033】
(変形例)
図5は、実施の形態1の変形例に係る、一次樹脂封止前の本半導体装置を、リードフレーム1の平面図形式及び断面図形式として示す図である。同図5では、絶縁性,放熱性を確保するために、パワートランジスタチップ搭載用リード2の搭載部分が放熱部側に曲げられた構造として、リードフレーム1が形成されているが、その他の点は実施の形態1の図1の場合と同様である。外部突出不要のダミーリード6、及び同リード6の不要部分12をカットするための樹脂穴7は、制御回路部側に形成される。本変形例では、一次モールド成形のみでリードフレーム1の両面1US,1LS側が樹脂封止され、従って、樹脂穴7は埋められることなく放置される。
【0034】
尚、本変形例において、装置下部に図4のヒートシンク13のような放熱フィンを取り付ける場合には、不要部分12のカット後に樹脂穴7内に突出して残留するダミーリード6の部分と外部との絶縁は、樹脂穴7内の上記突出残留ダミーリード部分と上記放熱フィンの上面との間の距離によって確保される。
【0035】
(まとめ)
本半導体装置は以上のような構造を有するので、接続経路用リードのバタツキに起因して発生する、同リードとトランジスタチップの1つの電極部間及び同リードと制御回路の端子間の両ワイヤーボンディング時のワイヤボンド不良を格段に減らすことが出来るばかりでなく、同リードの占有面積を少なくできることから、装置の小型化も可能となり、品質の安定した半導体装置が得られる効果がある。
【0036】
【発明の効果】
請求項1及び2に係る各発明によれば、次の効果を奏する。
【0037】
(1)接続経路用リードが樹脂封止される製品外形の内部に当初より配設されているので、接続経路用リードがリードフレームのタイバー部分に接続されている従来技術の場合と比較して、接続経路用リードの占有面積を格段に低減することが可能となる結果、リードフレーム及び半導体装置の小型化を実現することができる。
【0038】
(2)しかも、接続経路用リードの長さを従来技術の場合と比較して格段に短く設定することができるので、ワイヤボンディング時の接続経路用リードのバタツキを低減することが可能となり、ワイヤボンド不良を飛躍的に減少させて安定したアセンブリ性を確保することができる。この点での半導体装置の品質向上は顕著である。
【0039】
請求項1及び3に係る発明によれば、樹脂封止後に、接続経路用リードを当該リードを支持しているインナーリード部の一つから確実に電気的に分離することができる。
【0040】
請求項4に係る発明によれば、樹脂穴がアンカーホールとなるので、一次樹脂と二次樹脂との間の密着性を向上させることができ、半導体装置の絶縁性の品質をより一層安定化させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る、一次モールド成形前の半導体装置を示す図である。
【図2】 実施の形態1に係る半導体装置における回路構成を示す図である。
【図3】 実施の形態1に係る、一次モールド成形後の半導体装置の外形構成を示す図である。
【図4】 実施の形態1に係る、二次モールド成形後の半導体装置の内部構成を断面図と共に示す図である。
【図5】 実施の形態1の変形例に係る半導体装置のモールド成形前の内部構成を、その断面図と共に示す平面図である。
【図6】 従来例の半導体装置を示す図である。
【図7】 従来例の半導体装置を示す図である。
【符号の説明】
1 リードフレーム、1US 上面、1LS 下面、2 トランジスタチップ搭載部用リード、3 制御回路搭載部用リード、4 外部接続用リード、4B インナーリード部、5 ワイヤー、6 接続経路用リード、6S 支持点、7 樹脂穴、8 タイバー部分、9 制御回路、10 パワートランジスタチップ、12 不要部分、13 ヒートシンク、20 モールド、21 一次モールド成形後の一次樹脂、22 二次モールド成形後の二次樹脂。
Claims (4)
- トランジスタチップと、
制御回路と、
前記トランジスタチップを搭載したトランジスタチップ搭載部用リード、前記制御回路を搭載した制御回路搭載部用リード、前記制御回路の各端子と第1ワイヤーで接続されたインナーリード部と外部と電気的に接続されるために外部突出したアウターリード部とを有する複数の外部接続用リード及び接続経路用リードを備えるリードフレームを備えており、
前記接続経路用リードは、前記制御回路搭載部用リードの周辺の外部接続用リードの内で前記トランジスタチップの搭載部分側に位置する最外側の外部接続用リードの前記インナーリード部の先端部に接続された一端部と、前記トランジスタチップ搭載部用リードの内で前記トランジスタチップが搭載された該当部分に対面した他端部とを有しており、
前記トランジスタチップの電極部の一つ及び前記制御回路の該当端子は、それぞれ、第2ワイヤー及び第3ワイヤーによって、前記接続経路用リードの前記一端部に該当する支持点の付近を除く前記接続経路用リードの部分に接続されており、
前記支持点付近が樹脂封止されない様に前記支持点付近に樹脂穴を設けた上で、少なくとも前記リードフレームの上面側の前記トランジスタチップ、前記制御回路及び前記インナーリード部を樹脂封止し、その後、前記樹脂穴を利用して前記接続経路用リードの内で前記支持点付近の不要部分を切断したことを特徴とする、
半導体装置。 - 請求項1記載の半導体装置に用いられるリードフレームであって、
前記半導体装置が樹脂封止される前の段階に於いては、前記リードフレームの前記接続経路用リードは前記最外側の外部接続用リードの前記インナーリード部の前記先端部から切断・分離されてはいないことを特徴とする、
リードフレーム。 - トランジスタチップ搭載部用リード、制御回路搭載部用リード及びトランジスタチップの電極部とワイヤーで接続されると共に外部と電気的に接続されるために外部突出した複数の外部接続用リードを備えるリードフレームであって、
前記トランジスタチップの前記電極部の内の一つから前記制御回路へのワイヤーを介した接続の経路用のリードの一端部が、前記複数の外部接続用リードの一つのインナーリード部の一部分に接続されて支持されている前記リードフレームを有する半導体装置であって、
前記トランジスタチップ搭載部用リード及び前記制御回路搭載部用リードに前記トランジスタチップ及び前記制御回路がそれぞれ搭載され、且つ前記電極部の一つ及び前記制御回路のそれぞれは、前記接続経路用リードの前記一端部に該当する支持点の付近を除く前記接続経路用リードの部分に前記ワイヤーを介して接続されており、
前記支持点付近が樹脂封止されない様に前記支持点付近に樹脂穴を設けた上で、少なくとも前記リードフレームの上面側の前記トランジスタチップ、前記制御回路及び前記インナーリード部を樹脂封止し、その後、前記樹脂穴を利用して前記接続経路用リードの内で前記支持点付近の不要部分を切断したことを特徴とする、
半導体装置。 - 請求項3記載の半導体装置であって、
前記不要部分の切断後に二次樹脂によって前記樹脂穴を封止しつつ前記半導体装置の全体を樹脂封止したことを特徴とする、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36257098A JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36257098A JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188371A JP2000188371A (ja) | 2000-07-04 |
JP3872607B2 true JP3872607B2 (ja) | 2007-01-24 |
Family
ID=18477197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36257098A Expired - Fee Related JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872607B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5407674B2 (ja) * | 2009-09-02 | 2014-02-05 | サンケン電気株式会社 | 半導体装置 |
JP2017055146A (ja) * | 2011-09-08 | 2017-03-16 | ローム株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
JPWO2016117015A1 (ja) * | 2015-01-20 | 2017-05-18 | 三菱電機株式会社 | パワーモジュール |
JP2019029585A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社東海理化電機製作所 | モジュール装置及びその製造方法 |
-
1998
- 1998-12-21 JP JP36257098A patent/JP3872607B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000188371A (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7781262B2 (en) | Method for producing semiconductor device and semiconductor device | |
US7410834B2 (en) | Method of manufacturing a semiconductor device | |
JP3674333B2 (ja) | パワー半導体モジュール並びにそれを用いた電動機駆動システム | |
EP0962975A2 (en) | IC chip package with directly connected leads | |
US20050067719A1 (en) | Semiconductor device and method for producing the same | |
JPH07312405A (ja) | 半導体装置 | |
JPH09139461A (ja) | 半導体パワーモジュール | |
JP2001156253A (ja) | 半導体電力モジュール及びその製造方法 | |
JP2000138343A (ja) | 半導体装置 | |
JPH08111491A (ja) | 半導体装置 | |
JP3872607B2 (ja) | 半導体装置及びリードフレーム | |
JP5341339B2 (ja) | 回路装置 | |
JP2762954B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100799562B1 (ko) | 반도체 전력 모듈 및 그 제조방법 | |
JP3702655B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2713141B2 (ja) | 半導体装置 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
JP5145596B2 (ja) | 半導体装置 | |
KR0132404Y1 (ko) | 반도체 패키지 | |
KR100281122B1 (ko) | 반도체패키지 | |
JPH07106469A (ja) | 半導体装置とその製造方法 | |
JP5132070B2 (ja) | 回路装置およびその製造方法 | |
JP2003188335A (ja) | 半導体装置及びその製造方法 | |
JPH11340262A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |