JP2000188371A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JP2000188371A JP2000188371A JP10362570A JP36257098A JP2000188371A JP 2000188371 A JP2000188371 A JP 2000188371A JP 10362570 A JP10362570 A JP 10362570A JP 36257098 A JP36257098 A JP 36257098A JP 2000188371 A JP2000188371 A JP 2000188371A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor device
- control circuit
- transistor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 リードフレーム上に搭載されたトランジスタ
チップと制御回路とを有し、モールド成形により樹脂封
止された半導体装置に於いて、接続経路用リードに於け
るワイヤボンド不良を減少させて安定したアセンブリ性
を確保する。 【解決手段】 パワートランジスタチップ１０のゲート
電極部から制御回路９へのワイヤー５を介した接続経路
用リード６の一端部を、当該制御回路９とワイヤー５を
介して接続される外部接続用リード４の一つ４１のイン
ナーリード部４Ｂの一部分に接続する。そして、接続経
路用リード６の支持点６Ｓ付近に樹脂穴７を設けた上で
リードフレーム１の上面１ＵＳ側を一次モールド成形に
よって樹脂封止し、その後、樹脂穴７を利用して接続経
路用リード６の支持点６Ｓ付近の不要部分を切断し、更
に二次樹脂によって半導体装置を封止する。
チップと制御回路とを有し、モールド成形により樹脂封
止された半導体装置に於いて、接続経路用リードに於け
るワイヤボンド不良を減少させて安定したアセンブリ性
を確保する。 【解決手段】 パワートランジスタチップ１０のゲート
電極部から制御回路９へのワイヤー５を介した接続経路
用リード６の一端部を、当該制御回路９とワイヤー５を
介して接続される外部接続用リード４の一つ４１のイン
ナーリード部４Ｂの一部分に接続する。そして、接続経
路用リード６の支持点６Ｓ付近に樹脂穴７を設けた上で
リードフレーム１の上面１ＵＳ側を一次モールド成形に
よって樹脂封止し、その後、樹脂穴７を利用して接続経
路用リード６の支持点６Ｓ付近の不要部分を切断し、更
に二次樹脂によって半導体装置を封止する。
Description
【０００１】
【発明の属する技術分野】この発明は、モールド成形に
よって樹脂封止される半導体装置及びそのためのリード
フレームの構造に関するものである。
よって樹脂封止される半導体装置及びそのためのリード
フレームの構造に関するものである。
【０００２】
【従来の技術】図６は、従来の半導体装置のトランスフ
ァーモールド前の構造を示す上面図の例（但し、右端の
表示は側面図）である。図６中、符号１０，１１は、リ
ードフレーム１のトランジスタチップ搭載部用リード２
上にダイボンドされたパワーチップ及びダイオードをそ
れぞれ示し、符号９は制御回路搭載部用リード３上にダ
イボンドされた保護駆動用ＩＣを示し、符号５は上記部
品それぞれの電気的接続を行うワイヤーであり、符号４
はその他の外部突出したリードであって、符号４Ａ及び
４Ｂはそれぞれリード４のアウターリード部及びインナ
ーリード部を示し、符号８はリードフレーム１のタイバ
ー部分を示し、符号１４はダミーリードであり、符号２
０はモールド成形前のモールドの外形を示している。
ァーモールド前の構造を示す上面図の例（但し、右端の
表示は側面図）である。図６中、符号１０，１１は、リ
ードフレーム１のトランジスタチップ搭載部用リード２
上にダイボンドされたパワーチップ及びダイオードをそ
れぞれ示し、符号９は制御回路搭載部用リード３上にダ
イボンドされた保護駆動用ＩＣを示し、符号５は上記部
品それぞれの電気的接続を行うワイヤーであり、符号４
はその他の外部突出したリードであって、符号４Ａ及び
４Ｂはそれぞれリード４のアウターリード部及びインナ
ーリード部を示し、符号８はリードフレーム１のタイバ
ー部分を示し、符号１４はダミーリードであり、符号２
０はモールド成形前のモールドの外形を示している。
【０００３】又、図７は、ワイヤボンディング後に第１
モールド成形及びそれに引続き行われる第２モールド成
形によって樹脂封止され、且つ、上記タイバー部分の切
断処理及び各リード２〜４の外部突出部分の折り曲げ処
理を行った後の、半導体装置の輪郭を表す平面図であ
る。
モールド成形及びそれに引続き行われる第２モールド成
形によって樹脂封止され、且つ、上記タイバー部分の切
断処理及び各リード２〜４の外部突出部分の折り曲げ処
理を行った後の、半導体装置の輪郭を表す平面図であ
る。
【０００４】図６の従来の半導体装置では、パワーチッ
プ１０のゲート部から保護駆動用ＩＣ９への電気接続
は、リードフレーム１のタイバー部分８よりインナーリ
ード部側へ延在形成されたダミーリード１４上に一旦ワ
イヤボンディングされて行われる。そして、ダミーリー
ド１４と外部との電気的接続は不要であるため、ダミー
リード１４のアウターリード部は、モールド成形後に、
樹脂の外形より突出したダミーリード１４の支持点をカ
ットすることで除去され、これにより、樹脂内に残留す
るダミーリード１４と他のリード４との電気的接続が絶
たれる。
プ１０のゲート部から保護駆動用ＩＣ９への電気接続
は、リードフレーム１のタイバー部分８よりインナーリ
ード部側へ延在形成されたダミーリード１４上に一旦ワ
イヤボンディングされて行われる。そして、ダミーリー
ド１４と外部との電気的接続は不要であるため、ダミー
リード１４のアウターリード部は、モールド成形後に、
樹脂の外形より突出したダミーリード１４の支持点をカ
ットすることで除去され、これにより、樹脂内に残留す
るダミーリード１４と他のリード４との電気的接続が絶
たれる。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているために、外部突出不要のダミ
ーリードの支持点がモールド外部にあって、ワイヤボン
ディング位置から離れるため、ダミーリードのバタツキ
が大きいという問題点がある。このため、図６の例で
は、パワーチップ１０のゲート部にその一端がボンディ
ングされたワイヤー５の他端をダミーリード１４上へボ
ンディングする際及び上記ＩＣ９の端子にその一端がボ
ンディングされたワイヤー５の他端を上記リード１４へ
ボンディングする際に、ダミーリード１４の押さえ不足
に起因したワイヤボンド不良が発生し易いという問題点
が生じる。
上のように構成されているために、外部突出不要のダミ
ーリードの支持点がモールド外部にあって、ワイヤボン
ディング位置から離れるため、ダミーリードのバタツキ
が大きいという問題点がある。このため、図６の例で
は、パワーチップ１０のゲート部にその一端がボンディ
ングされたワイヤー５の他端をダミーリード１４上へボ
ンディングする際及び上記ＩＣ９の端子にその一端がボ
ンディングされたワイヤー５の他端を上記リード１４へ
ボンディングする際に、ダミーリード１４の押さえ不足
に起因したワイヤボンド不良が発生し易いという問題点
が生じる。
【０００６】また、図６に示すように、ダミーリード１
４はタイバー部分８よりインナーリード部側へ延長形成
されているため、モールド成形前のリードフレーム１の
外形自体のみならず、モールド成形後の製品外形の内部
に残るダミーリード１４の占有面積が必然的に大きくな
り、完成されたデバイスの大型化が避けられないという
問題点をも顕在化させている。
４はタイバー部分８よりインナーリード部側へ延長形成
されているため、モールド成形前のリードフレーム１の
外形自体のみならず、モールド成形後の製品外形の内部
に残るダミーリード１４の占有面積が必然的に大きくな
り、完成されたデバイスの大型化が避けられないという
問題点をも顕在化させている。
【０００７】このような問題点は、トランジスタチップ
として非パワーチップを用いるデバイスにも妥当するも
のである。
として非パワーチップを用いるデバイスにも妥当するも
のである。
【０００８】この発明は、上記のような問題点を解決す
るためになされたものであり、安定したアセンブリ性を
確保して、品質向上を図った半導体装置及びそのための
リードフレームの構成を提案することを目的とする。
るためになされたものであり、安定したアセンブリ性を
確保して、品質向上を図った半導体装置及びそのための
リードフレームの構成を提案することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に係る発明は、
トランジスタチップ搭載部用リード、制御回路搭載部用
リード及びトランジスタチップの電極部とワイヤーで接
続されると共に外部と電気的に接続されるために外部突
出した複数の外部接続用リードを備えるリードフレーム
であって、前記トランジスタチップの前記電極部の内の
一つから前記制御回路へのワイヤーを介した接続の経路
用のリードの一端部が、前記複数の外部接続用リードの
一つのインナーリード部の一部分に接続されて支持され
ていることを特徴とする。
トランジスタチップ搭載部用リード、制御回路搭載部用
リード及びトランジスタチップの電極部とワイヤーで接
続されると共に外部と電気的に接続されるために外部突
出した複数の外部接続用リードを備えるリードフレーム
であって、前記トランジスタチップの前記電極部の内の
一つから前記制御回路へのワイヤーを介した接続の経路
用のリードの一端部が、前記複数の外部接続用リードの
一つのインナーリード部の一部分に接続されて支持され
ていることを特徴とする。
【００１０】請求項２に係る発明は、請求項１記載の前
記リードフレームを有する半導体装置であって、前記ト
ランジスタチップ搭載部用リード及び前記制御回路搭載
部用リードに前記トランジスタチップ及び前記制御回路
がそれぞれ搭載され、且つ前記電極部の一つ及び前記制
御回路のそれぞれは、前記接続経路用リードの前記一端
部に該当する支持点の付近を除く前記接続経路用リード
の部分に前記ワイヤーを介して接続されていることを特
徴とする。
記リードフレームを有する半導体装置であって、前記ト
ランジスタチップ搭載部用リード及び前記制御回路搭載
部用リードに前記トランジスタチップ及び前記制御回路
がそれぞれ搭載され、且つ前記電極部の一つ及び前記制
御回路のそれぞれは、前記接続経路用リードの前記一端
部に該当する支持点の付近を除く前記接続経路用リード
の部分に前記ワイヤーを介して接続されていることを特
徴とする。
【００１１】請求項３に係る発明は、請求項２記載の半
導体装置であって、前記支持点付近が樹脂封止されない
様に前記支持点付近に樹脂穴を設けた上で、少なくとも
前記リードフレームの上面側の前記トランジスタチッ
プ、前記制御回路及び前記インナーリード部を樹脂封止
し、その後、前記樹脂穴を利用して前記接続経路用リー
ドの内で前記支持点付近の不要部分を切断したことを特
徴とする。
導体装置であって、前記支持点付近が樹脂封止されない
様に前記支持点付近に樹脂穴を設けた上で、少なくとも
前記リードフレームの上面側の前記トランジスタチッ
プ、前記制御回路及び前記インナーリード部を樹脂封止
し、その後、前記樹脂穴を利用して前記接続経路用リー
ドの内で前記支持点付近の不要部分を切断したことを特
徴とする。
【００１２】請求項４に係る発明は、請求項３記載の半
導体装置であって、前記不要部分の切断後に二次樹脂に
よって前記樹脂穴を封止しつつ前記半導体装置の全体を
樹脂封止したことを特徴とする。
導体装置であって、前記不要部分の切断後に二次樹脂に
よって前記樹脂穴を封止しつつ前記半導体装置の全体を
樹脂封止したことを特徴とする。
【００１３】
【発明の実施の形態】（実施の形態１） （概説）本実施の形態に係る半導体装置は、トランジ
スタチップ搭載部用リード、制御回路搭載部用リード
及び、(i)ワイヤボンディングによって上記トランジ
スタチップの電極部とワイヤーで接続されたインナーリ
ード部と、(ii)外部と電気的に接続されるために外部突
出したアウターリード部とから成る複数の外部接続用リ
ードと、上記リード〜を互いに接続させてリード
〜を支持する（最終的には切断される）タイバー部
分とを有するリードフレームを用いて製造されるもので
あって、且つ、一次及び二次モールド成形により又は一
次モールド成形のみにより樹脂封止されるモジュールな
いしはデバイスに関しており、次の特徴点を有してい
る。
スタチップ搭載部用リード、制御回路搭載部用リード
及び、(i)ワイヤボンディングによって上記トランジ
スタチップの電極部とワイヤーで接続されたインナーリ
ード部と、(ii)外部と電気的に接続されるために外部突
出したアウターリード部とから成る複数の外部接続用リ
ードと、上記リード〜を互いに接続させてリード
〜を支持する（最終的には切断される）タイバー部
分とを有するリードフレームを用いて製造されるもので
あって、且つ、一次及び二次モールド成形により又は一
次モールド成形のみにより樹脂封止されるモジュールな
いしはデバイスに関しており、次の特徴点を有してい
る。
【００１４】（１）先ず、本半導体装置では、トランジ
スタチップの上記電極部の内の一つから上記制御回路へ
のワイヤーを介した接続の経路用のリードを、ダミーリ
ードとして、一次モールド成形後には一次樹脂より成る
外形の内部に含まれることになるリードフレームの部分
（インナー部分）に予め配設しておく。即ち、上記ダミ
ーリードは、その一端部が複数の外部接続用リードの一
つのインナーリード部の一部分に接続されることによ
り、当該外部接続用リードの一つのインナーリード部と
一体化されている。
スタチップの上記電極部の内の一つから上記制御回路へ
のワイヤーを介した接続の経路用のリードを、ダミーリ
ードとして、一次モールド成形後には一次樹脂より成る
外形の内部に含まれることになるリードフレームの部分
（インナー部分）に予め配設しておく。即ち、上記ダミ
ーリードは、その一端部が複数の外部接続用リードの一
つのインナーリード部の一部分に接続されることによ
り、当該外部接続用リードの一つのインナーリード部と
一体化されている。
【００１５】（２）次に、本半導体装置では、トランジ
スタチップ搭載部用リード及び制御回路搭載部用リード
にトランジスタチップ及び制御回路をそれぞれダイボン
ドにより搭載し、且つトランジスタチップの制御電極部
及び制御電極部に接続されるべき制御回路の端子を、そ
れぞれ、接続経路用リードの上記一端部に該当するダミ
ーリードの支持点の付近を除く接続経路用リードの部分
にワイヤボンディングし、その後、支持点付近が樹脂封
止されない様に支持点付近に樹脂穴を設けた上で、少な
くともリードフレームの上面側を一次モールド成形によ
り樹脂封止する。その後、上記樹脂穴を利用して、一次
樹脂の内部に於いて、上記ダミーリードの内で支持点付
近の不要部分（ワイヤがボンディングされていない部
分）を切断する。
スタチップ搭載部用リード及び制御回路搭載部用リード
にトランジスタチップ及び制御回路をそれぞれダイボン
ドにより搭載し、且つトランジスタチップの制御電極部
及び制御電極部に接続されるべき制御回路の端子を、そ
れぞれ、接続経路用リードの上記一端部に該当するダミ
ーリードの支持点の付近を除く接続経路用リードの部分
にワイヤボンディングし、その後、支持点付近が樹脂封
止されない様に支持点付近に樹脂穴を設けた上で、少な
くともリードフレームの上面側を一次モールド成形によ
り樹脂封止する。その後、上記樹脂穴を利用して、一次
樹脂の内部に於いて、上記ダミーリードの内で支持点付
近の不要部分（ワイヤがボンディングされていない部
分）を切断する。
【００１６】尚、一次モールド成形のみにより、リード
フレームの上面側及び下面側の両方を樹脂封止しても良
い（特に、後述の変形例に該当）。この場合、樹脂穴は
完成後のデバイスにおいても放置される。
フレームの上面側及び下面側の両方を樹脂封止しても良
い（特に、後述の変形例に該当）。この場合、樹脂穴は
完成後のデバイスにおいても放置される。
【００１７】（３）次に、リードフレームの上面側のみ
を一次モールド成形により樹脂封止した場合の本半導体
装置では、上記不要部分の切断後に、リードフレームの
上面側（一次樹脂上）及び露出した下面側に対して二次
モールド成形を行い、二次樹脂によって上記樹脂穴を封
止しつつ本半導体装置の全体を樹脂封止する。この場
合、二次モールド成形に際して、下面側に放熱板を埋め
込んでも良い。
を一次モールド成形により樹脂封止した場合の本半導体
装置では、上記不要部分の切断後に、リードフレームの
上面側（一次樹脂上）及び露出した下面側に対して二次
モールド成形を行い、二次樹脂によって上記樹脂穴を封
止しつつ本半導体装置の全体を樹脂封止する。この場
合、二次モールド成形に際して、下面側に放熱板を埋め
込んでも良い。
【００１８】上記のトランジスタチップとしては、ＩＧ
ＢＴやパワーＭＯＳＦＥＴの様なパワートランジスタチ
ップであっても良いし、低消費電力型のＭＯＳＦＥＴ等
の非パワートランジスタチップであっても良い。
ＢＴやパワーＭＯＳＦＥＴの様なパワートランジスタチ
ップであっても良いし、低消費電力型のＭＯＳＦＥＴ等
の非パワートランジスタチップであっても良い。
【００１９】また、ダミーリードを支持する外部接続用
リードの一つとしては、制御回路搭載部用リード周辺側
のリードを利用するのが、ダミーリードの長さ及び占有
面積を出来る限り低減させる意味では好適と言えるが、
必ずしもこれに限定されるものでは無い。
リードの一つとしては、制御回路搭載部用リード周辺側
のリードを利用するのが、ダミーリードの長さ及び占有
面積を出来る限り低減させる意味では好適と言えるが、
必ずしもこれに限定されるものでは無い。
【００２０】以下では、以上の特徴点（１）〜（３）を
より明瞭化させるべく、パワートランジスタチップを有
するパワーモジュールを上記の半導体装置の一例として
取りあげる。
より明瞭化させるべく、パワートランジスタチップを有
するパワーモジュールを上記の半導体装置の一例として
取りあげる。
【００２１】（一次モールド成形前）図１は、ダイボン
ディングとワイヤボンディングとの工程が既に行われた
後のリードフレーム１の外形を示す平面図と、その側面
図とを示すものである。即ち、同図１は、パワートラン
ジスタチップ１０，ダイオード１１及び各パワートラン
ジスタチップ１０の保護駆動用ＩＣである制御回路９が
それぞれリードフレーム１上の所定箇所にダイボンドさ
れた上で、制御回路９，パワートランジスタチップ１
０，ダイオード１１が各リード４，６にワイヤボンディ
ングされた状態を示しており、従って、図１の半導体装
置は、一次樹脂を用いた一次モールド成形（例えばトラ
ンスファーモールド）前の状態にある。但し、図１で
は、一次樹脂の外形を形成するための（一次）モールド
２０の外形ないしはその配置位置をも、説明の便宜上、
一点鎖線として示している。又、図２は、図１のリード
フレーム１を用いて形成されるべきパワーモジュールと
しての本半導体装置の回路図を示している。両図１，２
より明らかな通り、本パワーモジュールは、それぞれ６
個の、パワートランジスタチップ１０１〜１０６、ダイ
オード１１１〜１１６及び制御回路を有している。以
下、図１及び図２の各参照符号を用いて、本リードフレ
ーム（ないしはモールド成形及びタイバー部分８の切断
処理前の本半導体装置装置）の構成について説明する。
ディングとワイヤボンディングとの工程が既に行われた
後のリードフレーム１の外形を示す平面図と、その側面
図とを示すものである。即ち、同図１は、パワートラン
ジスタチップ１０，ダイオード１１及び各パワートラン
ジスタチップ１０の保護駆動用ＩＣである制御回路９が
それぞれリードフレーム１上の所定箇所にダイボンドさ
れた上で、制御回路９，パワートランジスタチップ１
０，ダイオード１１が各リード４，６にワイヤボンディ
ングされた状態を示しており、従って、図１の半導体装
置は、一次樹脂を用いた一次モールド成形（例えばトラ
ンスファーモールド）前の状態にある。但し、図１で
は、一次樹脂の外形を形成するための（一次）モールド
２０の外形ないしはその配置位置をも、説明の便宜上、
一点鎖線として示している。又、図２は、図１のリード
フレーム１を用いて形成されるべきパワーモジュールと
しての本半導体装置の回路図を示している。両図１，２
より明らかな通り、本パワーモジュールは、それぞれ６
個の、パワートランジスタチップ１０１〜１０６、ダイ
オード１１１〜１１６及び制御回路を有している。以
下、図１及び図２の各参照符号を用いて、本リードフレ
ーム（ないしはモールド成形及びタイバー部分８の切断
処理前の本半導体装置装置）の構成について説明する。
【００２２】図１、２に於いて、符号１は樹脂封止及び
タイバー部分８の切断前のリードフレーム、１ＵＳはリ
ードフレームの上面、１ＬＳはリードフレームの下面、
２はトランジスタチップ搭載部用リード、３は制御回路
搭載部用リードである。４は、外部と電気的に接続す
るためにモールド成形後は外部突出するアウターリード
部４Ａと、ワイヤボンディングによってトランジスタ
チップ１０の各電極部又はトランジスタチップ１０の保
護・駆動ＩＣである制御回路９の各端子とワイヤー５で
接続されたインナーリード部（モールド成形後は樹脂に
よって被覆される部分）４Ｂとから成る外部接続用リー
ドである。
タイバー部分８の切断前のリードフレーム、１ＵＳはリ
ードフレームの上面、１ＬＳはリードフレームの下面、
２はトランジスタチップ搭載部用リード、３は制御回路
搭載部用リードである。４は、外部と電気的に接続す
るためにモールド成形後は外部突出するアウターリード
部４Ａと、ワイヤボンディングによってトランジスタ
チップ１０の各電極部又はトランジスタチップ１０の保
護・駆動ＩＣである制御回路９の各端子とワイヤー５で
接続されたインナーリード部（モールド成形後は樹脂に
よって被覆される部分）４Ｂとから成る外部接続用リー
ドである。
【００２３】６は、一つの制御回路搭載部用リード３の
周辺の外部接続用リード４の内で対応するトランジスタ
チップ１０の搭載部分側に位置する最外側の外部接続用
リード４１の先端部（それは支持点６Ｓをなす）に、そ
の一端が接続され、その他端が、対応するトランジスタ
チップ１０がダイボンドにより搭載されたトランジスタ
チップ搭載部用リード２の該当部分に対面した、接続経
路用リード（以後、ダミーリードとも称す）である。即
ち、制御回路９の該当端子とトランジスタチップ１０の
ゲート電極部とは、二本のワイヤー５と接続経路用リー
ド６とよりなる接続経路によって接続されている。
周辺の外部接続用リード４の内で対応するトランジスタ
チップ１０の搭載部分側に位置する最外側の外部接続用
リード４１の先端部（それは支持点６Ｓをなす）に、そ
の一端が接続され、その他端が、対応するトランジスタ
チップ１０がダイボンドにより搭載されたトランジスタ
チップ搭載部用リード２の該当部分に対面した、接続経
路用リード（以後、ダミーリードとも称す）である。即
ち、制御回路９の該当端子とトランジスタチップ１０の
ゲート電極部とは、二本のワイヤー５と接続経路用リー
ド６とよりなる接続経路によって接続されている。
【００２４】又、２０は一次モールド成形用のモールド
の外形であり、モールド２０の上面には、接続経路用リ
ード６の内でワイヤー５のワイヤボンディング点を除く
支持点６Ｓの付近の部分が樹脂封止されない様にするた
めの樹脂穴ないしはモールド穴７が設けられる。
の外形であり、モールド２０の上面には、接続経路用リ
ード６の内でワイヤー５のワイヤボンディング点を除く
支持点６Ｓの付近の部分が樹脂封止されない様にするた
めの樹脂穴ないしはモールド穴７が設けられる。
【００２５】本構造によれば、そもそもダミーリードと
外部との電気的接続が不要であるので、パワートランジ
スタチップ１０のゲート電極部から制御回路９の対応端
子への接続の経路となるダミーリード６の支持点６Ｓ
は、図６の従来技術のダミーリード１４から見れば、そ
の隣の外部接続用リード４１のインナーリード部４Ｂの
一部（先端部分）に存在する。このように、支持点６Ｓ
をダミーリード６のワイヤー５のワイヤボンド点の近傍
に設けることによって、ダミーリード６自体の長さが格
段に短くなる結果、ダミーリード６のバタツキが小さく
なり、ワイヤボンド時のダミーリード６の押さえが確実
に行われるため、ワイヤボンド不良を起こしにくくな
る。しかも、モールド２０内で占めるダミーリード６の
占有面積を格段に小さくすることができるので、リード
フレーム１及び樹脂封止後の本半導体装置を容易に小型
化することができる。
外部との電気的接続が不要であるので、パワートランジ
スタチップ１０のゲート電極部から制御回路９の対応端
子への接続の経路となるダミーリード６の支持点６Ｓ
は、図６の従来技術のダミーリード１４から見れば、そ
の隣の外部接続用リード４１のインナーリード部４Ｂの
一部（先端部分）に存在する。このように、支持点６Ｓ
をダミーリード６のワイヤー５のワイヤボンド点の近傍
に設けることによって、ダミーリード６自体の長さが格
段に短くなる結果、ダミーリード６のバタツキが小さく
なり、ワイヤボンド時のダミーリード６の押さえが確実
に行われるため、ワイヤボンド不良を起こしにくくな
る。しかも、モールド２０内で占めるダミーリード６の
占有面積を格段に小さくすることができるので、リード
フレーム１及び樹脂封止後の本半導体装置を容易に小型
化することができる。
【００２６】（一次モールド成形）一次樹脂によって本
半導体装置の各構成部分９，１０，１１，４，６の上面
を被覆するように、リードフレーム１の上面１ＵＳ側の
みに対して、一次モールド成形を行う。そして、本半導
体装置では、一次モールド成形の際に、モールド２０に
対してダミーリード６の支持点６Ｓ付近（ワイヤボンド
点を除く）に樹脂穴７を設けているので、図３に示す様
に、樹脂穴７を介して露出した支持点６Ｓ付近の不要部
分（非ワイヤボンド点）１２を一次モールド成形後に容
易にカットすることが出来る。この切断により、ワイヤ
ー５がボンディングされたダミーリード６の残留部分と
外部接続用リード４１との電気的接続が確実に絶たれ
る。
半導体装置の各構成部分９，１０，１１，４，６の上面
を被覆するように、リードフレーム１の上面１ＵＳ側の
みに対して、一次モールド成形を行う。そして、本半導
体装置では、一次モールド成形の際に、モールド２０に
対してダミーリード６の支持点６Ｓ付近（ワイヤボンド
点を除く）に樹脂穴７を設けているので、図３に示す様
に、樹脂穴７を介して露出した支持点６Ｓ付近の不要部
分（非ワイヤボンド点）１２を一次モールド成形後に容
易にカットすることが出来る。この切断により、ワイヤ
ー５がボンディングされたダミーリード６の残留部分と
外部接続用リード４１との電気的接続が確実に絶たれ
る。
【００２７】尚、樹脂穴７は、一次モールド成形時の成
形金型（ダイ）の上下に、ダミーリード６を挟み込むよ
うに図示しない突起を設けることにより、容易に得られ
る。
形金型（ダイ）の上下に、ダミーリード６を挟み込むよ
うに図示しない突起を設けることにより、容易に得られ
る。
【００２８】（二次モールド成形）図４は、一次モール
ド成形後、リードフレーム１の両面１ＵＳ，１ＬＳ側に
対して二次モールド成形を行った後の本半導体装置の内
部構成を平面図形式及び断面図形式で示す図である。即
ち、一次モールド成形の際にリードフレーム１の下面１
ＬＳを露出させておいた上で、不要部分１２をカット
し、その後、更に二次樹脂２２によって一次樹脂２１の
表面及び下面１ＬＳ上を覆うことにより、半導体装置全
体を樹脂封止する。その際、二次樹脂２２によってヒー
トシンク１３を下面１ＬＳ下方に配設することで、放熱
性を高めている。これにより、リードフレーム１の下面
１ＬＳ上に形成された二次樹脂２２によって外部との絶
縁が実現されると共に、樹脂穴７も二次樹脂２１によっ
て埋められる。
ド成形後、リードフレーム１の両面１ＵＳ，１ＬＳ側に
対して二次モールド成形を行った後の本半導体装置の内
部構成を平面図形式及び断面図形式で示す図である。即
ち、一次モールド成形の際にリードフレーム１の下面１
ＬＳを露出させておいた上で、不要部分１２をカット
し、その後、更に二次樹脂２２によって一次樹脂２１の
表面及び下面１ＬＳ上を覆うことにより、半導体装置全
体を樹脂封止する。その際、二次樹脂２２によってヒー
トシンク１３を下面１ＬＳ下方に配設することで、放熱
性を高めている。これにより、リードフレーム１の下面
１ＬＳ上に形成された二次樹脂２２によって外部との絶
縁が実現されると共に、樹脂穴７も二次樹脂２１によっ
て埋められる。
【００２９】本実施の形態に係るパワーモジュールとし
ての半導体装置においては、通電の際の発熱が大きく、
モールド成形によって形成された二次樹脂２２より成る
絶縁層部によって効率的に外部へ熱放散を行う必要があ
る。このために、二次モールド成形の際には、アルミ等
より成る上述のヒートシンク１３を設けている。
ての半導体装置においては、通電の際の発熱が大きく、
モールド成形によって形成された二次樹脂２２より成る
絶縁層部によって効率的に外部へ熱放散を行う必要があ
る。このために、二次モールド成形の際には、アルミ等
より成る上述のヒートシンク１３を設けている。
【００３０】尚、リードフレーム１の上面１ＵＳ，１Ｌ
Ｓ側を一次モールド成形のみで樹脂封止し、更に一次樹
脂２１の表面を覆い且つ樹脂穴７を埋めるように二次モ
ールド成形を行っても良く、その場合に、更に二次モー
ルドの際に図４のヒートシンク１３を設けるようにして
も良い。
Ｓ側を一次モールド成形のみで樹脂封止し、更に一次樹
脂２１の表面を覆い且つ樹脂穴７を埋めるように二次モ
ールド成形を行っても良く、その場合に、更に二次モー
ルドの際に図４のヒートシンク１３を設けるようにして
も良い。
【００３１】以上の通り、二次（モールド）樹脂２２に
よって絶縁層が形成される際に、ダミーリード６の不要
部分のカット用の樹脂穴７中にも当該樹脂２２が流れ込
むため、この部分７がアンカーホールとなり、両樹脂２
１，２２間の密着性が従来技術の場合よりも向上し、本
装置の絶縁性及び放熱性の品質をより安定化させること
が可能となる。
よって絶縁層が形成される際に、ダミーリード６の不要
部分のカット用の樹脂穴７中にも当該樹脂２２が流れ込
むため、この部分７がアンカーホールとなり、両樹脂２
１，２２間の密着性が従来技術の場合よりも向上し、本
装置の絶縁性及び放熱性の品質をより安定化させること
が可能となる。
【００３２】尚、二次モールド成形後は、不要なタイバ
ー部分８が切断除去された上で、各リード２，３，４の
アウターリード部分が折り曲げ加工される。
ー部分８が切断除去された上で、各リード２，３，４の
アウターリード部分が折り曲げ加工される。
【００３３】（変形例）図５は、実施の形態１の変形例
に係る、一次樹脂封止前の本半導体装置を、リードフレ
ーム１の平面図形式及び断面図形式として示す図であ
る。同図５では、絶縁性，放熱性を確保するために、パ
ワートランジスタチップ搭載用リード２の搭載部分が放
熱部側に曲げられた構造として、リードフレーム１が形
成されているが、その他の点は実施の形態１の図１の場
合と同様である。外部突出不要のダミーリード６、及び
同リード６の不要部分１２をカットするための樹脂穴７
は、制御回路部側に形成される。本変形例では、一次モ
ールド成形のみでリードフレーム１の両面１ＵＳ，１Ｌ
Ｓ側が樹脂封止され、従って、樹脂穴７は埋められるこ
となく放置される。
に係る、一次樹脂封止前の本半導体装置を、リードフレ
ーム１の平面図形式及び断面図形式として示す図であ
る。同図５では、絶縁性，放熱性を確保するために、パ
ワートランジスタチップ搭載用リード２の搭載部分が放
熱部側に曲げられた構造として、リードフレーム１が形
成されているが、その他の点は実施の形態１の図１の場
合と同様である。外部突出不要のダミーリード６、及び
同リード６の不要部分１２をカットするための樹脂穴７
は、制御回路部側に形成される。本変形例では、一次モ
ールド成形のみでリードフレーム１の両面１ＵＳ，１Ｌ
Ｓ側が樹脂封止され、従って、樹脂穴７は埋められるこ
となく放置される。
【００３４】尚、本変形例において、装置下部に図４の
ヒートシンク１３のような放熱フィンを取り付ける場合
には、不要部分１２のカット後に樹脂穴７内に突出して
残留するダミーリード６の部分と外部との絶縁は、樹脂
穴７内の上記突出残留ダミーリード部分と上記放熱フィ
ンの上面との間の距離によって確保される。
ヒートシンク１３のような放熱フィンを取り付ける場合
には、不要部分１２のカット後に樹脂穴７内に突出して
残留するダミーリード６の部分と外部との絶縁は、樹脂
穴７内の上記突出残留ダミーリード部分と上記放熱フィ
ンの上面との間の距離によって確保される。
【００３５】（まとめ）本半導体装置は以上のような構
造を有するので、接続経路用リードのバタツキに起因し
て発生する、同リードとトランジスタチップの１つの電
極部間及び同リードと制御回路の端子間の両ワイヤーボ
ンディング時のワイヤボンド不良を格段に減らすことが
出来るばかりでなく、同リードの占有面積を少なくでき
ることから、装置の小型化も可能となり、品質の安定し
た半導体装置が得られる効果がある。
造を有するので、接続経路用リードのバタツキに起因し
て発生する、同リードとトランジスタチップの１つの電
極部間及び同リードと制御回路の端子間の両ワイヤーボ
ンディング時のワイヤボンド不良を格段に減らすことが
出来るばかりでなく、同リードの占有面積を少なくでき
ることから、装置の小型化も可能となり、品質の安定し
た半導体装置が得られる効果がある。
【００３６】
【発明の効果】請求項１及び２に係る各発明によれば、
次の効果を奏する。
次の効果を奏する。
【００３７】（１）接続経路用リードが樹脂封止される
製品外形の内部に当初より配設されているので、接続経
路用リードがリードフレームのタイバー部分に接続され
ている従来技術の場合と比較して、接続経路用リードの
占有面積を格段に低減することが可能となる結果、リー
ドフレーム及び半導体装置の小型化を実現することがで
きる。
製品外形の内部に当初より配設されているので、接続経
路用リードがリードフレームのタイバー部分に接続され
ている従来技術の場合と比較して、接続経路用リードの
占有面積を格段に低減することが可能となる結果、リー
ドフレーム及び半導体装置の小型化を実現することがで
きる。
【００３８】（２）しかも、接続経路用リードの長さを
従来技術の場合と比較して格段に短く設定することがで
きるので、ワイヤボンディング時の接続経路用リードの
バタツキを低減することが可能となり、ワイヤボンド不
良を飛躍的に減少させて安定したアセンブリ性を確保す
ることができる。この点での半導体装置の品質向上は顕
著である。
従来技術の場合と比較して格段に短く設定することがで
きるので、ワイヤボンディング時の接続経路用リードの
バタツキを低減することが可能となり、ワイヤボンド不
良を飛躍的に減少させて安定したアセンブリ性を確保す
ることができる。この点での半導体装置の品質向上は顕
著である。
【００３９】請求項３に係る発明によれば、樹脂封止後
に、接続経路用リードを当該リードを支持しているイン
ナーリード部の一つから確実に電気的に分離することが
できる。
に、接続経路用リードを当該リードを支持しているイン
ナーリード部の一つから確実に電気的に分離することが
できる。
【００４０】請求項４に係る発明によれば、樹脂穴がア
ンカーホールとなるので、一次樹脂と二次樹脂との間の
密着性を向上させることができ、半導体装置の絶縁性の
品質をより一層安定化させることができる。
ンカーホールとなるので、一次樹脂と二次樹脂との間の
密着性を向上させることができ、半導体装置の絶縁性の
品質をより一層安定化させることができる。
【図１】 本発明の実施の形態１に係る、一次モールド
成形前の半導体装置を示す図である。
成形前の半導体装置を示す図である。
【図２】 実施の形態１に係る半導体装置における回路
構成を示す図である。
構成を示す図である。
【図３】 実施の形態１に係る、一次モールド成形後の
半導体装置の外形構成を示す図である。
半導体装置の外形構成を示す図である。
【図４】 実施の形態１に係る、二次モールド成形後の
半導体装置の内部構成を断面図と共に示す図である。
半導体装置の内部構成を断面図と共に示す図である。
【図５】 実施の形態１の変形例に係る半導体装置のモ
ールド成形前の内部構成を、その断面図と共に示す平面
図である。
ールド成形前の内部構成を、その断面図と共に示す平面
図である。
【図６】 従来例の半導体装置を示す図である。
【図７】 従来例の半導体装置を示す図である。
１ リードフレーム、１ＵＳ 上面、１ＬＳ 下面、２
トランジスタチップ搭載部用リード、３ 制御回路搭
載部用リード、４ 外部接続用リード、４Ｂインナーリ
ード部、５ ワイヤー、６ 接続経路用リード、６Ｓ
支持点、７樹脂穴、８ タイバー部分、９ 制御回路、
１０ パワートランジスタチップ、１２ 不要部分、１
３ ヒートシンク、２０ モールド、２１ 一次モール
ド成形後の一次樹脂、２２ 二次モールド成形後の二次
樹脂。
トランジスタチップ搭載部用リード、３ 制御回路搭
載部用リード、４ 外部接続用リード、４Ｂインナーリ
ード部、５ ワイヤー、６ 接続経路用リード、６Ｓ
支持点、７樹脂穴、８ タイバー部分、９ 制御回路、
１０ パワートランジスタチップ、１２ 不要部分、１
３ ヒートシンク、２０ モールド、２１ 一次モール
ド成形後の一次樹脂、２２ 二次モールド成形後の二次
樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩上 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山田 眞志 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩垣 征樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 AA01 AA12 AA18 AA19 JJ03 JJ05 5F067 AA02 AB10 BA06 BE10 CA05 CB02 DF01 DF09
Claims (4)
- 【請求項１】 トランジスタチップ搭載部用リード、制
御回路搭載部用リード及びトランジスタチップの電極部
とワイヤーで接続されると共に外部と電気的に接続され
るために外部突出した複数の外部接続用リードを備える
リードフレームであって、 前記トランジスタチップの前記電極部の内の一つから前
記制御回路へのワイヤーを介した接続の経路用のリード
の一端部が、前記複数の外部接続用リードの一つのイン
ナーリード部の一部分に接続されて支持されていること
を特徴とする、リードフレーム。 - 【請求項２】 請求項１記載の前記リードフレームを有
する半導体装置であって、 前記トランジスタチップ搭載部用リード及び前記制御回
路搭載部用リードに前記トランジスタチップ及び前記制
御回路がそれぞれ搭載され、且つ前記電極部の一つ及び
前記制御回路のそれぞれは、前記接続経路用リードの前
記一端部に該当する支持点の付近を除く前記接続経路用
リードの部分に前記ワイヤーを介して接続されているこ
とを特徴とする、半導体装置。 - 【請求項３】 請求項２記載の半導体装置であって、 前記支持点付近が樹脂封止されない様に前記支持点付近
に樹脂穴を設けた上で、少なくとも前記リードフレーム
の上面側の前記トランジスタチップ、前記制御回路及び
前記インナーリード部を樹脂封止し、その後、前記樹脂
穴を利用して前記接続経路用リードの内で前記支持点付
近の不要部分を切断したことを特徴とする、半導体装
置。 - 【請求項４】 請求項３記載の半導体装置であって、 前記不要部分の切断後に二次樹脂によって前記樹脂穴を
封止しつつ前記半導体装置の全体を樹脂封止したことを
特徴とする、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36257098A JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36257098A JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188371A true JP2000188371A (ja) | 2000-07-04 |
| JP3872607B2 JP3872607B2 (ja) | 2007-01-24 |
Family
ID=18477197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36257098A Expired - Fee Related JP3872607B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置及びリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872607B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054773A (ja) * | 2009-09-02 | 2011-03-17 | Sanken Electric Co Ltd | 半導体装置 |
| WO2016117015A1 (ja) * | 2015-01-20 | 2016-07-28 | 三菱電機株式会社 | パワーモジュール |
| JP2019029585A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社東海理化電機製作所 | モジュール装置及びその製造方法 |
| JP2019083349A (ja) * | 2011-09-08 | 2019-05-30 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-12-21 JP JP36257098A patent/JP3872607B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054773A (ja) * | 2009-09-02 | 2011-03-17 | Sanken Electric Co Ltd | 半導体装置 |
| JP2019083349A (ja) * | 2011-09-08 | 2019-05-30 | ローム株式会社 | 半導体装置 |
| JP2020098938A (ja) * | 2011-09-08 | 2020-06-25 | ローム株式会社 | 半導体装置 |
| WO2016117015A1 (ja) * | 2015-01-20 | 2016-07-28 | 三菱電機株式会社 | パワーモジュール |
| JPWO2016117015A1 (ja) * | 2015-01-20 | 2017-05-18 | 三菱電機株式会社 | パワーモジュール |
| US10074585B2 (en) | 2015-01-20 | 2018-09-11 | Mitsubishi Electric Corporation | Power module with dummy terminal structure |
| JP2019029585A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社東海理化電機製作所 | モジュール装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3872607B2 (ja) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7671453B2 (en) | Semiconductor device and method for producing the same | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US7781262B2 (en) | Method for producing semiconductor device and semiconductor device | |
| US6307272B1 (en) | Semiconductor device and method for manufacturing the same | |
| US7714455B2 (en) | Semiconductor packages and methods of fabricating the same | |
| JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
| JP2000138343A (ja) | 半導体装置 | |
| KR20010107556A (ko) | 반도체 장치와 그 제조방법 | |
| US20090127681A1 (en) | Semiconductor package and method of fabricating the same | |
| US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4100332B2 (ja) | 電子装置およびその製造方法 | |
| CN114883287A (zh) | 半导体封装结构及封装方法 | |
| JP3886736B2 (ja) | 内燃機関用点火装置及びそれに用いる電子部品を内装したパッケージ | |
| JP2000188371A (ja) | リードフレーム及び半導体装置 | |
| JP2002110867A (ja) | 半導体装置及びその製造方法 | |
| JP2762954B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JP2007134585A (ja) | 半導体装置及びその製造方法 | |
| KR20150061441A (ko) | 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지 | |
| JP2000012740A (ja) | 樹脂封止型半導体装置 | |
| JP2713141B2 (ja) | 半導体装置 | |
| KR20000014539U (ko) | 반도체 패키지 | |
| JPH09213871A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |