KR0132404Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR0132404Y1
KR0132404Y1 KR2019950009929U KR19950009929U KR0132404Y1 KR 0132404 Y1 KR0132404 Y1 KR 0132404Y1 KR 2019950009929 U KR2019950009929 U KR 2019950009929U KR 19950009929 U KR19950009929 U KR 19950009929U KR 0132404 Y1 KR0132404 Y1 KR 0132404Y1
Authority
KR
South Korea
Prior art keywords
heat
sink
semiconductor chip
lead frame
package
Prior art date
Application number
KR2019950009929U
Other languages
English (en)
Other versions
KR960038755U (ko
Inventor
이현규
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950009929U priority Critical patent/KR0132404Y1/ko
Publication of KR960038755U publication Critical patent/KR960038755U/ko
Application granted granted Critical
Publication of KR0132404Y1 publication Critical patent/KR0132404Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로, 종래에는 열방출을 위해 패키지의 하부에 히트-싱크를 설치하였으나 충분한 열방출이 이루어지지 못하여 균열 및 파손이 발생하는 문제점이 있었던 바, 본 고안은 반도체 칩(10)과 리드 프레임(11)의 인너리드(11a)를 와이어 본딩하고, 리드 프레임(11)의 패들(11b) 하부에 히트-싱크(13)가 설치되며, 상기 반도체 칩(10), 인너리드(11a), 히트-싱크(13)를 포함하는 일정면적이 플라스틱으로 몰딩되는 몸체(14)로 구성되어 있는 반도체 패키지에 있어서, 상기 히트-싱크(13)의 하면에 다수개의 요철부(13a)를 형성하여 표면적을 넓게 함으로써 열방출의 효율이 향상되고 내부응력에 의한 균열 및 파손이 방지되도록 하였다.

Description

반도체 패키지
제1도는 종래의 히트-싱크(Heat-Sink)가 설치된 반도체 패키지의 구성을 보인 단면도.
제2도는 본 고안의 히트-싱크(Heat-Sink)가 설치된 반도체 패키지의 구성을 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 11 : 리드 프레임
11a : 인너리드 11b : 패들
12 : 금속 와이어 13 : 히트-싱크
13a : 요철부
본 고안은 반도체 패키지에 관한 것으로, 패키지의 하부에 열방출을 위해 설치되어 있는 히트-싱크(Heat-Sink)에 다수개의 요철부를 형성하여 열방출의 효율을 향상시키기 위한 반도체 패키지에 관한 것이다.
일반적으로 패키지의 몸체는 플라스틱으로 몰딩되어 있으며, 패키지가 작동시 몸체의 좌·우에 설치되어 있는 리드 프레임으로만 열방출을 하게 되어 내부응력에 의한 패키지의 균열 및 파손이 발생하는 문제점이 있었던 바, 이를 감안하여 패키지의 하부에 히트-싱크를 설치하여 열방출을 할 수 있도록 하였다.
이러한 종래의 히트-싱크가 설치된 반도체 패키지의 구성을 보인 단면도의 일례가 제1도에 도시되어 있다.
제1도에 도시되어 있는 바와 같이, 종래의 반도체 패키지는 반도체 칩(1)과, 상기 반도체 칩(1)을 지지함과 아울러 상시 반도체 칩(1)의 외부로의 전기적 접속 경로를 이루는 리드 프레임(2)과, 상기 반도체 칩(1)과 리드 프레임(2)의 인너리드(2a)를 전기적으로 접속, 연결시키는 금속 와이어(3)와, 상기 리드 프레임(2)의 패들(2b) 하부에 설치되어 열방출을 하기 위한 히트-싱크(4) 및 상기 반도체 칩(1), 인너리드(2a) 히트-싱크(4)를 포함하는 일정면적이 플라스틱으로 몰딩되어 있는 몸체(5)로 구성되어 있다.
도면 중 미설명부호 1a는 접착제이고, 2c는 아웃리드 이다.
이와 같이 구성되어 있는 반도체 패키지는 반도체 칩(1)을 리드 프레임(2)의 패들(2b)에 접착제(1a)로 부착하는 다이본딩 공정을 수행하고, 상기 리드 프레임(2)의 패들(2b) 하부에 히트-싱크(4)를 부착하며, 상기 반도체 칩(1)과 리드 프레임(2)의 인너리드(2a)를 금속 와이어(3)로 연결하는 와이어 본딩을 실시한 후, 와이어 본딩된 반도체 칩(1), 인너리드(2a), 히트-싱크(4)를 포함하는 일정면적을 플라스틱으로 몰딩하고, 댐바제거 및 트리밍/포밍의 순서로 제조된다.
그러나, 상기와 같은 종래의 반도체 패키지는 리드 프레임(2)으로만 열방출이 이루어지던 일반적인 패키지보다는 히트-싱크(4)를 부착하여 어느 정도 개선은 되었으나, 아직도 충분한 열방출이 이루어지지 못하여 패키지가 작동시 내용응력에 의한 균혈 및 파손이 발생하는 문제점이 있었다.
이를 감안하여 안출한 본 고안의 목적은 열방출을 위해 패키지의 하부에 설치한 히트-싱크의 하면에 다수개의 요철부를 형성하여 표면적을 넓게 함으로써 열방출의 효율을 향상시킬 수 있는 반도체 패키지를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여, 반도체 칩과, 상기 반도체 칩을 지지함과 아울러 상기 반도체 칩의 외부로의 전기적 접속 경로를 이루는 리드 프레임과, 상기 반도체 칩과 리드 프레임의 인너리드를 전기적으로 접속, 연결시키는 금속 와이어와, 상기 리드 프레임의 패들 하부에 설치되어 열방출을 하기 위한 히트-싱크 및 상기 반도체 칩, 인너리드, 히트-싱크를 포함하는 일정면적이 플라스틱으로 몰딩되어 있는 몸체로 구성되어 있는 반도체 패키지에 있어서, 상기 히트-싱크는 하부 전면에 표면적을 넓게 하여 외부공기와의 열교환에 의한 열방출 능력을 향상시키기 위한 요철부를 형성하여서 된 것을 특징으로 하는 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 반도체 패키지를 첨부된 도면에 의거하여 보다 상세히 설명한다.
제2도는 본 고안의 히트-싱크가 설치된 반도체 패키지의 구성을 보인 단면도로서, 이에 도시된 바와 같이 본 고안의 반도체 패키지는 반도체 칩(10)과, 상기 반도체 칩(10)을 지지함과 아울러 상기 반도체 칩(10)의 외부로의 전기적 접속 경로를 이루는 리드 프레임(11)과, 상기 반도체 칩(10)과 리드 프레임(11)의 인너리드(11a)를 전기적으로 접속, 연결시키는 금속 와이어(12)와, 상리 리드 프레임(11)의 패들(11b) 하부에 설치되어 열방출을 하기 위한 히트-싱크(13) 및 상기 반도체 칩(10), 인너리드(11a), 히트-싱크(13)를 포함하는 일정면적이 플라스틱으로 몰딩되어 있는 몸체(14)로 구성되어 있는 기본 구조는 종래와 같다.
여기서, 본 고안은 상기 패키지가 작동을 할 때 발생하는 열을 방출하기 위해 설치한 히트-싱크의 하면에 다수개의 요철부(13a)를 형성하여 표면적을 넓게 함으로써 열방출의 효율을 향상시킬 수 있도록 구성한 것을 특징으로 하고 있다.
도면 중 미설명부호 10a는 접착제이고, 11c는 아웃리드이다.
상기와 같이 구성되어 있는 반도체 패키지의 제조방법은 종래의 범주를 크게 벗어나지 않는다.
즉, 반도체 칩(10)을 리드 프레임(11)의 패들(11)에 접착제(10a)로 부착하는 다이본딩 공정을 수행하고, 상기 리드 프레임(11)의 패드(11b) 하부에 다수개의 요철부(13a)가 형성되어 있는 히트-싱크(13)를 설치하며, 상기 반도체 칩(10)과 리드 프레임(11)의 인너리드(11a)를 금속 와이어(12)로 연결하는 와이어 본딩을 실시한 후, 와이어 본딩된 반도체 칩(10), 인너리드(11a), 히트-싱크(13)를 포함하는 일정면적을 플라스틱으로 몰딩하고, 댐바제거 및 트리밍/포밍의 순서로 제조된다.
이상에서 상세히 설명한 바와 같이 본 고안의 반도체 패키지는 패키지가 작동할 때 열방출을 하기 위해 패키지의 하부에 설치되는 히트-싱크의 하면에 다수개의 요철부를 형성하여 표면적을 넓게 함으로써 열방출의 효율이 향상되고 내부응력에 의한 균열 및 파손을 방지할 수 있는 것이다.

Claims (1)

  1. 반도체 칩과, 상기 반도체 칩을 지지함과 아울러 상기 반도체 칩의 외부로의 전기적 접속 경로를 이루는 리드 프레임과, 상기 반도체 칩과 리드 프레임의 인너리드를 전기적으로 접속, 연결시키는 금속 와이어와, 상기 리드 프레임의 패들 하부에 설치되어 열방출을 하기 위한 히트-싱크 및 상기 반도체 칩, 인너리드, 히트-싱크를 포함하는 일정면적이 플라스틱으로 몰딩되어 있는 몸체로 구성되어 있는 반도체 패키지에 있어서, 상기 히트-싱크는 하부 전면에 표면적을 넓게 하여 외부공기와의 열교환에 의한 열방출 능력을 향상시키기 위한 요철부를 형성하여서 된 것을 특징으로 하는 반도체 패키지.
KR2019950009929U 1995-05-11 1995-05-11 반도체 패키지 KR0132404Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950009929U KR0132404Y1 (ko) 1995-05-11 1995-05-11 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950009929U KR0132404Y1 (ko) 1995-05-11 1995-05-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960038755U KR960038755U (ko) 1996-12-18
KR0132404Y1 true KR0132404Y1 (ko) 1998-12-01

Family

ID=19412995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950009929U KR0132404Y1 (ko) 1995-05-11 1995-05-11 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0132404Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035568A (ko) * 1997-10-31 1999-05-15 윤종용 패키지
KR20020068208A (ko) * 2001-02-20 2002-08-27 에쓰에쓰아이 주식회사 반도체 조립체의 방열판 구조 및 그 제조 방법

Also Published As

Publication number Publication date
KR960038755U (ko) 1996-12-18

Similar Documents

Publication Publication Date Title
KR960015827A (ko) 반도체 장치 및 그 제조방법
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
KR19980067735A (ko) 반도체 패키지의 제조방법
KR0132404Y1 (ko) 반도체 패키지
JP2002076234A (ja) 樹脂封止型半導体装置
KR100940760B1 (ko) 반도체 패키지
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR0157891B1 (ko) 반도체 패키지
JP3134445B2 (ja) 樹脂封止型半導体装置
KR0132405Y1 (ko) 반도체 패키지
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR19980026146A (ko) 열방출용 버텀 리드 패키지
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR0125880Y1 (ko) 반도체 패키지
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002026192A (ja) リードフレーム
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JP4356960B2 (ja) 樹脂封止型半導体装置
KR100395673B1 (ko) 반도체 조립 프레임의 제조 방법 및 그 조립체
JPH06204389A (ja) 半導体装置及びその製造方法
KR0152948B1 (ko) 반도체 패키지
KR0137944Y1 (ko) 반도체 패키지의 열 방출 장치
JP2001127234A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN105895612B (zh) 带有散热引线框的半导体器件
KR200164515Y1 (ko) 내열성 플라스틱 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee