KR0157891B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR0157891B1 KR0157891B1 KR1019950023103A KR19950023103A KR0157891B1 KR 0157891 B1 KR0157891 B1 KR 0157891B1 KR 1019950023103 A KR1019950023103 A KR 1019950023103A KR 19950023103 A KR19950023103 A KR 19950023103A KR 0157891 B1 KR0157891 B1 KR 0157891B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- package
- semiconductor package
- paddle
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 종래의 반도체 패키지는 패키지 작동시 반도체 칩에서 발생하는 열이 열전달이 양호치 못한 이 엠시를 통하여 열방출되어 패키지의 크랙 및 파손이 발생하는 문제점이 있었다. 본 발명은 리드 프레임(10)의 패들(11) 일부분을 분리형성하고, 그 분리형성된 패들(11)을 앤시 리드(14)에 연장형성 시켜서, 작동시 반도체 칩(12)에서 발생하는 열의 방출경로가 되도록 함으로써 패키지의 크랙 및 파손을 방지하는데 적합한 반도체 패키지에 관한 것이다.
Description
제1도는 종래 반도체 패키지가 피시비 기판에 실장된 상태를 보인 종단면도.
제2도는 본 발명의 반도체 패키지가 피시비 기판에 실장된 상태를 보인 종단면도.
제3도는 본 발명의 요부인 리드 프레임을 보인 평면도.
제4도는 본 발명의 반도체 패키지가 열방출이 되는 상태를 설명하기 위한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 리드 프레임 10a : 인너 리드
11 : 패들 14 : 아웃 리드
본 발명은 반도체 패키지에 관한 것으로, 특히 패들의 일부를 분리하여 와이어 본딩이 되지 않는 앤시(NO CONNECTION) 리드와 일체로 연결되도록 하여 반도체 칩에서 발생하는 열의 방출경로가 되도록 한 반도체 패키지에 관한 것이다.
일반적인 범용 반도체 패키지에서는 구조적으로 리드를 설치는 하나 반도체 칩과 와이어 본딩이 되지 않는 앤시(NO CONNECTION) 리드가 존재하게 되는데, 이러한 앤시 리드가 존재하는 반도체 패키지의 일예를 제1도를 참고하여 설명하면 다음과 같다.
제1도는 종래 반도체 패키지가 피시비 기판에 실장된 상태를 보인 종단면도로서, 도시된 바와 같이, 종래의 반도체 패키지는 패들(1)의 상면에 반도체 칩(2)이 부착되어 있고, 그 반도체 칩(2)의 상부 양측에 다수개의 인너 리드(3)가 배열되어 있으며, 상기 반도체 칩(2)과 상기 인너 리드(3)는 금속 와이어(4)로 연결되어 있는 것이다.
그리고, 상기 인너 리드(3) 중에는 금속 와이어(4)로 연결되지 않은 수개의 앤시 리드(3a)가 설치되어 있고, 상기 반도체 칩(2), 인너 리드(3), 금속 와이어(4)를 포함하는 일정면적이 이엠시(EPOXY MOLDING COMPOUND)(5)로 몰딩되어 있으며, 상기 인너 리드(3)와 앤시 리드(3a)에는 각각 아웃 리드(6)가 연장 형성되어 외부의 피시비 기판(7)에 실장되어 있는 것이다.
이와 같이 구성되어 있는 종래 반도체 패키지의 제조방법을 살펴보면 다음과 같다.
패들(1)의 상면에 반도체 칩(2)를 부착하는 다이 본딩공정을 수행하는 단계와, 상기 반도체 칩(2)과 인너 리드(3)를 금속 와이어(4)로 연결하는 와이어 본딩공정을 수행하는 단계와, 상기 반도체 칩(2), 인너 리드(3), 금속 와이어(4)를 포함하는 일정면적을 이엠시(5)로 몰딩하는 몰딩공정을 수행하는 단계와, 몰딩시 발생하는 플러시를 제거하는 트리밍 공정을 수행하는 단계와, 상기 아웃 리드(6)를 소정의 형태로 절곡하는 포밍공정을 수행하는 단계 및 상기 아웃 리드(6)를 피시비 기판(7)의 상면에 실장하는 실장공정을 수행하는 단계의 순서로 제조되는 것이다.
그러나, 상기와 같이 구성되어 있는 종래의 반도체 패키지는 패키지 작동시 발생하는 열이 주로 열전달이 양호치 못한 이엠시(5)를 통하여 패키지의 외부로 방출되므로 충분한 열방출이 이루어지지 못하여 그로인한 크랙 및 파손이 발생하는 문제점이 있었던 것이다.
이를 감안하여 안출한 본 발명의 목적은 패키지 작동시 외부로 열 방출이 잘되는 반도체 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 리드 프레임의 패들 상면에 반도체 칩이 부착되어 있고, 그 반도체 칩의 상부 양측에 인너 리드가 다수개 배열되어 있으며, 상기 인너 리드중 수개는 상기 반도체 칩과 전기적으로 연결되지 않는 앤시 리드로 구성되어 있는 범용 반도체 패키지에 있어서, 상기 패들의 일부분을 분리형성하여 상기 앤시 리드와 일체로 형성시킴으로써 열방출 경로가 되도록 한 것을 특징으로 하는 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명의 반도체 패키지를 첨부된 도면에 의거하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 반도체 패키지가 피시비 기판에 실장된 상태를 보인 종단면도이고, 제3도는 본 발명의 요부인 리드 프레임을 보인 평면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 리드 프레임(10)의 패들(11) 상면에 반도체 칩(12)이 부착되어 있고, 그 반도체 칩(12)의 양측에 인너 리드(10a)가 다수개 배열되어 있으며, 상기 인너 리드(10a)와 반도체 칩(12)은 각각 금속 와이어(13)로 연결되어 있는 것이다.
그리고, 상기 인너 리드(10a)중에는 반도체 칩(12)과 금속 와이어(13)로 연결되지 않은 수개의 앤시 리드(14)가 포함되어 있고, 상기 인너 리드(10a), 반도체 칩(12), 금속 와이어(13)를 포함하는 일정면적이 이엠시(15)로 몰딩되어 있으며, 상기 인너 리드(10a)에 연장 형성되어 있는 아웃 리드(10b)로 구성되어 있어서 그 아웃 리드(10b)가 피시비 기판(16)의 상면에 실장되도록 구성되어 있는 것은 종래와 동일하다.
여기서, 본 발명은 패들(11)의 일부분을 분리하여 상기 앤시 리드(14)에 일체로 연장 형성시킴으로써 패키지 작동시 반도체 칩(12)에서 발생하는 열의 방출 경로가 되도록 한 것이다.
제3도는 상기와 같은 반도체 패키지의 요부인 리드 프레임의 평면도로써, 도시된 바와 같이, 점선으로 표시되어 있는 반도체 칩(12)의 하면에 설치되는 패들(11)을 분리 형성하고, 그 분리 형성된 패들(11)의 일부분을 앤시 리드(14)에 연장형성하여 반도체 칩(12)이 작동시 외부로의 열방출 경로가 되도록 한 것이다.
상기와 같이 구성되는 본 발명 반도체 패키지의 제조 방법은 종래의 범주를 크게 벗어나지 않는다.
즉, 리드 프레임(10)의 패들 상면에 반도체 칩(12)을 부착하는 다이본딩공정을 수행하는 단계와, 상기 반도체 칩(12)과 인너 리드(10a)를 금속 와이어(13)로 연결하는 와이어 본딩공정을 수행하는 단계와, 상기 인너 리드(10a), 반도체 칩(12), 금속 와이어(13)를 포함하는 일정면적을 이엠시(15)로 몰딩하는 몰딩공정을 수행하는 단계 및 트리밍/포밍공정의 순서로 제조되는 것이다.
이와 같이 제조된 패키지는 제4도와 같이 피시비 기판(16)의 상면에 실장되며, 반도체 칩(12)이 작동시 앤시 리드(14)를 통하여 외부와 피시비 기판(16)으로 열방출되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 패키지는 패들의 일부분을 분리형성하고, 그 분리형성된 패들을 앤시 리드에 일체로 연장 형성시켜서 그 앤시 리드가 패키지 작동시 반도체 칩에서 발생하는 열의 방출경로가 되도록 함으로써 종래와 같이 열방출이 양호치 못하여 발생하는 패키지의 크랙 및 파손을 방지하는 효과가 있는 것이다.
Claims (1)
- 리드 프레임의 패들 상면에 반도체 칩이 부착되어 있고, 그 반도체 칩의 양측에 인너 리드가 다수개 배열되어 있으며, 상기 인너 리드중 수개는 상기 반도체 칩과 전기적으로 연결되지 않는 앤시 리드로 구성되어 있는 범용 반도체 패키지에 있어서, 상기 패들의 일부분을 분리형성하여 상기 앤시 리드와 일체로 형성시킴으로써 열방출 경로가 되도록 한 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023103A KR0157891B1 (ko) | 1995-07-29 | 1995-07-29 | 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023103A KR0157891B1 (ko) | 1995-07-29 | 1995-07-29 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008511A KR970008511A (ko) | 1997-02-24 |
KR0157891B1 true KR0157891B1 (ko) | 1998-12-01 |
Family
ID=19422204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950023103A KR0157891B1 (ko) | 1995-07-29 | 1995-07-29 | 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0157891B1 (ko) |
-
1995
- 1995-07-29 KR KR1019950023103A patent/KR0157891B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970008511A (ko) | 1997-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703696B2 (en) | Semiconductor package | |
US6424024B1 (en) | Leadframe of quad flat non-leaded package | |
US7410835B2 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
KR900002908B1 (ko) | 수지 봉지형 반도체 장치 | |
US8999755B1 (en) | Etched hybrid die package | |
US6946729B2 (en) | Wafer level package structure with a heat slug | |
JPH09129808A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR0157891B1 (ko) | 반도체 패키지 | |
KR0132404Y1 (ko) | 반도체 패키지 | |
US20030098503A1 (en) | Frame for semiconductor package | |
KR0125880Y1 (ko) | 반도체 패키지 | |
KR0140458B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
KR0167292B1 (ko) | 반도체 다핀 패키지 및 그 제조방법 | |
KR0152948B1 (ko) | 반도체 패키지 | |
KR100191859B1 (ko) | 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
KR0137944Y1 (ko) | 반도체 패키지의 열 방출 장치 | |
JP4356960B2 (ja) | 樹脂封止型半導体装置 | |
JPH0738036A (ja) | 半導体装置の製造方法 | |
KR0125875Y1 (ko) | 반도체 리드 프레임 | |
KR0167276B1 (ko) | 비엘피 패키지 및 그 제조방법 | |
KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 | |
KR0152943B1 (ko) | 리드 프레임 및 반도체 패키지 | |
JP2005135938A (ja) | 半導体装置およびその製造方法 | |
JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |