KR0125880Y1 - 반도체 패키지 - Google Patents

반도체 패키지

Info

Publication number
KR0125880Y1
KR0125880Y1 KR2019950014433U KR19950014433U KR0125880Y1 KR 0125880 Y1 KR0125880 Y1 KR 0125880Y1 KR 2019950014433 U KR2019950014433 U KR 2019950014433U KR 19950014433 U KR19950014433 U KR 19950014433U KR 0125880 Y1 KR0125880 Y1 KR 0125880Y1
Authority
KR
South Korea
Prior art keywords
package
paddle
semiconductor chip
semiconductor
semiconductor package
Prior art date
Application number
KR2019950014433U
Other languages
English (en)
Other versions
KR970003287U (ko
Inventor
안희영
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950014433U priority Critical patent/KR0125880Y1/ko
Publication of KR970003287U publication Critical patent/KR970003287U/ko
Application granted granted Critical
Publication of KR0125880Y1 publication Critical patent/KR0125880Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 열방출이 용이하도록 한 반도체 패키지에 관한 것으로, 종래의 반도체 패키지는 열방출이 주로 리드 프레임의 아웃 리드로만 이루어져 그로 인한 패키지의 파손 및 균열이 발생하고, 패키지의 오동작이 발생하는 문제점이 있었던 바, 패키지의 하부에 히트-싱크를 설치하였으나 이 또한 설치비용이 많이 드는 문제점이 발생하여, 본 고안은 패들(30)위에 반도체 칩(32)이 부착되고, 그 반도체 칩(32)이 리드 프레임(33)의 인너 리드(33a)와 금속 와이어(34)로 접속되어 있으며, 상기 반도체 칩(32)과 인너 리드(33a)를 포함하는 일정면적이 에폭시(35)로 몰딩되어 있는 반도체 패키지에 있어서, 상기 패들(30)을 패키지의 하부에 외부로 노출이 되도록 설치하여 패키지가 작동시 패들(30)이 외부로의 열방출 경로가 되도록 함으로써, 패키지의 오동작을 방지할 수 있고, 균열에 의한 패키지의 파손을 방지할 수 있으며, 또한 열방출을 위하여 별도의 히트-싱크를 설치하는 것을 배제하는데 따른 비용절감의 효과가 있는 것이다.

Description

반도체 패키지
제1도는 종래 반도체 패키지의 구성을 보인 종단면도.
제2도는 종래 반도체 패키지에 히트-싱크가 설치된 상태를 보인 종단면도.
제3도는 본 고안 반도체 패키지의 구성을 보인 종단면도.
제4도는 본 고안 반도체 패키지의 패들을 보인 것으로, (a)는 정면도, (b)는 평면도.
* 도면의 주요부분에 대한 부호의 설명
30 : 패들 31 : 반도체 칩
33 : 리드 프레임 33a : 인너 리드
34 : 금속 와이어 35 : 에폭시
본 고안은 반도체 패키지에 관한 것으로, 특히 리드 프레임의 패들을 2단으로 다운-셋트(DOWN SET)하여 패키지의 하부에 설치되도록 함으로써 열방출이 용이하도록 한 것을 특징으로 하는 반도체 패키지에 관한 것이다.
제1도는 종래 반도체 패키지의 구성을 보인 종단면도로서, 이에 도시된 바와 같이, 종래의 반도체 패키지는 패들(1)의 상부에 Ag-페이스트(2)로 반도체 칩(3)이 부착되어 있고, 그 반도체 칩(3)의 양쪽에 리드프레임(4)의 인너 리드(5)가 배열되어 있으며, 상기 반도체 칩(3)과 인너 리드(5)는 금속 와이어(6)로 전기적인 접속을 이루고 있을뿐 아니라, 상기 반도체 칩(3), 인너 리드(5)를 포함하는 일정면적이 에폭시(6)로 몰딩된 구조로 되어 있다.
도면중 미설명부호 7은 아웃 리드이다.
이와 같은 반도체 패키지는 패들(1)에 반도체 칩(3)을 부착하는 다이 본딩공정과, 상기 반도체 칩(3)과 인너 리드(5)를 전기적으로 접속하는 와이어 본딩공정 및 상기 반도체 칩(3)과 인너 리드(5)를 포함하는 일정면적을 에폭시(6)로 몰딩하는 몰딩공정의 순서로 제조되는 것이다.
그러나, 상기와 같은 반도체 패키지는 작동시 패키지의 내부에서 발생하는 열이 주로 리드 프레임을 통해 패키지의 외부로 방출되기 때문에 충분한 열방출이 되지 못하여 이로인한 패키지의 파손 및 균열이 발생하고, 또한 패키지의 오동작을 발생시키는 문제점이 있었다.
한편, 상기와 같은 문제점을 감안하여 제2도와 같이 패들(1)의 하부에 히트-싱크(20)를 부착하여 열방출이 용이하도록 하였으나, 이 또한 히트-싱크(20)를 설치하는데 따른 비용이 많이 드는 문제점이 있었다.
이를 감안하여 안출한 본 고안의 목적은 패키지가 작동시 패키지의 외부로 충분한 열방출이 되도록 하여 패키지의 파손 및 균열을 방지하고, 패키지의 오동작이 발생되는 것을 방지할 수 있는 반도체 패키지를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 패들위에 반도체 칩이 부착되고, 그 반도체 칩이 리드 프레임의 인너 리드와 금속 와이어로 접속되어 있으며, 상기 반도체 칩과 인너 리드를 포함하는 일정면적이 에폭시로 몰딩되어 있는 반도체 패키지에 있어서, 상기 패들이 패키지의 하부에 외부로 노출이 되도록 설치되어 있는 것을 특징으로 하는 반도체 패키지가 제공된다.
상기 패들의 가장자리에는 2단으로 다운-셋트하기 위한 슬롯-홀(SLOT HOLE)이 형성되어 있는 것을 특징으로 한다.
이하, 상기와 같이 구성되어 있는 본 고안의 반도체 패키지를 첨부된 도면의 실시예에 의거하여 보다 상세히 설명한다.
제3도는 본 고안 반도체 패키지의 구성을 보인 종단면도이고, 제4도는 본 고안 반도체 패키지의 패들을 보인 것으로, (a)는 정면도이고, (b)는 평면도이다.
도시된 바와 같이 본 고안의 반도체 패키지는 패들(30)위에 반도체 칩(31)이 Ag-페이스트(32)로 부착되어 있고, 그 반도체 칩(31)의 양쪽에 리드 프레임(33)의 인너 리드(33a)가 배열되어 있으며, 상기 반도체 칩(31)과 인너 리드(33a)가 금속 와이어(34)로 전기적인 접속이 되어 있을 뿐 아니라, 상기 반도체 칩(31)과 인너 리드(33a)를 포함하는 일정면적이 에폭시(35)로 몰딩되어 있는 기본 구조는 종래와 같다.
여기서, 본 고안은 상기 패들(30)을 패키지의 하부까지 다운-셋트하여, 패들(30)이 패키지의 외부로 노출이 되도록 함으로써 열방출의 경로가 되도록 설치하였다.
상기 패들(30)은 제4도에 도시한 바와 같이 가장자리에 2단으로 다운-셋트하기 위한 슬롯-홀(30a)이 형성되어 있는 구조로 되어 있다.
도면중 미설명부호 33b는 아웃 리드이다.
상기와 같이 구성되어 있는 본 고안의 반도체 패키지를 제조함에 있어서는 종래의 범주를 크게 벗어나지 않는다.
즉, 프로그래시브 금형을 이용한 스탬핑 및 에칭의 방법으로 리드 프레임(33)을 제조하는 단계와, 제4도의 (a)와 (b)에 도시한 바와 같이 슬롯-홀(30a)을 형성하여 패들(30)이 몰딩시 패키지의 하부에 설치되도록 리드 프레임(33)을 2단으로 다운-셋팅하는 단계와, 상기 리드 프레임(33)의 패들(30)에 반도체 칩(31)을 부착하는 다이 본딩하는 단계와, 상기 반도체 칩(31)과 리드 프레임(33)의 인너 리드(33a)를 금속 와이어(34)로 전기적인 접속을 하는 와이어 본딩 단계 및 상기 반도체 칩(31)과 인너 리드(33a)를 포함하는 일정면적을 에폭시(35)로 몰딩하는 단계의 순서로 제조된다.
이상에서 상세히 설명한 바와 같이 본 고안의 반도체 패키지는 리드 프레임의 패들 가장자리에 슬롯-홀을 형성하고, 2단으로 다운-셋팅하여 패들이 패키지의 하부에 노출이 되도록 설치함으로써, 패키지가 작동시 패들이 외부로의 열방출 경로가 되도록 한 것이다.
이와 같은 본 고안의 반도체 패키지는 작동시 아웃 리드와 패들을 통하여 충분한 열방출이 이루어지므로 패키지의 오동작을 방지할 수 있고, 균열에 의한 패키지의 파손을 방지할 수 있으며, 또한 열방출을 위하여 별도의 히트-싱크를 설치하는 것을 배제하는데 따른 비용절감의 효과가 있는 것이다.

Claims (2)

  1. 패들위에 반도체 칩이 부착되고, 그 반도체 칩이 리드 프레임의 인너 리드와 금속 와이어로 접속되어 있으며, 상기 반도체 칩과 인너 리드를 포함하는 일정면적이 에폭시로 몰딩되어 있는 반도체 패키지에 있어서, 상기 패들이 패키지의 하부에 외부로 노출이 되도록 설치되어 있는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 패들의 가장자리에는 2단으로 다운-셋트하기 위한 슬롯-홀(SLOT HOLE)이 형성되어 있는 것을 특징으로 하는 반도체 패키지.
KR2019950014433U 1995-06-23 1995-06-23 반도체 패키지 KR0125880Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950014433U KR0125880Y1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950014433U KR0125880Y1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970003287U KR970003287U (ko) 1997-01-24
KR0125880Y1 true KR0125880Y1 (ko) 1998-10-01

Family

ID=19416314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950014433U KR0125880Y1 (ko) 1995-06-23 1995-06-23 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0125880Y1 (ko)

Also Published As

Publication number Publication date
KR970003287U (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
US6424024B1 (en) Leadframe of quad flat non-leaded package
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US20090152696A1 (en) Semiconductor device
US6946729B2 (en) Wafer level package structure with a heat slug
KR0125880Y1 (ko) 반도체 패키지
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
KR0132404Y1 (ko) 반도체 패키지
KR0157891B1 (ko) 반도체 패키지
JP2002076234A (ja) 樹脂封止型半導体装置
KR100940760B1 (ko) 반도체 패키지
KR0152948B1 (ko) 반도체 패키지
US20010045628A1 (en) Frame for semiconductor package
KR100191859B1 (ko) 리드 프레임 및 이 리드 프레임을 이용한 반도체 패키지의 제조방법
KR100202669B1 (ko) 리벳 히트싱크 패키지
KR0132405Y1 (ko) 반도체 패키지
US20240055327A1 (en) Pre-plated lead tip for wettable flank leadframe
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR0140458B1 (ko) 반도체 패키지 제조용 리드프레임
JP4356960B2 (ja) 樹脂封止型半導体装置
KR0125875Y1 (ko) 반도체 리드 프레임
KR19980026146A (ko) 열방출용 버텀 리드 패키지
KR200152650Y1 (ko) 반도체 패키지
KR0152943B1 (ko) 리드 프레임 및 반도체 패키지
KR0125876Y1 (ko) 리드 프레임
KR100206886B1 (ko) 컬럼형 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

EXPY Expiration of term