KR19980026146A - 열방출용 버텀 리드 패키지 - Google Patents

열방출용 버텀 리드 패키지 Download PDF

Info

Publication number
KR19980026146A
KR19980026146A KR1019960044489A KR19960044489A KR19980026146A KR 19980026146 A KR19980026146 A KR 19980026146A KR 1019960044489 A KR1019960044489 A KR 1019960044489A KR 19960044489 A KR19960044489 A KR 19960044489A KR 19980026146 A KR19980026146 A KR 19980026146A
Authority
KR
South Korea
Prior art keywords
package
chip
paddle
lead
pcb
Prior art date
Application number
KR1019960044489A
Other languages
English (en)
Other versions
KR100202676B1 (ko
Inventor
차기본
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960044489A priority Critical patent/KR100202676B1/ko
Publication of KR19980026146A publication Critical patent/KR19980026146A/ko
Application granted granted Critical
Publication of KR100202676B1 publication Critical patent/KR100202676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 열방출용 버텀 리드 패키지에 관한 것으로, 종래 버텀 리드 패키지는 피시비기판에 실장시 패키지의 하면과 피시비기판의 상면 사이에 공간이 형성되지 않아서 공기의 흐름이 원할하지 못하고, 따라서 패키지의 동작시 패키지에서 발생하는 열을 충분히 냉각시키지 못하는 문제점이 있었다. 본 발명 열방출용 버텀 리드 패키지는 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 패들과, 그 패들에 연결되는 수개의 앤시리드와, 상기 칩의 하부 일측에 형성되는 다수개의 연결리드와, 상기 칩과 다수개의 연결리드를 각각 전기적으로 연결하는 금속와이어와, 상기 패들과 연결리드의 하면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩부로 구성되어, 피시비기판에 실장시 피시비기판의 상면에 설치된 방열판에 상기 패들이 고정되고, 패턴리드의 상면에 패키지의 연결리드가 접속되도록 함으로서, 패키지의 동작시 칩에서 발생하는 열이 패들과 방열판을 통하여 충분이 외부로 방출되도록 함으로서, 패키지의 오동작을 방지할 수 있을 뿐아니라, 패키지의 파손을 방지하게 되는 효과가 있다.

Description

열방출용 버텀 리드 패키지
제1도는 종래 버텀 리드 패키지의 구성을 보인 종단면도.
제2도는 종래 버텀 리드 패키지가 피시비기판에 실장된 상태를 보인 종단면도.
제3도는 본 발명 열방출용 버텀 리드 패키지의 구성을 보인 종단면도.
제4도는 본 발명 열방출용 버텀 리드 패키지의 제조공정을 보인 것으로,
(a)는 리드프레임에 접착제를 형성한 상태.
(b)는 다이본딩한 상태.
제5도는 본 발명 열방출용 반도체 패키지를 실장하기 위한 피시비기판을 보인 종단면도.
제6도는 본 발명 열방출용 반도체 패키지가 피시비기판에 실장된 상태를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 칩12 : 접착제
13 : 패들14 : 앤시리드
15 : 연결리드16 : 금속와이어
17 : 몰딩부17a : 단차부
본 발명은 열방출용 버텀 리드 패키지(BLP:BOTTOM LEAD PACKAGE)에 관한 것으로, 특히 충분한 열방출이 이루어지도록 하여 패키지의 오동작이 발생하는 것을 방지하도록 하는데 적합한 열방출용 버텀 리드 패키지에 관한 것이다.
일반적으로 버텀 리드 패키지는 좁은 공간에서 실장이 가능하여 공간 이용효율을 향상시키는 용이하고, 또한 아웃 리드가 패키지의 몸체하면에 위치하여 실장되므로 몸체의 외측으로 형성되는 패키지와 같이 외부의 충격에 의하여 쉽게 휨이 발생하는 것이 방지되는 효과가 있어서 널리 이용되고 있다. 이와 같이 일반적인 버텀 리드 패키지가 제 1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제 1 도는 종래 버텀 리드 패키지의 구성을 보인 종단면도이고, 제 2 도는 종래 버텀 리드 패키지가 피시비기판에 실장된 상태를 보인 종단면도로서, 도시된 바와 같이, 반도체 칩(CHIP)(1)과, 그 칩(1)의 하면에 접착제(2)로 부착되는 다수개의 리드(LEAD)(3)와, 상기 칩(1)과 리드(3)를 각각 연결하는 금속와이어(4)와, 상기 다수개의 리드(3) 하면을 노출시킴과 아울러 상기 칩(1), 금속와이어(4), 리드(3)의 일정부분을 에폭시(EPOXY)로 몰딩(MOLDING)하는 몰딩부(5)로 구성되어 있다.
그리고, 상기와 같이 구성되는 패키지는 제2도에 도시된 바와 같이, 패키지의 리드(3) 하면이 피시비기판(6)의 상면에 형성된 패턴리드(7)에 접속되도록 실장된다.
그러나, 상기와 같은 종래 버텀 리드 패키지는 피시비기판(6)에 실장시 패키지의 하면과 피시비기판(6)의 상면 사이에 공간이 형성되지 않아서 공기의 흐름이 원활하지 못하고, 따라서 패키지의 동작시 패키지에서 발생하는 열을 충분히 냉각시키지 못하는 문제점이 있었다. 이러한 문제점은 패키지의 오동작을 유발시키고, 결국은 패키지의 파손불량을 초래할 수 있는 심각한 문제인 것이다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패키지의 동작시 충분한 열방출이 이루어지도록 하는데 적합한 열방출용 버텀 리드 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 패들과, 그 패들에 연결되는 수개의 앤시리드와, 상기 칩의 하부 일측에 형성되는 다수개의 연결리드와, 상기 칩과 다수개의 연결리드를 각각 전기적으로 연결하는 금속와이어와, 상기 패들과 연결리드의 하면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩부를 구비하여서 구성된 것을 특징으로 하는 열방출용 버텀 리드 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 열방출용 버텀 리드 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 발명 열방출용 버텀 리드 패키지의 구성을 보인 종단면도이고, 제4도는 본 발명 열방출용 버텀 리드 패키지의 제조공정을 보인 것으로, (a)는 리드프레임에 접착제를 형성한 상태이며, (b)는 다이본딩한 상태이다.
도시된 바와 같이, 본 발명 열방출용 버텀 리드 패키지는 반도체 칩(11)과, 그 칩(11)의 하면에 열전도성이 강한 재질로된 접착제(12)로 부착되는 장방형의 패들(13)과, 그 패들(13)의 일측에 상방으로 절곡되어 연결되는 수개의 앤시리드(NO CONNECTED LEAD)(14)와, 상기 칩(11)의 하부 일측에 형성되는 다수개의 연결리드(15)와, 상기 칩(11)과 다수개의 연결리드(15)를 각각 전기적으로 연결하는 금속와이어(16)와, 상기 패들(13)과 연결리드(15)의 하면을 외부로 노출시킴과 아울러 상기 칩(11), 금속와이어(16)를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩부(17)로 구성된다.
상기 몰딩부(17)의 하면에는 상기 패들(13)의 하면과 일치하는 단차부(17a)가 형성되며, 그 단차부(17a)는 상기 연결리드(15)의 하면 보다 약 50㎛이상 높게 형성하는 것이 바람직하다.
상기와 같이 구성되는 본 발명 열방출용 버텀 리드 패키지의 제조방법은 제4도의 (가)에 도시된 바와 같이, 리드프레임(18)의 패들(13) 상면에 접착제(12)를 도포하고, (나)에 도시된 바와 같이, 그 접착제(12)의 상면에 반도체 칩(11)을 부착하는 다이본딩공정을 실시한다. 그런 다음, 상기 반도체 칩(11)과 연결리드(15)를 금속와이어(16)로 연결하는 와이어본딩공정과 상기 칩(11), 금속와이어(16)를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩공정을 순차적으로 실시하여 패키지를 완성한다.
제5도는 본 발명 열방출용 반도체 패키지를 실장하기 위한 피시비기판을 보인 종단면도이고, 제6도는 본 발명 열방출용 반도체 패키지가 피시비기판에 실장된 상태를 보인 종단면도이다.
도시된 바와 같이, 피시비기판(19)의 상면에 다수개의 패턴리드(20)를 형성하고, 그 패턴리드(20)의 주변에 방열판(21)을 설치하며, 그 방열판(21)의 상면에 상기 패키지의 패들(13)을 고정시킴과 아울러 상기 다수개의 패턴리드(20) 상면에 상기 연결리드(15)가 접속되도록 패키지를 피시비기판(19)의 상면에 설치한다.
상기와 같은 구조에서는 패키지의 동작시 발생하는 열이 칩(11)에서 패들(13)로 전달이 되고, 패들(13)에서 방열판(21)으로 전달이되어 충분한 열방출이 이루어지게 된다.
이상에서 상세히 설명한 바와 같이 본 발명 열방출용 버텀 리드 패키지는 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 패들과, 그 패들에 연결되는 수개의 앤시리드와, 상기 칩의 하부 일측에 형성되는 다수개의 연결리드와, 상기 칩과 다수개의 연결리드를 각각 전기적으로 연결하는 금속와이어와, 상기 패들과 연결리드의 하면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩부로 구성되어, 패키지를 피시비기판에 실장시 피시비기판의 상면에 설치된 방열판에 상기 패들이 고정되고, 패턴리드의 상면에 패키지의 연결리드가 접속되도록 함으로서, 패키지의 동작시 칩에서 발생하는 열이 패들과 방열판을 통하여 충분히 외부로 방출되도록 함으로서, 패키지의 오동작을 방지할 수 있을 뿐 아니라, 패키지의 파손을 방지하게 되는 효과가 있다.

Claims (4)

  1. 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 패들과, 그 패들에 연결되는 수개의 앤시리드와, 상기 칩의 하부 일측에 형성되는 다수개의 연결리드와, 상기 칩과 다수개의 연결리드를 각각 전기적으로 연결하는 금속와이어와, 상기 패들과 연결리드의 하면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어를 감싸도록 일정부분을 에폭시로 몰딩하는 몰딩부를 구비하여서 구성된 것을 특징으로 하는 열방출용 버텀 리드 패키지.
  2. 제 1 항에 있어서, 상기 접착제는 열전도성이 강한 재질인 것을 특징으로 하는 열방출용 버텀 리드 패키지.
  3. 제 1 항에 있어서, 상기 패들의 모양은 장방형인 것을 특징으로 하는 열방출용 버텀 리드 패키지.
  4. 제 1 항에 있어서, 상기 몰딩부의 하면은 상기 패들의 하면과 일치하는 단차부가 형성되며, 그 단차부는 상기 연결리드의 하면 보다 약 50㎛이상 높게 형성되는 것을 특징으로 하는 열방출용 버텀 리드 패키지.
KR1019960044489A 1996-10-08 1996-10-08 열방출용 버텀 리드 패키지 KR100202676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044489A KR100202676B1 (ko) 1996-10-08 1996-10-08 열방출용 버텀 리드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044489A KR100202676B1 (ko) 1996-10-08 1996-10-08 열방출용 버텀 리드 패키지

Publications (2)

Publication Number Publication Date
KR19980026146A true KR19980026146A (ko) 1998-07-15
KR100202676B1 KR100202676B1 (ko) 1999-06-15

Family

ID=19476571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044489A KR100202676B1 (ko) 1996-10-08 1996-10-08 열방출용 버텀 리드 패키지

Country Status (1)

Country Link
KR (1) KR100202676B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100202676B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US6303997B1 (en) Thin, stackable semiconductor packages
KR960012449A (ko) 반도체장치
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
JPH0719876B2 (ja) 半導体装置
KR19980026146A (ko) 열방출용 버텀 리드 패키지
KR0132404Y1 (ko) 반도체 패키지
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR0119757Y1 (ko) 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR0163311B1 (ko) 고 열 방출 반도체 패키지
KR20000006973U (ko) 반도체 패키지의 히트싱크
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR0132405Y1 (ko) 반도체 패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR200198470Y1 (ko) 반도체 패키지
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
JPS62224049A (ja) 電子装置
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR200167587Y1 (ko) 반도체 패캐이지
KR200149912Y1 (ko) 반도체 패키지
KR100237566B1 (ko) 반도체 박형 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee