KR100205495B1 - 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지 - Google Patents

모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR100205495B1
KR100205495B1 KR1019960029490A KR19960029490A KR100205495B1 KR 100205495 B1 KR100205495 B1 KR 100205495B1 KR 1019960029490 A KR1019960029490 A KR 1019960029490A KR 19960029490 A KR19960029490 A KR 19960029490A KR 100205495 B1 KR100205495 B1 KR 100205495B1
Authority
KR
South Korea
Prior art keywords
heat sink
package
semiconductor chip
edge
lead frame
Prior art date
Application number
KR1019960029490A
Other languages
English (en)
Other versions
KR980012355A (ko
Inventor
유재봉
성시찬
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960029490A priority Critical patent/KR100205495B1/ko
Publication of KR980012355A publication Critical patent/KR980012355A/ko
Application granted granted Critical
Publication of KR100205495B1 publication Critical patent/KR100205495B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 방열판의 모서리의 양변이 식각되어 있으며, 식각된 방열판의 모서리 부분이 와이어 본딩 공정시 PRS 인식(pattern recognition system, 이하 "PRS 인식"이라 한다)됨으로써, 와이어 본딩 공정 전에 PRS 인식의 정확도를 높여 와이어 본딩 공정에서의 불량을 제거하고, 그 방열판의 식각된 모서리 부분을 돌출 되게 형성하여 패키지의 표면에 노출되게 형성함으로써, 그 노출된 면을 통해 패키지에서 발생되는 열을 효과적으로 방출시키는 장점이 있다.

Description

모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지.{High thermal emissive leadframe having heat spreader and semiconductor chip package using the same}
본 발명은 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 방열판의 모서리의 양변이 식각되어 있으며, 식각된 방열판의 모서리 부분이 와이어 본딩 공정시 PRS 인식(pattern recognition system, 이하 "PRS 인식"이라 한다)되는 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
최근에 반도체 칩의 고집적화, 고밀도화에 따라 패키지로 포장된 반도체 소자가 동작하는 동안에는 내부적으로 열이 발생된다.
이 열의 일부는 패키지를 통해 외부로 방출되지만, 일부는 패키지 내에 남아 있어서 소자의 온도를 상승시킨다.
반도체 소자의 접합부의 온도가 올라가면 pn접합의 역방향 포화전류가 증가하여 소자의 스위칭 속도를 떨어뜨려서 소자의 정상적인 동작을 방해하며, 화학적 부식을 가속시키기도 할뿐만 아니라, 소자의 고장율이 접합부의 온도상승에 따라 급격하게 증가되는 여러 문제점이 유발된다.
따라서, 패키지 내부에서 발생되는 열을 효과적으로 방출하기 위해서 히트 싱크 또는 방열판이 부착된 고방열 패키지가 등장하게 되었다.
고방열 패키지 중에서 방열판(heat spreader)에 칩이 부착되어 있으며, 칩이 부착된 방열판 상면에 양면 접착 테이프에 의해 리드들이 부착되어 있으며, 타이바가 상기 방열판에서 분리된 구조를 갖는 DPH­QFP(die pad heat spreader­quad flat package)가 있다.
도 1은 종래 기술의 실시예에 의한 와이어 본딩전 타이바가 인식되는 상태를 나타내는 사시도이다.
도 1을 참조하면, 종래 기술의 실시예에 의한 리드프레임(3)은 칩(1)이 접착된 다이패드(2)와 타이바(8)가 일체형으로 형성되어 있으며, 상기 칩(1)과 전기적으로 연결될 리드들(4) 및 타이바(8)와 일체형으로 형성된 댐바(6)를 갖는다.
여기서, 상기 칩(1)과 리드(4,7)를 전기적으로 연결하는 와이어 본딩 공정은 기준점을 인식하는 PRS 인식은 상기 다이패드(2)와 타이바(8)가 연결된 부분(A)을 인식하게 되며, 상기 PRS 인식 수단(5)으로 카메라가 이용된다.
그리고, 와이어 본딩장치(도시안됨)에 의해 상기 타이바(8)의 바로 옆의 상기 리드(4)부터 와이어 본딩 공정이 시작된다.
도 2는 종래 기술의 다른 실시예에 의한 와이어 본딩전 방열판 상면에 접착된 모서리 부분의 내부리드가 인식되는 상태를 나타내는 평면도이고, 도 3은 도 2의 리드프레임의 한변의 리드들이 와이어 본딩된 상태를 나타내는 평면도이다.
도 2 및 도 3을 참조하면, 종래 기술의 다른 실시예에 의한 고방열 패키지용 리드프레임(100)은 칩(10)이 부착될 방열판(20)의 상면에 내부리드들(53)의 일측이 양면 접착 테이프(70)에 의해 접착되어 있으며, 상기 내부리드들(53)과 일체형으로 형성된 외부리드들(57)과, 상기 방열판(20)의 모서리 부분에 위치하며, 상기 방열판(20)에 대해서 분리된 타이바(59) 및 성형 공정시 성형수지의 넘침을 방지하기 위해 댐바(55)가 상기 리드들(53,57)과 타이바(59)와 일체형으로 형성된 구조를 갖는다.
여기서, 상기 방열판(20)의 모서리 부분은 둥근형으로 설계되어 있다.
그리고, 도 1과 비교한다면, 상기 방열판(20)이 다이패드의 역할을 하며, 동시에 상기 패키지에서 발생되는 열을 발산하는 역할을 하게 된다.
또한, 다이패드를 갖는 리드프레임은 다이패드를 지지하기 위해 타이바가 그 다이패드와 일체형으로 형성된 반면, 종래 기술에 의한 고방열 패키지용 리드프레임(100)은 방열판(20)과 타이바(59)가 일체형으로 형성되지 않고 분리된 구조를 갖는다
그리고, 상기 타이바(59)에 인접한 내부리드(53a)는 다른 내부리드(53)에 비해 표면적이 넓게 형성된다.
이유는 PRS 인식의 정확성을 높이기 위해 상기 내부리드(53a)는 인식 다른 내부리드(53)에 비해 표면적이 넓게 형성된다.
여기서, 인식수단(도시안됨)에 의해 상기 내부리드(53a)가 인식되면 그 내부리드(53a) 다음의 내부리드(53)부터 와이어 본딩이 이루어진다.
따라서, 상기 표면적이 넓은 내부리드(53a)는 와이어 본딩이 되기 않기 때문에 별도의 인식 단계를 통해서 와이어 본딩이 된다.
여기서, 상기 PRS 인식은 내부리드의 형상, 조도(照度) 및 명암에 따라 인식되는 정확성에 차이가 발생하게 된다.
즉, PRS 인식은 인식되는 면의 표면적이 널고, 명암이 확실하게 구분되면 인식의 정확성이 높게 된다.
그러나, 내부리드들을 방열판에 접착시키는 양면 접착 테이프의 색깔이 검정색으로 어둡기 때문에 비록 내부리드의 표면적이 넓다고 해도 내부리드를 널게 제작하는데 한계가 있어 표면적이 넓은 내부리드에 대한 PRS 인식이 잘되지 않아 와이어 본딩 공정에서 불량이 발생된다.
따라서 본 발명의 목적은 PRS 인식의 정확도를 높임으로써 와이어 본딩 공정에서의 불량을 제거하고, 방열성이 우수한 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지를 제공하는데 있다.
도 1은 종래 기술의 실시예에 의한 와이어 본딩전 타이바가 인식되는 상태를 나타내는 사시도.
도 2는 종래 기술의 다른 실시예에 의한 와이어 본딩전 방열판 상면에 접착된 모서리 부분의 내부리드가 인식되는 상태를 나타내는 평면도.
도 3은 도 2의 리드프레임의 한변의 리드들이 와이어 본딩된 상태를 나타내는 평면도.
도 4는 본 발명의 일실시예에 의한 방열판의 모서리의 양변이 식각된 고방열 패키지용 리드프레임을 나타내는 평면도.
도 5는 제 4도의 리드프레임을 이용한 고방열 패키지로서 성형수지가 제거된 상태를 나타내는 평면도.
도 6은 본 발명의 다른 실시예에 의한 방열판의 모서리가 돌출된 고방열용 리드프레임을 나타내는 평면도.
도 7은 도 6의 돌출된 방열판의 모서리 부분을 나타내는 상세 사시도.
도 8은 도 6의 리드프레임을 이용한 고방열 패키지로서 성형수지가 제거된 상태를 나타내는 평면도.
도 9는 A-A'선 단면도.
* 도면의 주요 부분에 대한 설명
1,10,110,210 : 칩 4,53,153,253 : 내부리드
5 : 인식 수단 6,55,155,255 : 댐바
7,57,157,257 : 외부리드 8,59,159,259 : 타이바
20,120,220 : 방열판 40,140,240 : 본딩 와이어
70,170,270 : 양면 접착 테이프 125 : 식각부
225 : 돌출부 130,230 : 성형수지
상기 목적을 달성하기 위하여, 상면의 중심부분에 칩이 부착되는 방열판; 상기 칩이 부착된 지점의 외측의 상기 방열판의 상면의 가장자리 둘레에 접착된 내부리드들; 및 상기 내부리드들과 일체형으로 형성된 외부리드들;을 갖는 고방열 패키지용 리드프레임에 있어서,
와이어 본딩 공정시의 PRS 인식의 정확성을 높이기 위해서 상기 방열판의 모서리 부분의 양변이 안쪽으로 식각되어 식각부가 형성된 것을 특징으로 하는 고방열 패키지용 리드프레임을 제공한다.
상기 다른 목적을 달성하기 위하여, 복수개의 본딩패드들을 갖는 칩; 상면의 중심부분에 상기 칩이 부착되는 방열판; 상기 칩이 부착된 지점의 외측의 상기 방열판 상면의 가장자리 둘레에 접착된 내부리드들; 상기 본딩패드들에 각기 대응된 내부리드들을 전기적으로 연결하기 위한 본딩 와이어; 상기 본딩 와이어, 칩 및 내부리드들을 외부 환경으로부터 보호하기 위해 내재·봉지하는 성형수지; 및 상기 내부리드들과 일체형으로 형성되어 상기 성형수지의 표면으로 돌출된 외부리드들;을 포함하는 반도체 칩 패키지에 있어서,
와이어 본딩 공정시의 PRS 인식의 정확성을 높이기 위해서 상기 방열판의 모서리 부분의 양변이 안쪽으로 식각되어 식각부가 형성된 것을 특징으로 하는 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 일실시예에 의한 방열판의 모서리의 양변이 식각된 고방열 패키지용 리드프레임을 나타내는 평면도이다.
도 4를 참조하면, 본 발명에 의한 리드프레임(300)은 방열판(120)의 모서리의 양변이 식각되어 식각부(125)가 형성되어 있으며 나머지 구조는 종래 기술에 의한 구조와 동일하다.(도 2 참조)
여기서, 모서리 부분의 상기 식각부(125)는 방열판의 제조 공정에서 식각법으로 형성되며, 식각은 인접한 상기 내부리드(153)와 방열판(120)의 꼭지점 사이의 영역에서 진행되며, 상기 방열판(120)의 모서리는 양변은 대칭적으로 식각된다.
그리고, 상기 식각부(125)는 종래의 형상인 둥근형으로 형성된 상태에서 모서리 부분이 식각되는 것이 아니라, 거의 직각에 가깝게 만난 양변으로 형성된 상태에서 그 양변이 대칭적으로 식각된다.
여기서, 본 발명의 실시예에서는 상기 식각부(125)의 양변이 둥근형으로 안쪽으로 식각되어 있다.
그리고, 상기 방열판(120)의 모서리 부분을 식각하여 식각부(125)를 형성한 이유는, 칩의 본딩패드(112)와 내부리드(153)를 전기적으로 연결하는 와이어 본딩 공정에서 와이어 본딩의 기준점을 인식하는 PRS 인식이 종래에는 방열판 모서리의 인접한 표면적이 넓은 내부리드를 인식했지만, 본 발명에서는 상기 방열판의 식각부(125)의 부분(C)을 인식하게 된다.
따라서, 와이어 본딩은 상기 식각부(125)에서 인접한 내부리드(153)부터 와이어 본딩 공정이 진행된다.
PRS 인식에 있어서, 종래에는 양면 접착 테이프가 검은색이기 때문에 내부리드의 인식이 용이하지 못했지만, 본 발명에서는 상기 식각부의 부분(C)을 인식함으로써 조도 및 명암에 영향을 주는 요소가 배제되며, 상기 식각부(125)의 표면적이 널기 때문에 PRS 인식의 정확성이 높다.
도 5는 도 4의 리드프레임을 이용한 고방열 패키지로서 성형수지가 제거된 상태를 나타내는 평면도이다.
도 4 및 도 5를 참조하면, 본 발명에 의한 고방열 패키지(400)는 상기 방열판(120)의 상면의 중심부분에 복수개의 본딩패드(112)를 갖는 칩(110)이 접착되어 있으며, 그 칩(110)을 중심으로 내부리드들(153)이 양면 접착 테이프(170)에 의해 접착되어 있다.
그리고, 상기 방열판 식각부(125)가 PRS 인식되어 와이어 본딩 공정에 의해 상기 본딩패드들(112)과 그들(112)에 각기 대응된 내부리드들(153)이 본딩 와이어(140)에 의해 전기적으로 연결된다.
그리고, 상기 칩(110), 내부리드(153) 및 본딩 와이어(140)를 보호하기 위해 성형수지(130)에 의해 내재·봉지된 구조를 갖는다.
도 6은 본 발명의 다른 실시예에 의한 방열판의 모서리가 돌출된 고방열용 리드프레임을 나타내는 평면도이고, 도 7은 도 6의 돌출된 방열판의 모서리 부분을 나타내는 상세 사시도이다.
도 6 및 7을 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(500)은 방열판의 식각부(225)는 도 4와 동일하게 모서리 양변이 안쪽으로 식각되어 있으며, 상기 식각부(225)는 칩(210)이 접착된 면에 대해서 돌출 되어 형성되어 있으며 나머지 구조는 도 4의 구조와 동일하다.
좀더 상세히 언급하면, 상기 방열판의 식각부(225, 이하, "돌출부"라 한다)는 상기 방열판(220)의 모서리의 꼭지점과 인접한 두개의 내부리드(253) 사이에 형성되어 있으며, 그 돌출부(225)의 하면에 대해 적어도 상면이 크지 않도록 식각된다.
후술하겠지만, 상기 돌출부(225)를 식각한 이유는 PRS 인식의 정확성을 높이기 위해서이며, 돌출 시킨 이유는 그 돌출면을 통해서 패키지에서 발생되는 열의 방출 효과를 높이기 위해서이다.
도 8은 도 6의 리드프레임을 이용한 고방열 패키지로서 성형수지가 제거된 상태를 나타내는 평면도이고, 도 9는 A-A'선 단면도이다.
도 8 및 도 9를 참조하면, 본 발명에 의한 고방열 패키지(600)는 방열판(220)의 상면의 중간에 복수개의 본딩패드(212)를 갖는 칩(210)이 접착되어 있으며, 그 칩(210)을 중심으로 내부리드들(253)이 양면 접착 테이프(270)에 의해 접착된다.
그리고, 상기 방열판 식각부(225)가 PRS 인식되어 와이어 본딩 공정에 의해 상기 본딩패드들(212)과 그들(212)에 각기 대응된 내부리드들(253)이 본딩 와이어(240)에 의해 전기적으로 연결된다.
그리고, 상기 칩(210), 내부리드(253) 및 본딩 와이어(240)를 외부 환경으로부터 보호하기 위해 성형수지(230)에 내재·봉지된 구조를 갖는다.
여기서, 상기 방열판의 돌출부(225)는 상기 성형수지(230)의 표면, 다시 말하면 상기 패키지(600)의 표면에 대해 돌출된다.
본 발명의 실시예에서는 상기 돌출부(225)가 상기 칩(210)이 접착된 면에 대해서 돌출 되게 형성되었지만, 상기 칩(210)이 접착되지 않은 반대면에 대해서 상기 돌출부(225)를 형성되어도 무방하다.
따라서, 본 발명에 따른 구조에 따르면, 방열판의 모서리 부분의 양변을 식각함으로써, 와이어 본딩 공정 전에 PRS 인식의 정확도를 높여 와이어 본딩 공정에서의 불량을 제거하고, 상기 방열판의 식각된 모서리 부분을 돌출 되게 형성하여 패키지의 표면에 노출되게 형성함으로써, 그 노출된 면을 통해 패키지에서 발생되는 열을 효과적으로 방출시키는 이점(利點)이 있다.

Claims (7)

  1. 상면의 중심부분에 칩이 부착되는 방열판;
    상기 칩이 부착된 지점의 외측의 상기 방열판의 상면의 가장자리 둘레에 접착된 내부리드들; 및
    상기 내부리드들과 일체형으로 형성된 외부리드들;을 갖는 고방열 패키지용 리드프레임에 있어서,
    와이어 본딩 공정시의 PRS 인식의 정확성을 높이기 위해서 상기 방열판의 모서리 부분의 양변이 안쪽으로 식각되어 식각부가 형성된 것을 특징으로 하는 고방열 패키지용 리드프레임.
  2. 제 1항에 있어서, 상기 식각부가 상기 방열판의 상면에 대하여 돌출되게 형성된 것 특징으로 하는 고방열 패키지용 리드프레임.
  3. 제 1항 또는 제 2항에 있어서, 상기 식각부는 상기 방열판의 모서리의 꼭지점과 그에 이웃하는 내부리드의 사이에 형성된 것을 특징으로 하는 고방열 패키지용 리드프레임.
  4. 복수개의 본딩패드들을 갖는 칩;
    상면의 중심부분에 상기 칩이 부착되는 방열판;
    상기 칩이 부착된 지점의 외측의 상기 방열판 상면의 가장자리 둘레에 접착된 내부리드들;
    상기 본딩패드들에 각기 대응된 내부리드들을 전기적으로 연결하기 위한 본딩 와이어;
    상기 본딩 와이어, 칩 및 내부리드들을 외부 환경으로부터 보호하기 위해 내재·봉지하는 성형수지; 및
    상기 내부리드들과 일체형으로 형성되어 상기 성형수지의 표면으로 돌출된 외부리드들;을 포함하는 반도체 칩 패키지에 있어서,
    와이어 본딩 공정시의 PRS 인식의 정확성을 높이기 위해서 상기 방열판의 모서리 부분의 양변이 안쪽으로 식각되어 식각부가 형성된 것을 특징으로 하는 반도체 칩 패키지.
  5. 제 4항에 있어서, 상기 식각부가 상기 방열판의 상면에 대해서 돌출되게 형성된 것을 특징으로 하는 반도체 칩 패키지.
  6. 제 5항에 있어서, 상기 식각부가 상기 반도체 칩 패키지의 표면까지 돌출된 것을 특징으로 하는 반도체 칩 패키지.
  7. 제 4항, 제 5항 또는 제 6항에 있어서, 상기 방열판의 식각부는 상기 방열판의 모서리의 꼭지점과 그에 이웃하는 내부리드의 사이에 형성된 것을 특징으로 하는 반도체 칩 패키지.
KR1019960029490A 1996-07-20 1996-07-20 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지 KR100205495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029490A KR100205495B1 (ko) 1996-07-20 1996-07-20 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029490A KR100205495B1 (ko) 1996-07-20 1996-07-20 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR980012355A KR980012355A (ko) 1998-04-30
KR100205495B1 true KR100205495B1 (ko) 1999-07-01

Family

ID=19466951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029490A KR100205495B1 (ko) 1996-07-20 1996-07-20 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100205495B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394773B1 (ko) * 1999-10-15 2003-08-19 앰코 테크놀로지 코리아 주식회사 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394773B1 (ko) * 1999-10-15 2003-08-19 앰코 테크놀로지 코리아 주식회사 반도체패키지

Also Published As

Publication number Publication date
KR980012355A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
CN101218673B (zh) 半导体装置
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JP2001015668A (ja) 樹脂封止型半導体パッケージ
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
TWI615930B (zh) 散熱件及具有散熱件之晶片封裝件
JP2518994B2 (ja) 半導体装置
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP2004273946A (ja) 半導体装置
KR900001989B1 (ko) 반도체장치
JPH06120295A (ja) 半導体装置
JP2012204667A (ja) 半導体装置
JPH0685133A (ja) 半導体集積回路装置
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR200216619Y1 (ko) 반도체패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR0163311B1 (ko) 고 열 방출 반도체 패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR19980026146A (ko) 열방출용 버텀 리드 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20000073112A (ko) 내장형 히트 슬러그
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
JPH05275570A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee