KR100202669B1 - 리벳 히트싱크 패키지 - Google Patents

리벳 히트싱크 패키지 Download PDF

Info

Publication number
KR100202669B1
KR100202669B1 KR1019960031866A KR19960031866A KR100202669B1 KR 100202669 B1 KR100202669 B1 KR 100202669B1 KR 1019960031866 A KR1019960031866 A KR 1019960031866A KR 19960031866 A KR19960031866 A KR 19960031866A KR 100202669 B1 KR100202669 B1 KR 100202669B1
Authority
KR
South Korea
Prior art keywords
heat sink
package
rivet
chip
lead frame
Prior art date
Application number
KR1019960031866A
Other languages
English (en)
Other versions
KR980012354A (ko
Inventor
심동기
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960031866A priority Critical patent/KR100202669B1/ko
Publication of KR980012354A publication Critical patent/KR980012354A/ko
Application granted granted Critical
Publication of KR100202669B1 publication Critical patent/KR100202669B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 리벳 히트싱크 패키지에 관한 것으로, 종래에는 리드프레임을 필수적으로 사용함으로서 원가절감 및 공수절감에 한계가 있는 문제점이 있었다. 본 발명 리벳 히트싱크 패키지는 다수개의 관통공이 형성된 히트싱크의 상면에 반도체 칩을 설치하고, 상기 다수개의 관통공에 각각 리벳을 설치하며, 그 리벳의 외측에 절연체를 설치하고, 상기 다수개의 리벳과 반도체 칩을 금속와이어로 연결하며, 상기 칩의 상면에 에폭시로 몰딩부를 형성하여 패키지를 구성함으로서, 종래의 리드프레임을 필수적으로 사용하는 패키지 보다 원가절감을 이룰 수 있는 효과가 있다. 또한, 리드프레임을 제작하기 위한 복잡한 공정을 생략함에 따라 대량생산공장에서 생산성이 향상되는 효과가 있다.

Description

리벳 히트싱크 패키지.
제1도는 종래 히트싱크가 부착된 반도체 패키지의 구성을 보인 종단면도.
제2도는 본 발명 리벳 히트싱크 패키지의 구조를 보인 것으로, a도는 종단면도,b도는 저면도.
제3도는 본 발명 히트싱크의 구조를 보인 평면도.
제4도는 본 발명의 요부인 리벳이 피시비기판에 부착된 상태를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 히트싱크 11a : 관통공
11b : 요철부 12 : 칩
13 : 리벳 14 : 금속와이어
15 : 절연체 16 : 몰딩부
본 발명은 리벳 히트싱크 패키지(RIVET HEAT SINK PACKAGE)에 관한 것으로, 특히 리드프레임(LEAD FRAME)의 사용을 배제하여 원가절감 및 생산성을 향상시키도록 하는데 적합한 리벳 히트싱크 패키지에 관한 것이다.
일반적으로 반도체 패키지는 동작중에 칩에서 많은 열이 발생하게 된다. 이와 같은 열은 리드프레임을 따라 외부로 방출되는데, 최근의 고집적화된 패키지에서는 충분한 열방출이 이루어지지 못하여 오동작이 발생하는 등의 많은 문제점이 발생하였다. 따라서, 패들의 하면에 열방출기구인 히트싱크를 부착하여 칩의 동작시 열방출을 할 수 있도록 하였는데, 이와 같은 히트싱크가 부착된 반도체 패키지가 제1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제1도는 종래 히트싱크가 부착된 반도체 패키지의 구성을 보인 종단면도로서, 도시된 바와 같이, 리드프레임(1)의 패들(2) 상면에는 반도체 칩(3)이 부착되어 있고, 그 패들(2)의 하면에는 히트싱크(4)가 설치되어 있으며, 상기 칩(3)의 주변에는 리드프레임(1)의 인너리드(1a)가 다수개 형성되어 있고, 그 다수개의 인너리드(1a)는 각각 반도체 칩(3)에 금속와이어(5)로 연결되어 있으며, 상기 칩, 인너리드(1a), 금속와이어(5)의 일정부분을 감싸는 동시에 상기 히트싱크(4)의 하면이 외부로 노출되도록 에폭시 몰딩되는 몰딩부(6)가 형성되어 있고, 상기 다수개의 인너리드(1a)에는 아웃리드(1b)가 상기 몰딩부(6)의 외측으로 연장형성되어 있다.
도면중 미설명부호 7은 양면절연테이프이다.
상기와 같은 히트싱크가 부착된 반도체 패키지는 패키지 작동시 상기 칩(3)에서 발생한 열이 리드프레임(1)을 통하여 방출되는 동시에 히트싱크(4)를 통하여 방출되므로 열방출이 안 되어서 패키지의 오동작이 발생하는 것을 방지할 수 있게 된다.
그러나, 상기와 같은 종래의 패키지에 사용되는 리드프레임(1)은 복잡한 공정과 재료비가 필수적으로 소요되며, 이러한 리드프레임(1)의 사용은 패키지 제조의 생산성을 향상시키는데 한계가 있는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 리벳 히트싱크 패키지를 제공함에 있다.
본 발명의 다른 목적은 원가절감을 이룰 수 있는 리벳 히트싱크 패키지를 제공함에 있다.
본 발명의 또다른 목적은 생산성을 향상시키도록 하는데 적합한 리벳 히트싱크 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 하면에 설치되며 가장자리에 상, 하방향의 관통공이 형성된 히트싱크와, 상기 히트싱크의 관통공에 설치되는 다수개의 리벳과, 그 다수개의 리벳과 상기 반도체 칩을 각각 연결하는 금속와이어와, 상기 리벳의 외측을 감싸도록 설치되는 절연체와, 상기 칩, 금속와이어를 감싸도록 상기 히트싱크의 상면에 에폭시로 몰딩되는 몰딩부를 구비하여서 구성된 것을 특징으로 하는 리벳 히트싱크 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 리벳 히트싱크 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 리벳 히트싱크 패키지의 구조를 보인 것으로, a도는 종단면도이고, b도는 저면도이며, 제3도는 본 발명 히트싱크의 구조를 보인 평면도이다.
도시된 바와 같이, 본 발명은 열방출기구인 히트싱크(11)의 상면 중앙에 반도체 칩(12)이 부착되고, 상기 히트싱크(11)의 가장자리에 상, 하 방향으로 형성된 관통공(11a)에는 다수개의 리벳(13)이 삽입설치된다.
그리고, 상기 반도체 칩(12)과 다수개의 리벳(13)은 각각 금속와이어(14)로 전기적인 연결이 되고, 상기 다수개의 리벳(13) 외측에는 절연체(15)가 감싸도록 설치되어 상기 관통공(11a)에 고정되며, 상기 칩(12), 금속와이어(14)를 감싸도록 히트싱크(11)의 상면에 에폭시로 몰딩부(16)가 형성된다.
또한, 제2a도에 도시된 바와 같이, 상기 히트싱크(11)의 하면에는 외부공기와의 접촉면적을 넓게 함으로서 열방출효과를 극대화시키기 위하여 요철부(11b)가 형성된 것을 특징으로 한다.
부연하여 설명하면, 종래의 리드프레임(1)을 배제하고, 열방출기구인 히트싱크(11)의 상면에 직접 칩(12)을 설치하여, 리드프레임(1)을 제조하는데 소요되는 원가 및 복잡한 공정을 절감할 수 있도록 한 것이다.
상기와 같이 구성되는 본 발명 리벳 히트싱크 패키지는 제4도에 도시된 바와 같이 피시비기판(20)의 상면에 실장하여 사용하게 되는데, 상기 리벳(13)의 하면에 솔더(21)가 개재되어 설치되고, 이와 같은 리벳(13)은 절연체(15)에 감싸져서 쇼트(SHORT)가 방지된 상태로 칩(12)에서의 전기적인 신호전달체계를 이루는 동시에 열방출경로가 된다. 또한 칩(12)의 하면에 직접 부착된 히트싱크(11)는 하면이 외부로 노출된 형태로 패키지의 주요 열방출 경로가 된다.
이상에서 상세히 설명한 바와 같이 본 발명 리벳 히트싱크 패키지는 다수개의 관통공이 형성된 히트싱크의 상면에 반도체 칩을 설치하고, 상기 다수개의 관통공에 각각 리벳을 설치하며, 그 리벳의 외측에 절연체를 설치하고, 상기 다수개의 리벳과 반도체 칩을 금속와이어로 연결하며, 상기 칩의 상면에 에폭시로 몰딩부를 형성하여 패키지를 구성함으로서, 종래의 리드프레임을 필수적으로 사용하는 패키지 보다 원가절감을 이룰 수 있는 효과가 있다. 또한, 리드프레임을 제작하기 위한 복잡한 공정을 생략함에 따라 대량생산공장에서 생산성이 향상되는 효과가 있다.

Claims (2)

  1. 반도체 칩과, 그 칩의 하면에 설치되며 가장자리에 상, 하방향의 관통공이 형성된 히트싱크와, 상기 히트싱크에 형성된 다수개의 관통공에 각각 설치되는 다수개의 리벳과, 그 다수개의 리벳과 상기 반도체 칩을 각각 연결하는 금속와이어와, 상기 다수개의 리벳 외측을 감싸도록 설치되는 절연체와, 상기 칩, 금속와이어를 감싸도록 상기 히트싱크의 상면에 에폭시로 몰딩되는 몰딩부를 구비하여서 구성된 것을 특징으로 하는 리벳 히트싱크 패키지.
  2. 제1항에 있어서, 상기 히트싱크의 하면에 외부공기와의 접촉면적을 넓게 하기 위하여 요철부가 형성된 것을 특징으로 하는 리벳 히트싱크 패키지.
KR1019960031866A 1996-07-31 1996-07-31 리벳 히트싱크 패키지 KR100202669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031866A KR100202669B1 (ko) 1996-07-31 1996-07-31 리벳 히트싱크 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031866A KR100202669B1 (ko) 1996-07-31 1996-07-31 리벳 히트싱크 패키지

Publications (2)

Publication Number Publication Date
KR980012354A KR980012354A (ko) 1998-04-30
KR100202669B1 true KR100202669B1 (ko) 1999-07-01

Family

ID=19468361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031866A KR100202669B1 (ko) 1996-07-31 1996-07-31 리벳 히트싱크 패키지

Country Status (1)

Country Link
KR (1) KR100202669B1 (ko)

Also Published As

Publication number Publication date
KR980012354A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US6882057B2 (en) Quad flat no-lead chip carrier
US6329706B1 (en) Leadframe using chip pad as heat conducting path and semiconductor package adopting the same
KR100202669B1 (ko) 리벳 히트싱크 패키지
KR200325122Y1 (ko) 반도체패키지의히트싱크
KR19980021184A (ko) 방열판을 갖는 반도체 칩 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
GB2115220A (en) Semiconductor device and method of producing the same
KR0119757Y1 (ko) 반도체 패키지
KR100352116B1 (ko) 열방출이용이한반도체패키지구조
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR0156513B1 (ko) 반도체패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR200143373Y1 (ko) 반도체패키지용 리드프레임 구조
KR0152948B1 (ko) 반도체 패키지
KR20000004424A (ko) 스택 칩 패키지
KR0132405Y1 (ko) 반도체 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR19980026146A (ko) 열방출용 버텀 리드 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR940001148B1 (ko) 반도체 패키지
KR100370842B1 (ko) 칩사이즈패키지
KR0125880Y1 (ko) 반도체 패키지
KR100760953B1 (ko) 방열판을 구비한 비지에이 반도체 패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR0157891B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee