KR100370842B1

KR100370842B1 - 칩사이즈패키지

Info

Publication number: KR100370842B1
Application number: KR1019950069097A
Authority: KR
Inventors: 이길진
Original assignee: 앰코 테크놀로지 코리아 주식회사
Priority date: 1995-12-30
Filing date: 1995-12-30
Publication date: 2003-06-19

Abstract

본 발명은 칩 사이즈 패키지에 관한 것으로, 특히 기존의 반도체 패키지를 개선하여 경박단소화되도록 한 칩 사이즈 패키지에 관한 것이다. 이것은 반도체 칩(1)과, 상기 반도체 칩(1)에 와이어(2)를 매개체로 연결되는 리드(3)와, 상기 반도체 칩(1)의 저면에 부착되어 있는 히트싱크(4)와, 상기 반도체 칩, 와이어, 리드, 히트싱크를 감싸고 있는 컴파운드(5)로 구성되고, 상기 컴파운드(5)는 반도체 칩(1)과 와이어가 노출되지 않는 범위내에서 최대한 작게 형성되어 있고, 상기 리드(3)는 하향절곡된 후 재차 절곡되어 컴파운드(5)의 저면에 접촉되도록 형성되는 것을 특징으로 하는 칩 사이즈 패키지이다.

Description

칩 사이즈 패키지

본 발명은 칩 사이즈 패키지(Chip Size Package)에 관한 것으로, 특히 패키지의 크기를 반도체 칩의 크기와 비슷한 크기로 형성하여 경박단소화한 반도체 패키지를 제공하므로서, 적은 패키지의 크기로 고집적화및 고성능화 할수 있도록 한 반도체 패키지에 관한 것이다.

최근에 전자제품, 통신기기, 컴퓨터등 모든 반도체 관련 제품들은 소형화되어 가고 있는 바, 이와같이 전자제품들이 소형화되기 위해서는 먼저 반도체 패키지의 크기를 작게 형성하면서 그 성능은 고기능화 되어야 한다.

그러나, 이와같이 반도체 패키지의 크기를 작게 형성하기에는 종래의 반도체 패키지 제조방법과 구조로는 한계가 있기에 새로운 형태의 반도체 패키지 장치를 요구하게 되었다.

이렇게 되어 출현한 새로운 형태의 반도체 패키지를 CSP(Chip Size Package : 칩 사이즈 패키지)라 하는데, 이는 반도체 패키지의 크기를 반도체 칩의 크기와 비슷한 크기로 반도체 패키지를 형성함은 물론, 그 기능은 다 기능화하므로서 전자제품에 탑재시 그 탑재되는 면적을 최소화하여 제품의 소형화를 이룰수 있도록 한 것이다.

따라서, 본 발명의 목적은 반도체 패키지를 CSP(Chip Size Package)의 구조를 갖는 것으로, 반도체 칩에 형성된 칩패드에 직접 신호인출단자를 부착시킬수 있는 구조로 반도체 패키지를 성형하므로서 그 성능을 향상시키고, 반도체 패키지를 경박단소화함은 물론, 고기능을 갖는 칩 사이스 패키지를 제공함에 있다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명의 칩 사이즈 패키지(Chip Size Package)는 제 1 도에서와 같이 반도체 칩(1)과, 상기 반도체 칩(1)에 와이어(2)를 매개체로 연결되는 리드(3)와 상기반도체 칩(1)의 저면에 부착되어 있는 히트싱크(4)와, 상기 반도체 칩, 와이어, 리드, 히트싱크를 감싸고 있는 컴파운드(5)로 구성되며, 상기 컴파운드(5)는 반도체 칩(1)과 와이어(2)가 노출되지 않는 범위내에서 최대한 작게 형성되어 있고, 상기 리드(3)는 하향절곡된 후 재차 절곡되어 컴파운드(5)의 저면에 접촉되도록 형성된다. 여기서, 상기 히트싱크(4)는 반도체 칩(1)과 동일한 크기를 가지는 것이 바람직하다.

이때, 제 1B 도와 같이 상기 리드(3)의 측면과 하부면이 컴파운드(5)의 모서리에 인접하여 컴파운드(5) 외부로 돌출되어 질수도 있고, 제 1C 도에서와 같이 컴파운드(5)의 외부면과 동일면을 이루어 컴파운드(5) 모서리에 인접할 수도 있다.

제 1D 도에서 점선 부분으로 도시된 부분은 끼움홈(5A)을 도시한 것으로, 상기 리드(3)의 끝단에는 제 1E 도에 도시된 바와 같이 끼움돌기(3A)를 형성하여 컴파운드(5)의 끼움홈(5A)에 끼워지게 하여 주므로서 리드(3)의 절곡 성형상태를 더욱 향상 시킨다.

여기서, 상기 히트싱크(4)는 반도체칩(1)과 동일한 면적을 가지면서 일면은 컴파운드(5)의 저면 외부로 노출되어 있되, 그 두께는 반도체 칩(1) 보다 상당히 작은 것이 바람직하다.

제 2 도는 본 발명의 다른 실시예를 나타내는 도면으로, 반도체 칩(1)의 저면에 리드프레임의 반도체 칩 탑재판(7)을 구성하고, 리드(3)를 상기 리드 프레임의 반도체 칩 탑재판(7)보다 높은 위치에 형성시켜서 와이어(2)의 높이를 감소시켜 주므로서 컴파운드(5)의 전체 높이를 더욱 감소시켜 결국 패키지의 두께를 더욱 작게 형성할 수 있는 것이다.

이때, 상기 리드(3)는 상방향으로 절곡시킨 다음, 다시 컴파운드(5)의 상면에 접착되도록 수평으로 절곡시킨다. 여기서, 상기 탑재판(7)의 하부면은 컴파운드(5)의 외부로 직접 노출되므로 히트싱크의 역할을 하게 된다.

본 발명의 다른 실시예로서 제 3 도에 도시된 바와 같이 패키지의 저면 즉, 컴파운드(5)의 저면으로 절곡시키는 것도 바람직하다. 또한, 본 발명의 칩 사이즈 패키지는 제 4 도와 같이 반도체 칩(1)과 리드(3)의 연결수단을 와이어(2) 대신 범프(8 ; Bump)를 이용하여 와이어 높이를 없애 주므로서 패키지의 크기를 더욱 축소시킬 수 있다.

즉, 상기 리드(3)는 컴파운드(5)의 저면에서 상방향으로 절곡되고, 다시 외부면에 접하여 연장되어 컴파운드의 상부면 위에서 절곡되어 연장된 상기 리드가 범프(8)로 반도체 칩에 부착된다.

한편, 본 발명에 적용되는 리드프레임의 반도체 칩 탑재판은 제 5 도에 도시된 바와 같이 리드프레임의 반도체 칩 탑재판(7)의 사방 모서리부분(a)과 주앙부분(b)에 일정한 공간을 형성하여 잘라낸 것으로, 반도체 칩(1)과 리드프레임의 반도체 칩 탑재판(7)의 접착면적을 최대한 감소시켜서 상기 반도체 칩(1)과 리드 프레임의 반도체 칩 탑재판(7)의 서로 다른 열팽창으로 인한 크랙(Crack)등을 방지할 수 있다. 여기서 도면의 점선 부분은 반도체 칩(1)이 접하는 부분이다.

이상의 설명에서와 같이 본 발명의 반도체 패키지는 그 크기를 반도체 칩의 크기와 거의 비슷한 크기로 형성하여 경박단소화한 패키지를 제공하면서, 적은 패키지의 크기로 고집적화및 고성능화 할수 있는 효과가 있다.

제 1A 도 내지 제 1E 도는 본 발명에 따른 칩 사이즈 패키지 및 그 제조과정을 도시한 도면

제 2A 도와 제 2B 도는 본 발명의 다른 일 실시예와 그 제조과정을 도시한 도면

제 3 도는 본 발명의 또 다른 일 실시예를 도시한 도면

제 4 도는 본 발명의 또 다른 일 실시예를 도시한 도면

제 5 도는 본 발명에 적용되는 탑재판의 일 실시예를 도시한 도면

* 도면의 주요부분에 대한 부호의 설명 *

1 ; 반도체 칩 2 ; 와이어

3 ; 리드 4 ; 히트싱크

5 ; 컴파운드 8 ; 범프

Claims

반도체 칩과;

상기 반도체 칩의 외주연 방향으로 일정 길이 연장된 후, 하향 절곡되고, 다시 내측으로 일정 길이 연장되도록 절곡됨으로써, 대략 "ㄷ"자 형태를 하는 다수의 리드와;

상기 반도체 칩과 상기 리드의 상부면을 상호 전기적으로 연결하는 다수의 도전성 와이어와;

상기 반도체 칩의 저면에, 상기 반도체 칩의 면적과 동일면적을 가지며 부착된 히트싱크와;

상기 반도체 칩, 도전성 와이어, 히트싱크 및 리드를 감싸되, 상기 리드의 절곡된 하부면 및 측면이 외부로 노출되도록 하는 컴파운드를 포함하여 이루어진 칩 사이즈 패키지.
제1항에 있어서, 상기 리드는 그 측면과 하부면이 컴파운드의 하부 모서리에 인접하여 컴파운드 외부로 나와 있고, 상기 리드의 상부면이 리드프레임의 반도체 칩 탑재판 상부면과 일치하게 수평으로 연장된 것을 특징으로 하는 칩 사이즈 패키지.
제1항에 있어서, 상기 리드는 그 측면과 하부면이 컴파운드의 외부면과 동일면을 이루어 컴파운드 하부 모서리에 인접하고, 상기 리드의 상부면이 리드프레임의 반도체 칩 탑재판 상부면과 일치하게 수평으로 연장된 것을 특징으로 하는 칩 사이즈 패키지.
제1항에 있어서, 상기 와이어의 높이를 감소시켜 주므로서 컴파운드의 전체 높이를 더욱 감소시키도록 반도체 칩의 저면에 탑재판을 구성하고, 리드의 측면과 상부면을 컴파운드의 상부 모서리에 인접하도록 하고, 상기 리드의 하부면이 반도체 칩의 상부면 바로 아래 위치하도록 한 것을 특징으로 하는 칩 사이즈 패키지.
제4항에 있어서, 상기 리드는 그 측면과 하부면이 컴파운드의 외부면과 동일면을 이루어 컴파운드 하부 모서리에 인접하고, 상기 리드의 상부면은 반도체 칩의 상부면 바로 아래 위치하도록 한 것을 특징으로 하는 칩 사이즈 패키지.
반도체 칩과;

상기 반도체 칩의 외주연 방향으로 일정 길이 연장된 후, 하향 절곡되고, 다시 내측으로 일정 길이 연장되도록 절곡됨으로써, 대략 "ㄷ"자 형태를 하는 다수의 리드와;

상기 반도체 칩과 상기 리드의 상단부를 상호 전기적으로 연결하는 다수의 도전성 범프와;

상기 반도체 칩의 저면에, 상기 반도체 칩의 면적과 동일면적을 가지며 부착된 히트싱크와;

상기 반도체 칩, 도전성 와이어, 히트싱크 및 리드를 감싸되, 상기 리드의 절곡된 하부면 및 측부면이 외부로 노출되도록 하는 컴파운드를 포함하여 이루어진 칩 사이즈 패키지.
제1항에 있어서, 상기 리드의 끝이 컴파운드의 끼움홈에 끼워지도록 끼움돌기를 형성하는 것을 특징으로 하는 칩 사이즈 패키지.
제1항에 있어서, 상기 리드프레임의 반도체 칩 탑재판의 중앙부분과 사방 모서리 부분이 일정한 공간을 형성하도록 잘라내어 상기 리드프레임의 칩 탑재판과 반도체 칩의 열팽창으로 인한 크랙을 방지하도록 한 것을 특징으로 하는 칩 사이즈 패키지.