JP2002368157A - モノリシック・マイクロ波集積回路パッケージ - Google Patents

モノリシック・マイクロ波集積回路パッケージ

Info

Publication number
JP2002368157A
JP2002368157A JP2001336582A JP2001336582A JP2002368157A JP 2002368157 A JP2002368157 A JP 2002368157A JP 2001336582 A JP2001336582 A JP 2001336582A JP 2001336582 A JP2001336582 A JP 2001336582A JP 2002368157 A JP2002368157 A JP 2002368157A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit package
microwave integrated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001336582A
Other languages
English (en)
Inventor
Tsung-Ying Hsieh
宗瑩 謝
Chin-Lien Hsu
錦▲れん▼ 徐
Wen-Rui Hsu
文瑞 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apack Communications Inc
Original Assignee
Apack Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apack Communications Inc filed Critical Apack Communications Inc
Publication of JP2002368157A publication Critical patent/JP2002368157A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 寄生インダクタンス、寄生キャパシタンス反
応を減少させ、放熱性のよいモノリシック・マイクロ波
集積回路パッケージを提供する 【解決手段】 上表面５０１と下表面５０２を有する基
板５と、その基板に複数の金属突起を介して実装された
ＩＣチップ６と、基板５の上表面５０１の周縁領域に設
置され複数の金属突起と電気的に接続している複数の上
表面金属帯と、基板の下表面５０２の周縁領域に設置さ
れた複数の下表面金属帯とを基板を貫通しそれぞれ電気
的に接続している複数のビアホールと、金属突起間に接
続される前記第１表面金属帯の周辺の隙間に注ぎ、ＩＣ
チツプ全体より若干高い高さまで覆うアンダーフイル７
と、からな成るモノリシック・マイクロ波集積回路パッ
ケージ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、モノリシック・マ
イクロ波集積回路パッケージ（ＭＭＩＣパッケージ、Ｍ
ｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏwａvｅ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ Ｐａｃkａｇｅ）に関し、特に
マイクロ波、ミリメートル波、無線周波などに適用で
き、寄生インダクタンス、寄生キャパシタンス反応を減
少させ、放熱性のよいモノリシック・マイクロ波集積回
路パッケージに関する。
【０００２】
【従来の技術】現在、ネットワークはすでに生活上で不
可欠ものになりつつある。言語、映像、データの送信速
度などの品質に対する要求がますます高くなったため、
広帯域ネットワークが開発された。そして、より広い帯
域を獲得するために、広無線通信の周波数も徐々にマイ
クロ波及びミリメートル波のチャンネルを応用するよう
になっている。
【０００３】図１は、台湾特許第６９４０２号に開示さ
れた従来のマイクロ波集積回路パッケージを示す配置図
である。図１に示すように、このマイクロ波集積回路パ
ッケージは、接地電位の金属面１１２、ＩＣチップのボ
ンディングパッド１１３、基板を貫通するスリット金属
のビアホール信号線１１５、共平面導波管の入力／出力
端子１２１、基板の正、反金属面を連結する円形金属ビ
アホールなどを備える。
【０００４】このマイクロ波集積回路パッケージでは、
マイクロ波集積回路の接地電位を有する金属面を設け、
ボンディング線でパッケージ体を接続することにより、
各入出端と集積回路間の信号の送信を行う。基板正面の
金属は、金（Ａｕ）等ワイヤボンディングが出来、化学
安定性も高い材料から構成されるため、厚膜、薄膜又は
一般のエッチング方法によって製造することができる。
また、このマイクロ波集積回路パッケージは、共平面導
波設計なので、マイクロストリップより減衰が小さい。
【０００５】図２は、もう一つの従来のマイクロ波集積
回路パッケージを示す断面図である。図２に示す従来の
マイクロ波集積回路パッケージは、現在最も広く使われ
ている「ＳＯＩＣパッケージ」（ＳＯＩＣ、ｓｍａｌｌ
ｏｕｔｌｉｎｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉ
ｔ）を採用する。図２に示すように、チップ２８１を表
面実装の方式でリードフレーム２８２のパドル２２１に
粘着させ、そしてボンディング線２８３を付け、樹脂部
２８４で固定した後、樹脂キャップ２８５によって射出
成形する。樹脂キャップ２８５の保護により、湿気、埃
の侵入による電気特性の悪影響を防ぎ、信頼度を向上さ
せる。
【０００６】図３は、台湾特許番号第９３５１１号に開
示された従来のマイクロ波集積回路パッケージを示す断
面図である。図３に示すように、このマイクロ波集積回
路パッケージは、ＩＣチップ３６３と基板３６１とを備
え、ボンディング線３３１、３３２によりＩＣの出入力
ポート３４１、３４２と基板の上表面の出入力ポート３
２１、３２２をそれぞれ接続させ、さらに上表面の左右
のビアホール３１５、３１６を介して基板の下表面の金
属面３２３、３２４までそれぞれ接続する。続いて、樹
脂部３９０をＩＣチップ３６３及びボンディング線３３
１、３３２上に覆うことにより、ＩＣチップ３６３を固
定し、その後、樹脂部３９１を射出成形の方式で樹脂部
３９０の上に形成する。
【０００７】図４は、もう一つの従来のマイクロ波集積
回路フリップチップパッケージを示す平面図である。図
４に示すように、まず、ＩＣチップ４１６を裏返し、信
号端子と接地端子を有する表面を下向きにする。次に、
金属帯４１１、４１２の幅を広げることにより、ＩＣチ
ップ４１６の入力端子を金属帯４１１と、出力端子を金
属帯４１２と、すべての接地端子を金属帯４１５と、そ
れぞれ接触させる。それにＩＣチップ４１６に覆われた
部分をエッチングし、ＩＣチップ表面の短絡を防ぐ。
【０００８】
【発明が解決しようとする課題】しかし、これらの従来
のパッケージ技術において、ボンディング線によってＩ
Ｃチップを基板の入出力ポートに接続させる方法は、マ
イクロ波及びミリメートル波の周波数でボンディング線
による寄生インダクタンス及び寄生キャパシタンス反応
がかなり大きくなるため、高周波の電気特性を影響し電
子素子の信頼度まで降下させるという欠点がある。
【０００９】また、このような方法で製作したモノリシ
ック・マイクロ波集積回路パッケージは、生産コストが
相当に高く量産もできく、その体積がかなり大きく、現
在のパッケージ小型化の要求に合わない。
【００１０】また、マイクロ波及びミリメートル波の周
波数では、裸のチップとワイヤボンディングの方式で製
造されたマイクロ波集積回路（ＭＩＣ 、 Ｍｉｃｒｏw
ａvｅＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が使用し
ているが、その製作過程は、かかり時間が掛かり、人件
費も高いため、価格がなかなか下がらない。さらに、マ
イクロ波集積回路パッケージに使われるボンディング線
が寄生インダクタンス及びキャパシタンス反応を起こ
し、電気性能を低下させるため、ミリメートル波のパッ
ケージにさえ使えない。
【００１１】本発明は上記の欠点を鑑みてなされたもの
であり、マイクロ波、ミリメートル波、無線周波などに
応用でき、寄生インダクタンス、寄生キャパシタンス反
応を減少させ、放熱性のよいモノリシック・マイクロ波
集積回路パッケージを提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係わるモノリシック・マイクロ波集積回路
パッケージは、それぞれ周縁領域と中心領域に分けられ
ている上表面と下表面を有する基板と、それぞれ周縁領
域と中心領域に分けられている第１表面と第２表面を有
し、実装される際に、中心領域に一つか数個の能動素子
を持つ前記第１表面を前記基板の前記上表面に覆わせる
ＩＣチップと、前記ＩＣチップの前記第１表面の周縁領
域に設置され、能動素子と電気的に接続している複数の
第１表面金属帯と、前記複数の第１表面金属帯にそれぞ
れインプラントされ、前記複数の第１表面金属帯とそれ
ぞれ電気的に接続している複数の金属突起と、前記基板
の上表面の周縁領域に設置され、前記複数の金属突起と
電気的に接続している複数の上表面金属帯と、前記基板
の下表面の周縁領域に設置された複数の下表面金属帯
と、前記基板を貫通し、前記複数の上表面金属帯と前記
複数の下表面金属帯とそれぞれ電気的に接続している複
数のビアホールと、前記金属突起間に接続される前記第
１表面金属帯の周辺の隙間に注ぎ、ＩＣチップ全体より
若干高い高さまで覆うアンダーフィルと、を備える。
【００１３】また、ハイ・パワーに使用されるパッケー
ジは、よりよい散熱効果のパッケージ構造を得るため
に、記基板の上表面の中心領域と下表面の中心領域を貫
通する貫通孔を設け、この貫通孔に、本来の基板材料の
代わりに、高散熱率の低比誘電率及低誘電損失の材料を
充填する。
【００１４】
【発明の実施の形態】（第１の実施例）以下、図５〜図
１１を参照しながら、本発明の第１の実施例のモノリシ
ック・マイクロ波集積回路パッケージをについて説明す
る。
【００１５】図６に示すように、本発明のモノリシック
・マイクロ波集積回路パッケージ４は、基板５と、ＩＣ
チップ６と、アンダーフィル７と、を備える。基板５
は、上表面５０１と下表面５０２を有する。ＩＣチップ
６は、第１表面６０１と第２表面６０２を有する。
【００１６】基板５の上表面５０１は、図７に示すよう
に、第１側５８１と、第２側５８２と、第３側５８３
と、第４側５８４と、周縁領域５８５と、中心領域５８
６と、を備える。基板５の下表面５０２は、図８に示す
ように、第１側５９１と、第２側５９２と、第３側５９
３と、第４側５９４と、周縁領域５９５と、中心領域５
９６とを備える。
【００１７】また、ＩＣチップ６の第１表面６０１は、
図９に示すように、第１側６１１と、第２側６１２と、
第３側６１３と、第４側６１４と、周縁領域６１５と、
中心領域６１６と、を備える。ＩＣチップ６の第２表面
６０２は、第１側と、第２側と、第３側と、第４側とを
備える（図示せず）。
【００１８】モノリシック・マイクロ波集積回路パッケ
ージ４は、さらに、ＩＣチップ６の第１表面６０１の周
縁領域６１５に設置され、能動素子と電気的に接続して
いる複数の第１表面金属帯６４１〜６５０、６７１〜６
７３と、複数のＩＣチップ６の第１表面金属帯上にそれ
ぞれインプラントされ、これらの第１表面金属帯とそれ
ぞれ電気的に接続している複数の金属突起５３１〜５４
０、５６１〜５６３と、基板５の上表面５０１の周縁領
域５８５に設置され、これらの金属突起と電気的に接続
している複数の上表面金属帯５１１〜５２０、５４１〜
５４３と、基板５の下表面５０２の周縁領域５９５に設
置された複数の下表面金属帯５７１〜５８０と、基板５
を貫通し、これらの上表面金属帯とこれらの下表面金属
帯とそれぞれ電気的に接続している複数のビアホール５
２１〜５３０と、を備える。
【００１９】図５は、本発明のモノリシック・マイクロ
波集積回路パッケージの製造工程を示すフローチャート
である。
【００２０】図５に示すように、先ず、基板５の上表面
５０１上に、電源端子、信号端子、接地端子等を含む外
の入出力ポートと電気的に接続する電路の位置（図示せ
ず）を決める（ステップ４０１、４０２）。
【００２１】次に、図７に示すように、基板５の上表面
５０１の周縁領域５８５に入出力ポートとしての複数の
上表面金属帯とそれらの金属帯と接続するためビアホー
ルとを設置（形成）する。すなわち、第１側５８１に
は、上表面金属帯５１１〜５１３に対応するビアホール
５２１〜５２３を、第２側５８２には、上表面金属帯５
１８〜５２０に対応するビアホール５２８〜５３０を、
第３側５８３には、上表面金属帯５１４〜５１７に対応
するビアホール５２７を、第４側５８４には、上表面金
属帯５４１〜５４３に対応するビアホール５２４〜５２
６を、それぞれ設置する。
【００２２】これらの上表面金属帯は、例えばエッチン
グ法によって基板５上に形成される。そして、基板５上
の上表面金属帯、下表面金属帯、ビアホールの材料は、
例えば金、銅或いはアルミニウムから構成されている。
チップ６上の第１表面金属帯の材料は、例えば金、銅或
いはアルミニウムから構成されている。
【００２３】続いて、図８に示すように、同様の方法で
基板５の下表面５０２上の周縁領域５９５に、複数の下
表面金属帯とそれらの下表面金属帯と接続するためビア
ホールとを設置（形成）する。すなわち、第１側５９１
には、下表面金属帯５７１〜５７３に対応するビアホー
ル５２１〜５２３を、第２側５９２には、下表面金属帯
５７８〜５８０に対応する５２８〜５３０を、第３側５
９３には、下表面金属帯５７７に対応するビアホール５
２７を、第４側５９４には、下表面金属帯５７４〜５７
６に対応するビアホール５２４〜５２６をそれぞれ設置
する。基板５の下表面５０２に入出力ポートとして設置
した複数の下表面金属帯は、これらのビアホールを通じ
て、基板５の上表面５０１に入出力ポートとして設置さ
れた上表面金属帯と電気的に接続されている（ステップ
４０３）。
【００２４】続いて、図９に示すように、同様の方法で
ＩＣチップ６の第１表面６０１上の周縁領域６１５に
は、複数の第１表面金属帯を形成する。すなわち、第１
側６１１には第１表面金属帯６４１〜６４３を、第２側
６１２には第１表面金属帯６４８〜６５０を、第３側６
１３には第１表面金属帯６４４〜６４７を、第４側６１
４には、第１表面金属帯６７１〜６７３をそれぞれ形成
する。
【００２５】続いて、それらの第１表面金属帯に、複数
の金属突起をインプラントする（ステップ４０５）。す
なわち、第１側６１１上の第１表面金属帯６４１〜６４
３には、金属突起５３１〜５３３を、第２側６１２上の
第１表面金属帯６４８〜６５０には、金属突起５３８〜
５４０を、第３側６１３上の第１表面金属帯６４４〜６
４７には、金属突起５３４〜５３７を、第４側６１４上
の第１表面金属帯６７１〜６７３には、金属突起５６１
〜５６３をそれぞれインプラントする。
【００２６】ＩＣチップ６の第１表面６０１上に入出力
ポートとして設置された複数の第１表面金属帯は、これ
らの金属突起を介して基板５の上表面５０１上に入出力
ポートとして設置された上表面金属帯と電気的に接続さ
れている。
【００２７】これらの金属突起によって、無線周波は、
モノリシック・マイクロ波集積回路における接地−信号
−接地（グランド−シグナル−グランド、Ｇ−Ｓ−Ｇ）
または信号−接地（シグナル−グランド、Ｓ−Ｇ）の入
出力ポートの構成を、基板における接地−信号−接地
（グランド−シグナル−グランド、Ｇ−Ｓ−Ｇ）または
信号−接地（シグナル−グランド、Ｓ−Ｇ）の入出力ポ
ートの構成に直接に転換されるため、モノリシック・マ
イクロ波集積回路の電気的特性に悪影響を与えない。
【００２８】続いて、ＩＣチップ６を裏返して能動表面
で基板を覆う（ステップ４０６）。そして、例えば入れ
込み法によってこれらの金属突起を形成し、これらの金
属突起をインプラントした後リフローすれば完成する
（ステップ４０７）。
【００２９】なお、金属突起は、例えば蒸着法、電気メ
ッキ法、またはスクリーン印刷法によって形成すること
ができる。そして、金属突起は、金（Ａｕ）、金−錫
（Ａｕ-Ｓｎ）、金−珪素（Ａｕ-Ｓｉ）、金−ゲルマニ
ウム（Ａｕ−Ｇｅ）、錫−鉛（Ｓｎ-Ｐｂ）、錫−銀
（Ｓｎ-Ａｇ）、錫−鉛−銀（Ｓｎ-Ｐｂ-Ａｇ）、イン
ジウム（Ｉｎ）、インジウム−錫（Ｉｎ-Ｓｎ）の何れ
か一つから構成されている。また、ＩＣチップ６の第１
表面６０１上の周縁領域６１５にインプラントした複数
の金属突起も基板５の上表面５０１上にインプラントす
ることができる。
【００３０】本発明のモノリシック・マイクロ波集積回
路パッケージのＩＣチップ６は、第１表面が電子素子を
配置する能動領域である。この能動領域は、前記第１表
面６０１の中心領域６１６に設置されている。ＭＭＩＣ
パッケージ４は、ＩＣチップ６を裏返すことによって、
第１表面６０１を基板５の上表面５０１に覆わせる。電
子素子の電路は、電路に延伸した導電トレース（ｔｒａ
ｃｅ）（図示せず）によって、第１表面６０１上の第１
表面金属帯と電気的に接続されている。ここで、この能
動領域内の能動素子が作動するときに熱を発生するた
め、主な発熱源となる。前記ＩＣチップは、例えばIII
−Ｖ族化合物ＧａＡｓまたは珪素から構成されている。
【００３１】続いて、アンダーフィル７（ｕｎｄｅｒ
ｆｉｌｌ）を金属突起間に接続される金属帯の周辺の隙
間に注ぎ、ＩＣチップ全体より若干高い高さまで覆う
（ステップ４０８）。アンダーフィル７は、例えば熱硬
化性樹脂から構成されている。最後に、基板を切断して
（ステップ４０９）パッケージの工程が完了する（ステ
ップ４１０）。
【００３２】（第２の実施例）本発明のモノリシック・
マイクロ波集積回路パッケージは、応用領域に必要な出
力パワーの大きさにより、１ｍＷ以下の「ロー・パワー
・パッケージ」と１ｍＷ以上の「ハイ・パワー・パッケ
ージ」に分けられる。上述した第１の実施例は、「ロー
・パワー・パッケージ」に係わり、これから説明する第
２の実施例は「ハイ・パワー・パッケージ」に係わる。
【００３３】図５に示すように、本発明の第２の実施例
におけるモノリシック・マイクロ波集積回路パッケージ
は、第１の実施例におけるモノリシック・マイクロ波集
積回路パッケージと、製造工程がほぼ同じだが、第２の
実施例の「ハイ・パワー・パッケージ」は、第１の実施
例の「ロー・パワー・パッケージ」に比べて、「ハイ・
パワー・パッケージ」内のＭＭＩＣの熱産出量が比較的
に多いため、よりよい散熱効果を持つ散熱構造で信頼度
を上げることが必要である。
【００３４】このため、第２の実施例において、図１
２、図１３に示すように、基板５の上表面５０１の中心
領域５８６と下表面５０２の中心領域５９６を貫通する
貫通孔５０３を設置し、本来の基板材料の代わりに、散
熱がよく低比誘電率且つ低誘電損失の材料を充填する
（ステップ４０４）。この散熱し易い材料は、例えばＢ
Ｎ、ＡｌＮ、ＢｅＯ、Ａｌ２Ｏ３、ＳｉＣ等の化学的安
定性が高い散熱材料を採用することができる。
【００３５】
【発明の効果】本発明は、金属突起でＩＣチップと基板
を接続させ、基板面積はＩＣチップより若干大きいだけ
なので、パッケージの体積はかなり小さく、量産するこ
とができる。また、基板とＩＣチップは金属突起で接続
するため、ＩＣチップは基板に接触せず、ＩＣチップ表
面電路の短絡現象を起こさないので、電子コンテンツの
パッケージの歩留まりを上げられる。さらに、本発明に
よれは、従来のボンディング接続ＩＣチップパッケージ
技術で引き起こす寄生インダクタンス、寄生キャパシタ
ンスがないため、作動周波数を向上することができる。
【図面の簡単な説明】
【図１】図１は、従来のマイクロ波集積回路パッケージ
を示す配置図である。
【図２】図２は、他の従来のマイクロ波集積回路パッケ
ージを示す断面図である。
【図３】図３は、他の従来のマイクロ波集積回路パッケ
ージを示す断面図である。
【図４】図４は、他の従来のマイクロ波集積回路フリッ
プチップパッケージを示す平面図である。
【図５】図５は、本発明のモノリシック・マイクロ波集
積回路パッケージの製造工程を示すフローチャートであ
る。
【図６】図６は、本発明の第１の実施例におけるモノリ
シック・マイクロ波集積回路パッケージを示す側面図で
ある。
【図７】図７は、本発明の第１の実施例におけるモノリ
シック・マイクロ波集積回路パッケージの基板の上表面
を示す平面図である。
【図８】図８は、本発明の第１の実施例におけるモノリ
シック・マイクロ波集積回路パッケージの基板の下表面
を示す平面図である。
【図９】図９は、本発明の第１の実施例におけるモノリ
シック・マイクロ波集積回路パッケージのＩＣチップの
第１表面を示す平面図である。
【図１０】図１０は、本発明の第１の実施例におけるモ
ノリシック・マイクロ波集積回路パッケージを示す側面
図である。
【図１１】図１１は、本発明の第１の実施例におけるモ
ノリシック・マイクロ波集積回路パッケージを示す断面
図である。
【図１２】図１２は、本発明の第２の実施例におけるモ
ノリシック・マイクロ波集積回路パッケージを示す側面
図である。
【図１３】図１３は、本発明の第２の実施例におけるモ
ノリシック・マイクロ波集積回路パッケージを示す断面
図である。
【符号の説明】
４ モノリシック・マイクロ波集積回路パッケージ ５３１〜５４０、５６１〜５６３ 金属突起 ５ 基板 ５０１ 上表面 ５０２ 下表面 ５０３ 貫通孔 ５１１〜５２０、５４１〜５４３ 上表面金属帯 ５７１〜５８０ 下表面金属帯 ５２１〜５３０ ビアホール ５８１、５９１ 第１側 ５８２、５９２ 第２側 ５８３、５９３ 第３側 ５８４、５９４ 第４側 ５８５、５９５ 周縁領域 ５８６、５９６ 中心領域 ６ ＩＣチップ ６０１ 第１表面 ６０２ 第２表面 ６１１ 第１側 ６１２ 第２側 ６１３ 第３側 ６１４ 第４側 ６４１〜６５０、６７１〜６７３ 第１表面金属帯 ６１５ 周縁領域 ６１６ 中心領域 ７ アンダーフィル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徐 錦▲れん▼ 台湾新竹市明湖路400巷47弄６号 (72)発明者 許 文瑞 台湾桃園市樹林七街２巷12号

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】それぞれ周縁領域と中心領域に分けられて
    いる上表面と下表面を有する基板と、 それぞれ周縁領域と中心領域に分けられている第１表面
    と第２表面を有し、実装される際に、中心領域に一つか
    数個の能動素子を持つ前記第１表面を前記基板の前記上
    表面に覆わせるＩＣチップと、 前記ＩＣチップの前記第１表面の周縁領域に設置され、
    能動素子と電気的に接続している複数の第１表面金属帯
    と、 前記複数の第１表面金属帯にそれぞれインプラントさ
    れ、前記複数の第１表面金属帯とそれぞれ電気的に接続
    している複数の金属突起と、 前記基板の上表面の周縁領域に設置され、前記複数の金
    属突起と電気的に接続している複数の上表面金属帯と、 前記基板の下表面の周縁領域に設置された複数の下表面
    金属帯と、 前記基板を貫通し、前記複数の上表面金属帯と前記複数
    の下表面金属帯とそれぞれ電気的に接続している複数の
    ビアホールと、 前記金属突起間に接続される前記第１表面金属帯の周辺
    の隙間に注ぎ、ＩＣチップ全体より若干高い高さまで覆
    うアンダーフィルと、 を備えることを特徴とするモノリシック・マイクロ波集
    積回路パッケージ。
  2. 【請求項２】前記複数の金属突起は、前記複数の上表面
    金属帯にインプラントされ、前記複数の第１表面金属帯
    と前記複数の上表面金属帯とそれぞれ電気的に接続する
    ことを特徴とする請求項１に記載のモノリシック・マイ
    クロ波集積回路パッケージ。
  3. 【請求項３】前記複数の第１表面金属帯は、前記ＩＣチ
    ップの入出力端及び接地端とすることを特徴とする請求
    項１に記載のモノリシック・マイクロ波集積回路パッケ
    ージ。
  4. 【請求項４】前記複数の第１表面金属帯は、金、銅、或
    いはアルミの何れか一つから構成されていることを特徴
    とする請求項１に記載のモノリシック・マイクロ波集積
    回路パッケージ。
  5. 【請求項５】前記複数の上表面金属帯と前記複数の下表
    面金属帯は、金、銅或いはアルミの何れか一つから構成
    されていることを特徴とする請求項１に記載のモノリシ
    ック・マイクロ波集積回路パッケージ。
  6. 【請求項６】前記ＩＣチップは、III−Ｖ族化合物Ｇａ
    Ａｓまたは珪素（Ｓｉ）から構成されていることを特徴
    とする請求項１に記載のモノリシック・マイクロ波集積
    回路パッケージ。
  7. 【請求項７】前記金属突起は、金（Ａｕ）、金−錫（Ａ
    ｕ-Ｓｎ）、金−珪素（Ａｕ-Ｓｉ）、金−ゲルマニウム
    （Ａｕ−Ｇｅ）、錫−鉛（Ｓｎ-Ｐｂ）、錫−銀（Ｓｎ-
    Ａｇ）、錫−鉛−銀（Ｓｎ-Ｐｂ-Ａｇ）、インジウム
    （Ｉｎ）、インジウム−錫（Ｉｎ-Ｓｎ）の何れか一つ
    から構成されていることを特徴とする請求項１に記載の
    モノリシック・マイクロ波集積回路パッケージ。
  8. 【請求項８】前記金属突起は、自由蒸着法、電気メッキ
    法、スクリーン印刷、ボンディング、或いは錫ボールイ
    ンプラントの何れかの方法によって形成されていること
    を特徴とする請求項１に記載のモノリシック・マイクロ
    波集積回路パッケージ。
  9. 【請求項９】前記ビアホールは、金、銅或いはアルミの
    何れか一つから構成されていることを特徴とする請求項
    １に記載のモノリシック・マイクロ波集積回路パッケー
    ジ。
  10. 【請求項１０】前記基板の上表面と下表面、及び前記Ｉ
    Ｃチップの第１表面金属帯は、エッチング法によって形
    成されていることを特徴とする請求項１に記載のモノリ
    シック・マイクロ波集積回路パッケージ。
  11. 【請求項１１】前記基板の上表面と下表面、及び前記Ｉ
    Ｃチップの第１表面金属帯と前記基板上のビアホール
    は、その個数と配置がＩＣチップの構成と寸法によって
    変わることを特徴とする請求項１に記載のモノリシック
    ・マイクロ波集積回路パッケージ。
  12. 【請求項１２】前記基板の上表面の中心領域と下表面の
    中心領域を貫通する貫通孔を設置し、前記貫通孔に散熱
    性のよい材料を本来の基板材料に代わって充填すること
    を特徴とする請求項１に記載のモノリシック・マイクロ
    波集積回路パッケージ。
  13. 【請求項１３】前記貫通孔に充填された散熱性のよい材
    料は、ＢＮ、ＡｌＮ、ＢｅＯ、Ａｌ２Ｏ３、ＳｉＣの何
    れか一つから選ばれることを特徴とする請求項１２に記
    載のモノリシック・マイクロ波集積回路パッケージ。
  14. 【請求項１４】前記アンダーフィルは、熱硬化性樹脂か
    ら構成されていることを特徴とする請求項１に記載のモ
    ノリシック・マイクロ波集積回路パッケージ。
JP2001336582A 2001-05-30 2001-11-01 モノリシック・マイクロ波集積回路パッケージ Pending JP2002368157A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090113148A TW536795B (en) 2001-05-30 2001-05-30 Flip chip package of monolithic microwave integrated circuit
TW90113148 2001-05-30

Publications (1)

Publication Number Publication Date
JP2002368157A true JP2002368157A (ja) 2002-12-20

Family

ID=21678389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336582A Pending JP2002368157A (ja) 2001-05-30 2001-11-01 モノリシック・マイクロ波集積回路パッケージ

Country Status (3)

Country Link
US (1) US6495915B1 (ja)
JP (1) JP2002368157A (ja)
TW (1) TW536795B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US20040080033A1 (en) * 2002-04-09 2004-04-29 Advanced Semiconductor Engineering Inc. Flip chip assembly and method for producing the same
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US20050151555A1 (en) * 2004-01-13 2005-07-14 Cookson Electronics, Inc. Cooling devices and methods of using them
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
JP4972306B2 (ja) * 2004-12-21 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置及び回路装置
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7622793B2 (en) * 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
US7557431B2 (en) * 2007-01-18 2009-07-07 Miteq, Inc. Microwave surface mount hermetically sealed package and method of forming the same
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
JP5234071B2 (ja) * 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
EP2621256A4 (en) * 2010-11-30 2017-04-26 Rayben Technologies (Zhu Hai) Ltd Printed circuit board with insulated micro radiator
CN102026496A (zh) * 2010-12-24 2011-04-20 乐健线路板（珠海）有限公司 带有绝缘微散热器的印刷电路板的制备方法
US10433414B2 (en) 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
US8664756B2 (en) * 2012-07-24 2014-03-04 Medtronic, Inc. Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability
US8581406B1 (en) * 2012-04-20 2013-11-12 Raytheon Company Flip chip mounted monolithic microwave integrated circuit (MMIC) structure
CN205491419U (zh) * 2015-09-22 2016-08-17 乐健集团有限公司 印刷电路板及led光源模组
CN105789163A (zh) * 2016-03-23 2016-07-20 宜确半导体（苏州）有限公司 射频前端芯片集成模块和射频前端芯片集成方法
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10355193B2 (en) 2017-11-28 2019-07-16 International Business Machines Corporation Flip chip integration on qubit chips
US10418540B2 (en) 2017-11-28 2019-09-17 International Business Machines Corporation Adjustment of qubit frequency through annealing
US10170681B1 (en) 2017-11-28 2019-01-01 International Business Machines Corporation Laser annealing of qubits with structured illumination
US10340438B2 (en) 2017-11-28 2019-07-02 International Business Machines Corporation Laser annealing qubits for optimized frequency allocation
US11895931B2 (en) 2017-11-28 2024-02-06 International Business Machines Corporation Frequency tuning of multi-qubit systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308478A (ja) * 1997-03-05 1998-11-17 Toshiba Corp 半導体モジュール
JP4015746B2 (ja) * 1997-10-30 2007-11-28 松下電器産業株式会社 半導体装置

Also Published As

Publication number Publication date
US20020180062A1 (en) 2002-12-05
US6495915B1 (en) 2002-12-17
TW536795B (en) 2003-06-11

Similar Documents

Publication Publication Date Title
JP2002368157A (ja) モノリシック・マイクロ波集積回路パッケージ
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
US5723904A (en) Packaged semiconductor device suitable to be mounted and connected to microstrip line structure board
US7268426B2 (en) High-frequency chip packages
US7514771B2 (en) Leadless lead-frame
JPH09260552A (ja) 半導体チップの実装構造
AU657774B2 (en) Semiconductor chip module and method for manufacturing the same
US6483186B1 (en) High power monolithic microwave integrated circuit package
US7015591B2 (en) Exposed pad module integrating a passive device therein
US6046501A (en) RF-driven semiconductor device
JP2003163310A (ja) 高周波半導体装置
JP2758115B2 (ja) 半導体装置
KR20050004007A (ko) 반도체 장치 및 혼성 집적 회로 장치
JP6952913B2 (ja) 半導体装置及びアンテナ装置
EP0996155A2 (en) Radio frequency integrated circuit apparatus
JP2533011B2 (ja) 表面実装型半導体装置
JP2000269384A (ja) マイクロ波・ミリ波回路装置及びその製造方法
US20050179119A1 (en) Miniaturized chip scale package structure
JP2002110889A (ja) 半導体装置及びその製造方法
US20230317567A1 (en) Leadframe
JPH077105A (ja) 半導体素子及び樹脂封止型半導体装置
KR20020050556A (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR20000004424A (ko) 스택 칩 패키지
KR100370842B1 (ko) 칩사이즈패키지
JP2773685B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040130