CN105789163A - 射频前端芯片集成模块和射频前端芯片集成方法 - Google Patents

射频前端芯片集成模块和射频前端芯片集成方法 Download PDF

Info

Publication number
CN105789163A
CN105789163A CN201610168211.5A CN201610168211A CN105789163A CN 105789163 A CN105789163 A CN 105789163A CN 201610168211 A CN201610168211 A CN 201610168211A CN 105789163 A CN105789163 A CN 105789163A
Authority
CN
China
Prior art keywords
tube core
joint portion
radio frequency
frequency front
end chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610168211.5A
Other languages
English (en)
Inventor
陈高鹏
赵冬末
陈俊
张德林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201610168211.5A priority Critical patent/CN105789163A/zh
Publication of CN105789163A publication Critical patent/CN105789163A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

本申请提供一种射频前端芯片集成模块和射频前端芯片集成方法，其中射频前端芯片集成模块，包括第一管芯和第二管芯，其中第一管芯用于放大射频功率，第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个；所述第一管芯表面设置有第一管芯结合部，第二管芯表面设置有与所述第一管芯结合部相对且电气互连的第二管芯结合部，通过第一管芯结合部和第二管芯结合部电气相连，实现第一管芯与第二管芯堆叠连接，第一管芯与第二管芯的集成为三维集成，也即立体集成，相对于现有技术中管芯与管芯之间的二维集成，节省了芯片封装空间，提高了射频前端芯片的集成度。

Description

射频前端芯片集成模块和射频前端芯片集成方法
技术领域
本发明涉及半导体制作领域，特别涉及射频前端芯片集成模块和射频前端芯片集成方法。
背景技术
随着无线移动通信系统所支持的模式及频段的不断增加，当前无线通信移动终端的射频前端架构也变得越来越复杂。
如图1所示，为典型的GSM(全球移动通信系统，GlobalSystemforMobileCommunication)射频前端芯片，该芯片101具有多个电气管脚RFin1、RFin2、ANT、RX1、RX2、VCC1、VCC2、VC1、VC2、VC3、VC4、GND等。所述GSM射频前端芯片101中包括了多个管芯102、103、106、107，其中102为采用GaAs(砷化镓)工艺制造的射频功率放大器管芯，其上制造了GSM高频段及GSM低频段射频功率放大器电路；103采用IPD(IntegratedPassiveDevice，集成无源器件)工艺制造的输出匹配网络管芯，实现GSM高频段及GSM低频段射频功率放大器的部分输出匹配网络；106为采用CMOS工艺制造的CMOS控制器管芯；107为采用SOI工艺制造的SP4T射频天线开关管芯；管芯102、103、106、107贴装在一个多层层压基板(Laminate)上。
如图所示，在基板上，利用其多层金属走线设计了平面螺旋电感104A、104B，和电气互连金属走线104C、104D、104E、104F等，并有层间互联通孔105A、105B、105C、105D实现多层金属走线的电气互联；所述基板上的平面螺旋电感104A、104B，金属走线104C、104D、104E、104F，与制造于IPD管芯103之上的电感、电容元件，以及多根键合引线108共同组成了所述GSM射频功率放大器高频段及低频段的输出匹配网络。其中，在高频下，金属走线104C、104D、104E、104F起直线电感作用。
多根键合引线108中的一部分用于将各个管芯上的管脚(pad)连接到基板的相应金属走线之上或连接到别的管芯的相应管脚之上。尽管未在图1中示出，本领域专业技术人员众所周知，通常射频前端芯片中普遍使用表面贴装元件(SMD，SurfaceMountedDevice)电容及电感；因此，可以看到射频前端芯片中需要集成多种不同工艺的管芯，且所有管芯之间以及管芯与封装基板之间的电气互连通过键合引线或SMD的方式实现，形成二维集成，集成度低、体积大。相对上述简单的GSM射频前端芯片，用于2G、3G、4G模式的多模多频(MMMB，Multi-ModeMulti-Band)射频前端芯片具有更加复杂的架构，其集成体积将更大，不能满足人们对射频前端芯片体积小、集成度高的要求。
因此，需要一种新的射频前端芯片集成方式，实现管芯与管芯的高密度异质集成。
发明内容
有鉴于此，本发明的目的在于提供一种射频前端芯片集成模块和射频前端芯片集成方法，以解决现有技术中射频前端芯片集成方式中管芯与管芯集成度低的问题。
所述射频前端芯片集成模块包括：至少一个用于放大射频功率的第一管芯，所述第一管芯表面设置有第一管芯结合部；至少一个第二管芯，所述第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个，所述第二管芯表面至少设置有与所述第一管芯结合部相对且电气互连的第二管芯结合部。
优选地，所述第一管芯结合部为凸出于所述第一管芯表面的凸点。
优选地，所述凸点为铜凸柱或者锡球。
优选地，所述第二管芯结合部为位于所述第二管芯表面上的焊盘。
优选地，所述第一管芯为采用GaAs工艺制作而成的GaAs管芯，所述第一管芯结合部为GaAs管芯结合部。
优选地，所述第二管芯为采用SOI工艺制作而成的SOI管芯，所述第二管芯结合部为SOI管芯结合部。
优选地，所述第二管芯为采用CMOS工艺制作而成的CMOS管芯，所述第二管芯结合部为CMOS管芯结合部。
优选地，所述射频前端芯片集成模块还包括封装基板，所述第二管芯贴装在所述封装基板上。
优选地，所述第二管芯结合部为焊盘，所述封装基板上设置有封装基板焊盘，所述第二管芯上的焊盘通过键合引线连接到所述封装基板焊盘上。
优选地，所述第二管芯结合部为焊盘，所述封装基板上设置有与所述第二管芯结合部相对的封装基板焊盘，所述第二管芯上的焊盘通过铜凸柱或锡球连接到所述封装基板焊盘上。
优选地，所述第二管芯中还包括多个晶圆通孔，所述晶圆通孔用于将所述第二管芯顶层电路与所述第二管芯的底层电路连接。
一种射频前端芯片集成方法，包括以下步骤：
提供第一管芯和第二管芯，所述第一管芯表面设置有第一管芯结合部；所述第二管芯表面至少设置有与所述第一管芯结合部相对的第二管芯结合部；其中，所述第一管芯为用于放大射频功率的管芯，所述第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个；将所述第一管芯结合部与所述第二管芯结合部电气连接。
经由上述技术方案可知，本发明提供的射频前端芯片集成模块，包括第一管芯和第二管芯，其中第一管芯用于放大射频功率，第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个；所述第一管芯表面设置有第一管芯结合部，第二管芯表面设置有与所述第一管芯结合部相对且电气互连的第二管芯结合部，通过第一管芯结合部和第二管芯结合部电气相连，实现第一管芯与第二管芯堆叠连接，第一管芯与第二管芯的集成为三维集成，也即立体集成，相对于现有技术中管芯与管芯之间的二维集成，节省了芯片封装空间，提高了射频前端芯片的集成度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的GSM射频前端芯片；
图2为本发明实施例一提供的一种射频前端芯片集成模块的剖面图；
图3a为本发明实施例二提供的一种射频前端芯片集成模块的剖面图；
图3b为图3a所示射频前端芯片集成模块的俯视图；
图4a为本发明实施例三提供的一种射频前端芯片集成模块的剖面图；
图4b为图4a所示射频前端芯片集成模块的俯视图；
图5a为本发明实施例四提供的一种射频前端芯片集成模块的剖面图；
图5b为图5a所示射频前端芯片集成模块的俯视图；
图6为本发明实施例五提供的一种射频前端芯片集成模块的剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种射频前端芯片集成模块，应用于射频前端集成电路，如图2所示，包括：至少一个用于放大射频功率的第一管芯201，第一管芯201表面设置有第一管芯结合部205；至少一个第二管芯202，第二管芯202为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个，第二管芯202表面至少设置有与第一管芯结合部205相对且电气互连的第二管芯结合部206。
本实施例中对第一管芯201的数量和第二管芯202的数量不做限定，根据实际射频前端集成电路中的管芯数量增加，但至少包含一个第一管芯和至少一个第二管芯。
第一管芯201用于放大射频功率，在本实施例中优选地第一管芯201可以为高频段(1710MHz-1910MHz)射频功率放大器、低频段(820MHz-920MHz)射频功率放大器，在用于2G、3G、4G模式的多模多频射频前端芯片中，第一管芯201还可以为GSM高频段(1710MHz-1910MHz)射频功率放大器、GSM低频段(824MHz-915MHz)射频功率放大器、3G/4G低频段(700MHz-915MHz)射频功率放大器、3G/4G中频段(1710-2025MHz)射频功率放大器中的任意一种。
第二管芯202为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个，在用于2G、3G、4G模式的多模多频射频前端芯片中，所述射频开关管芯包括但不限于输入通路选择切换开关、输出频段选择切换开关、射频天线开关、3G/4G高频段射频天线开关等。
本实施例中第一管芯201表面设置有第一管芯结合部205，其中第一管芯结合部205优选为凸出于第一管芯201表面的凸点，更加优选地第一管芯结合部205采用铜凸柱(Cu-Pillar)或者锡球(SolderBall)等方式制造。
第二管芯202表面至少设置有与第一管芯结合部205相对且电气互连的第二管芯结合部206，所述第二管芯结合部206的数量可以比第一管芯结合部205的数量多，也可以与第一管芯结合部205的数量相同，本实施例中对此不做限定。优选地，第二管芯结合部206为位于第二管芯202表面上的焊盘，所述焊盘采用金、银、铜、钛、镍、铝中的任意一种，或者其中任意两种或两种以上的上述金属的合金制成。
需要说明的是，第一管芯201优选为采用GaAs工艺制作而成的GaAs管芯，对应的第一管芯结合部205为GaAs管芯结合部；第二管芯202优选为采用SOI工艺制作而成的SOI管芯，第二管芯结合部206为SOI管芯结合部；或第二管芯202优选为采用CMOS工艺制作而成的CMOS管芯，所述第二管芯结合部206为CMOS管芯结合部。
第一管芯结合部205与第二管芯结合部206相对设置，并且电气互连，本实施例中优选的采用超声焊接或热压合工艺实现第一管芯结合部205与第二管芯结合部206电气连接，从而能够将第一管芯倒扣到第二管芯上，实现第一管芯与第二管芯的立体集成，相对于现有技术中的二维集成，减少了第一管芯与第二管芯占用的面积，提高了射频前端芯片的集成度。
实施例二
如图3a和3b所示，为本发明所提出的一个具体实施例，图3a所示为射频前端芯片的剖视图，图3b所示为射频前端芯片的俯视图。
本实施例中第一管芯优选为GaAs管芯，GaAs管芯501上设计制造了射频功率放大电路，在GaAs管芯501的顶层上制造多个凸点505，凸点505为射频功率放大电路的电气管脚，包括射频输入管脚、射频输出管脚、偏置电压管脚、供电电压管脚等。GaAs管芯501上的凸点505可以采用铜凸柱(Cu-Pillar)或者锡球(SolderBall)等方式制造，本实施例中对此不做限定。
第二管芯可以为采用SOI工艺制作而成的SOI管芯，也可以为采用CMOS工艺制作而成的CMOS管芯。本实施例中第二管芯优选为采用SOI工艺制作而成的SOI管芯，SOI管芯502上设计制造了射频开关电路、控制电路及输入输出匹配网络等功能电路，其顶层上制造了多个焊盘(pad)506，包括射频开关电路的相应电气管脚、控制电路的相应电气管脚及输入输出匹配网络等功能电路的相应电气管脚，以及与GaAs管芯电气互连的管脚。
GaAs管芯501通过凸点505与SOI管芯上相应焊盘506电气互连，所述电气互连可以采用超声焊接或热压合工艺实现，本实施例中GaAs管芯与SOI管芯倒扣互连，在电气上即实现了射频功率放大电路与射频开关电路、控制电路及输入输出匹配网络的互连，从而实现了完整的射频前端电路的功能。
如图3a和3b所示，GaAs管芯501和SOI管芯502堆叠结构作为整体粘贴在一个封装基板500之上，封装基板500的具体实现可以根据实际需要采用多层LGA(LandGridArray，栅格阵列封装)基板或者金属引线框架等形式，并且根据实际需要，封装基板500之上可以设计集成金属连接线、电感元件等。通过多根键合引线504，将SOI管芯上的相应焊盘506与封装基板500上的相应焊盘507或焊点507连接在一起，从而将制造在封装基板500上的电路结构也连接到射频前端的整体电路中，并且实现了射频前端芯片与对外电气管脚的连接。
本实施例提供的射频前端芯片集成模块采用凸点倒扣互连的方式代替键合引线互连的方式，从而实现了GaAs管芯与SOI管芯的立体异质集成，节省芯片封装空间的同时，也避免了键合引线所引入的较大的寄生电感，具有低成本、高性能的优势。
实施例三
如图4a和4b所示为本发明所提出的另一个实施例，图4a所示为射频前端芯片的剖视图，图4b所示为射频前端芯片的俯视图。
本实施例中第一管芯优选为GaAs管芯，GaAs管芯601上设计制造了射频功率放大电路，在GaAs管芯601的顶层上制造多个凸点605，凸点605是射频功率放大电路的电气管脚，包括射频输入管脚、射频输出管脚、偏置电压管脚、供电电压管脚等。GaAs管芯601上的凸点605可以采用铜凸柱或者锡球等方式制造，本实施例中对此不做限定。
第二管芯可以为采用SOI工艺制作而成的SOI管芯，也可以为采用CMOS工艺制作而成的CMOS管芯。本实施例中第二管芯优选为采用SOI工艺制作而成的SOI管芯，SOI管芯602上设计制造了射频开关电路、控制电路及输入输出匹配网络等功能电路，其顶层上制造了多个焊盘606，包括射频开关电路的相应电气管脚、控制电路的相应电气管脚及输入输出匹配网络等功能电路的相应电气管脚，以及与GaAs管芯电气互连的管脚。
GaAs管芯601通过凸点605与SOI管芯上相应焊盘606电气互连，所述电气互连可以采用超声焊接或热压合工艺实现，本实施例中GaAs管芯与SOI管芯倒扣互连，在电气上即实现了射频功率放大电路与射频开关电路、控制电路及输入输出匹配网络的互连，从而实现了完整的射频前端电路的功能。
如图4a和4b所示，SOI管芯602中还制造了多个晶圆通孔(TSV，ThroughSiliconVia)607，用于将SOI管芯602顶层电路的信号连接到SOI管芯602的底层电路中。SOI管芯602中晶圆通孔607的尺寸可以根据实际需求设计，譬如对于一般连接信号可以采用较窄的孔径，而对于寄生电阻和寄生电容较小的射频信号，则可以采用较宽的孔径，并且优选地晶圆通孔607为内部填充优良导电金属的实心孔；同时，采用晶圆通孔607的方式，也可以减小GaAs管芯601上制造的射频功率放大电路的射频接地寄生参数并提高其散热性能。
在SOI管芯602的底层，还可以通过再布线金属层(RDL，Re-DistributionLayer)工艺及钝化层工艺设计制造电感、电容元件，或对电气信号的引线进行布置，在相应位置设置多个凸点608，作为整个射频前端芯片的外连管脚。其中，凸点608为铜凸柱或者锡球。
根据具体应用的不同，可以将整个射频前端芯片贴装在另外一个封装基板上使用，或者直接贴装在印刷电路板(PCB)上使用，这对于本领域专业人员来说是易于理解的。
本实施例提供的射频前端芯片集成模块采用凸点倒扣互连的方式代替键合引线互连的方式，从而实现了GaAs管芯与SOI管芯的立体异质集成，节省芯片封装空间的同时，也避免了键合引线所引入的较大的寄生电感，具有低成本、高性能的优势。同时在SOI管芯中增加设置晶圆通孔，也可以减小GaAs管芯上制造的射频功率放大电路的射频接地寄生参数并提高其散热性能，更加优化了射频前端芯片。
实施例四
如图5a和5b所示为本发明所提出的另一个实施例，图5a所示为射频前端芯片的剖视图，图5b所示为射频前端芯片的俯视图。
本实施例中第一管芯优选为GaAs管芯，GaAs管芯701上设计制造了射频功率放大电路，在GaAs管芯701的顶层上制造多个凸点705，凸点705是射频功率放大电路的电气管脚，包括射频输入管脚、射频输出管脚、偏置电压管脚、供电电压管脚等。GaAs管芯701上的凸点705可以采用铜凸柱或者锡球等方式制造，本实施例中对此不做限定。
第二管芯可以为采用SOI工艺制作而成的SOI管芯，也可以为采用CMOS工艺制作而成的CMOS管芯。本实施例中第二管芯优选为采用SOI工艺制作而成的SOI管芯，SOI管芯702上设计制造了射频开关电路、控制电路及输入输出匹配网络等功能电路，其顶层上制造了多个焊盘706，包括射频开关电路的相应电气管脚、控制电路的相应电气管脚及输入输出匹配网络等功能电路的相应电气管脚，以及与GaAs管芯电气互连的管脚。
GaAs管芯701通过凸点705与SOI管芯上相应焊盘706电气互连，所述电气互连可以采用超声焊接或热压合工艺实现，本实施例中GaAs管芯与SOI管芯倒扣互连，在电气上即实现了射频功率放大电路与射频开关电路、控制电路及输入输出匹配网络的互连，从而实现了完整的射频前端电路的功能。
如图5a和5b所示，SOI管芯702顶层上的多个焊盘706上连接了多个凸点708，作为整个射频前端芯片的外连管脚阵列。其中，凸点708优选为铜凸柱或者锡球。
根据具体应用的不同，可以将所述整个射频前端芯片贴装在另外一个封装基板上使用，或者直接贴装在客户的印刷电路板(PCB)上使用，这对于本领域专业人员来说是易于理解的。如图所示，为了方便整个射频前端芯片的贴装使用，凸点708具有较高的高度，从而使其与其他芯片或基板的贴装面高于GaAs管芯701的底层平面。
本实施例提供的射频前端芯片集成模块采用凸点倒扣互连的方式代替键合引线互连的方式，从而实现了GaAs管芯与SOI管芯的立体异质集成，节省芯片封装空间的同时，也避免了键合引线所引入的较大的寄生电感，具有低成本、高性能的优势。
实施例五
如图6所示为本发明所提出的另一个种射频前端芯片的侧视图。本实施例中第一管芯优选为GaAs管芯，GaAs管芯801上设计制造了射频功率放大电路，其顶层上制造了多个凸点805，凸点805为射频功率放大电路的电气管脚，包括射频输入管脚、射频输出管脚、偏置电压管脚、供电电压管脚等。GaAs管芯801上的凸点805可以采用铜凸柱或者锡球等方式制造，本实施例中对此不做限定。
第二管芯可以为采用SOI工艺制作而成的SOI管芯，也可以为采用CMOS工艺制作而成的CMOS管芯。本实施例中第二管芯优选为采用SOI工艺制作而成的SOI管芯，SOI管芯802上设计制造了射频开关电路、控制电路及输入输出匹配网络等功能电路，其顶层上制造了多个焊盘806，包括射频开关电路的相应电气管脚、控制电路的相应电气管脚及输入输出匹配网络等功能电路的相应电气管脚，以及与GaAs管芯电气互连的管脚等。
GaAs管芯801通过凸点805与SOI管芯上相应焊盘806焊接互连，所述电气互连可以采用超声焊接或热压合工艺实现，本实施例中GaAs管芯与SOI管芯倒扣互连，在电气上即实现了射频功率放大电路与射频开关电路、控制电路及输入输出匹配网络的互连，从而实现了完整的射频前端电路的功能。
如图6所示，SOI管芯802中还制造了多个晶圆通孔809，用于将SOI管芯802顶层电路的信号连接到SOI管芯802的底层电路中。SOI管芯802中晶圆通孔809的尺寸可以根据实际需求设计，并且优选地所述晶圆通孔809为内部填充优良导电金属的实心孔。
在SOI管芯802的底层，通过再布线金属层工艺及钝化层工艺设计制造电容元件、平面及立体电感元件，作为整个射频前端芯片电路中的一部分，譬如其中的射频匹配网络中的一部分。如图6所示，SOI管芯802顶层上的多个焊盘806上连接了多个凸点808，作为整个射频前端芯片的外连管脚阵列。其中，凸点808为铜凸柱或者锡球。
根据具体应用的不同，可以将所述整个射频前端芯片贴装在另外一个封装基板上使用，或者直接贴装在印刷电路板(PCB)上使用，这对于本领域专业人员来说是易于理解的。如图所示，为了方便整个射频前端芯片的贴装使用，凸点808具有较高的高度，从而使其与其他芯片或基板的贴装面高于GaAs管芯801的底层平面。
本实施例提供的射频前端芯片集成模块采用凸点倒扣互连的方式代替键合引线互连的方式，从而实现了GaAs管芯与SOI管芯的立体异质集成，节省芯片封装空间的同时，也避免了键合引线所引入的较大的寄生电感，具有低成本、高性能的优势。同时在SOI管芯中增加设置晶圆通孔，也可以减小GaAs管芯上制造的射频功率放大电路的射频接地寄生参数并提高其散热性能，更加优化了射频前端芯片。
实施例六
本发明还提供一种射频前端芯片集成方法，包括以下步骤：
提供第一管芯和第二管芯，所述第一管芯表面设置有第一管芯结合部；所述第二管芯表面至少设置有与所述第一管芯结合部相对的第二管芯结合部；其中，所述第一管芯为用于放大射频功率的管芯，所述第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个；将所述第一管芯结合部与所述第二管芯结合部电气连接。
本发明中所述第一管芯表面设置有第一管芯结合部，第二管芯表面设置有与所述第一管芯结合部相对且电气互连的第二管芯结合部，通过第一管芯结合部和第二管芯结合部电气相连，实现第一管芯与第二管芯堆叠连接，第一管芯与第二管芯的集成为三维集成，也即立体集成，相对于现有技术中管芯与管芯之间的二维集成，节省了芯片封装空间，提高了射频前端芯片的集成度、减小了射频前端芯片的体积。同时由于第一管芯结合部与第二管芯结合部通过倒扣互连的方式连接，避免了使用键合引线连接，进而也避免了键合引线所引入的较大的寄生电感。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种射频前端芯片集成模块，应用于射频前端集成电路，其特征在于，包括：
至少一个用于放大射频功率的第一管芯，所述第一管芯表面设置有第一管芯结合部；
至少一个第二管芯，所述第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个，所述第二管芯表面至少设置有与所述第一管芯结合部相对且电气互连的第二管芯结合部。
2.根据权利要求1所述的射频前端芯片集成模块，其特征在于，所述第一管芯结合部为凸出于所述第一管芯表面的凸点。
3.根据权利要求2所述的射频前端芯片集成模块，其特征在于，所述凸点为铜凸柱或者锡球。
4.根据权利要求1所述的射频前端芯片集成模块，其特征在于，所述第二管芯结合部为位于所述第二管芯表面上的焊盘。
5.根据权利要求1-4任意一项所述的射频前端芯片集成模块，其特征在于，所述第一管芯为采用GaAs工艺制作而成的GaAs管芯，所述第一管芯结合部为GaAs管芯结合部。
6.根据权利要求1-4任意一项所述的射频前端芯片集成模块，其特征在于，所述第二管芯为采用SOI工艺制作而成的SOI管芯，所述第二管芯结合部为SOI管芯结合部。
7.根据权利要求1-4任意一项所述的射频前端芯片集成模块，其特征在于，所述第二管芯为采用CMOS工艺制作而成的CMOS管芯，所述第二管芯结合部为CMOS管芯结合部。
8.根据权利要求1所述的射频前端芯片集成模块，其特征在于，还包括封装基板，所述第二管芯贴装在所述封装基板上。
9.根据权利要求8所述的射频前端芯片集成模块，其特征在于，所述第二管芯结合部为焊盘，所述封装基板上设置有封装基板焊盘，所述第二管芯上的焊盘通过键合引线连接到所述封装基板焊盘上。
10.根据权利要求8所述的射频前端芯片集成模块，其特征在于，所述第二管芯结合部为焊盘，所述封装基板上设置有与所述第二管芯结合部相对的封装基板焊盘，所述第二管芯上的焊盘通过铜凸柱或锡球连接到所述封装基板焊盘上。
11.根据权利要求1所述的射频前端芯片集成模块，其特征在于，所述第二管芯中还包括多个晶圆通孔，所述晶圆通孔用于将所述第二管芯顶层电路与所述第二管芯的底层电路连接。
12.一种射频前端芯片集成方法，其特征在于，包括以下步骤：
提供第一管芯和第二管芯，所述第一管芯表面设置有第一管芯结合部；所述第二管芯表面至少设置有与所述第一管芯结合部相对的第二管芯结合部；其中，所述第一管芯为用于放大射频功率的管芯，所述第二管芯为射频开关管芯、控制器管芯或输出匹配网络管芯中的至少一个；
将所述第一管芯结合部与所述第二管芯结合部电气连接。
CN201610168211.5A 2016-03-23 2016-03-23 射频前端芯片集成模块和射频前端芯片集成方法 Pending CN105789163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610168211.5A CN105789163A (zh) 2016-03-23 2016-03-23 射频前端芯片集成模块和射频前端芯片集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610168211.5A CN105789163A (zh) 2016-03-23 2016-03-23 射频前端芯片集成模块和射频前端芯片集成方法

Publications (1)

Publication Number Publication Date
CN105789163A true CN105789163A (zh) 2016-07-20

Family

ID=56391223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610168211.5A Pending CN105789163A (zh) 2016-03-23 2016-03-23 射频前端芯片集成模块和射频前端芯片集成方法

Country Status (1)

Country Link
CN (1) CN105789163A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921357A (zh) * 2017-02-28 2017-07-04 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
CN108054133A (zh) * 2017-12-15 2018-05-18 西安科锐盛创新科技有限公司 集成电路抗静电转接板及其制备方法
CN108109962A (zh) * 2017-12-15 2018-06-01 西安科锐盛创新科技有限公司 集成电路抗静电转接板
CN108109961A (zh) * 2017-12-15 2018-06-01 西安科锐盛创新科技有限公司 基于二极管的集成电路抗静电转接板及其制备方法
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
CN109285815A (zh) * 2018-09-25 2019-01-29 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109904078A (zh) * 2019-01-22 2019-06-18 浙江铖昌科技有限公司 一种砷化镓芯片和cmos芯片三维封装结构和制作工艺
EP3557613A1 (en) * 2018-04-18 2019-10-23 Analog Devices, Inc. Radio frequency module
CN111183553A (zh) * 2018-01-30 2020-05-19 阿塞尔桑电子工业及贸易股份公司 芯片结构
CN112865835A (zh) * 2021-01-05 2021-05-28 上海闻泰信息技术有限公司 一种射频前端模组的封装结构及移动终端
CN115865015A (zh) * 2023-02-22 2023-03-28 杭州地芯科技有限公司 一种射频放大电路、射频模组和射频芯片
CN116314055A (zh) * 2023-02-10 2023-06-23 宜确半导体（苏州）有限公司 一种半导体封装结构及射频前端模块产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180062A1 (en) * 2001-05-30 2002-12-05 Tsung-Ying Hsieh Flip chip package of monolithic microwave integrated circuit
US20070176298A1 (en) * 2006-01-11 2007-08-02 Hitachi, Ltd. Semiconductor device
CN100592513C (zh) * 2005-11-11 2010-02-24 皇家飞利浦电子股份有限公司 芯片组件和制造芯片组件的方法
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
US20140167292A1 (en) * 2012-12-17 2014-06-19 Renesas Electronics Corporation Semiconductor integrated circuit device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180062A1 (en) * 2001-05-30 2002-12-05 Tsung-Ying Hsieh Flip chip package of monolithic microwave integrated circuit
CN100592513C (zh) * 2005-11-11 2010-02-24 皇家飞利浦电子股份有限公司 芯片组件和制造芯片组件的方法
US20070176298A1 (en) * 2006-01-11 2007-08-02 Hitachi, Ltd. Semiconductor device
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
US20140167292A1 (en) * 2012-12-17 2014-06-19 Renesas Electronics Corporation Semiconductor integrated circuit device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921357A (zh) * 2017-02-28 2017-07-04 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
CN108054133A (zh) * 2017-12-15 2018-05-18 西安科锐盛创新科技有限公司 集成电路抗静电转接板及其制备方法
CN108109962A (zh) * 2017-12-15 2018-06-01 西安科锐盛创新科技有限公司 集成电路抗静电转接板
CN108109961A (zh) * 2017-12-15 2018-06-01 西安科锐盛创新科技有限公司 基于二极管的集成电路抗静电转接板及其制备方法
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
CN111183553A (zh) * 2018-01-30 2020-05-19 阿塞尔桑电子工业及贸易股份公司 芯片结构
EP3557613A1 (en) * 2018-04-18 2019-10-23 Analog Devices, Inc. Radio frequency module
CN109285815B (zh) * 2018-09-25 2020-07-17 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109285815A (zh) * 2018-09-25 2019-01-29 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
CN109904078A (zh) * 2019-01-22 2019-06-18 浙江铖昌科技有限公司 一种砷化镓芯片和cmos芯片三维封装结构和制作工艺
CN112865835A (zh) * 2021-01-05 2021-05-28 上海闻泰信息技术有限公司 一种射频前端模组的封装结构及移动终端
CN116314055A (zh) * 2023-02-10 2023-06-23 宜确半导体（苏州）有限公司 一种半导体封装结构及射频前端模块产品
CN116314055B (zh) * 2023-02-10 2024-01-05 宜确半导体（苏州）有限公司 一种半导体封装结构及射频前端模块产品
CN115865015A (zh) * 2023-02-22 2023-03-28 杭州地芯科技有限公司 一种射频放大电路、射频模组和射频芯片

Similar Documents

Publication Publication Date Title
CN105789163A (zh) 射频前端芯片集成模块和射频前端芯片集成方法
US8917210B2 (en) Package structures to improve on-chip antenna performance
JP4981048B2 (ja) 電気素子
CN104051437B (zh) 半导体器件
US20130058067A1 (en) System with a high power chip and a low power chip having low interconnect parasitics
JP2015507360A (ja) 半導体装置及び半導体装置の製造方法
JP2006100861A (ja) 集積ｒｆ性能を備えたマルチチップモジュール
CN103378017A (zh) 高密度3d封装
CN103000608B (zh) 一种多组件的芯片封装结构
CN105762117A (zh) 一种ltcc基板的交错层叠三维封装结构
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
CN103515356A (zh) 一种叠层式三维ltcc垂直互连微波模块
US7952197B2 (en) Electrical component
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
CN114613751B (zh) 一种大功率立体堆叠三维集成射频前端微系统
CN113725724B (zh) 一种激光脉冲发射集成电路模组、制造方法及系统
CN111555734A (zh) 一种基于RF-SiP技术的声表面波开关滤波模块和电子设备
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
CN116682799B (zh) 一种高频高功率密度模块电源、并联组合、制作方法及软硬结合组件
CN103426844A (zh) 宽带全密封微波器件封装
CN218867104U (zh) 异构封装基板和模组
JP4171218B2 (ja) 表面実装モジュール
JP6379591B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160720