CN108054133A - 集成电路抗静电转接板及其制备方法 - Google Patents
集成电路抗静电转接板及其制备方法 Download PDFInfo
- Publication number
- CN108054133A CN108054133A CN201711349226.2A CN201711349226A CN108054133A CN 108054133 A CN108054133 A CN 108054133A CN 201711349226 A CN201711349226 A CN 201711349226A CN 108054133 A CN108054133 A CN 108054133A
- Authority
- CN
- China
- Prior art keywords
- silicon
- based substrate
- region
- isolated groove
- tsv holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- 239000002210 silicon-based material Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000011065 in-situ storage Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- 238000011049 filling Methods 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- -1 boron ion Chemical class 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种集成电路抗静电转接板及其制备方法，制备方法包括：选取硅基衬底；在所述硅基衬底内制作TSV孔及隔离沟槽；利用二氧化硅材料填充所述隔离沟槽；利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；在所述硅基衬底第一侧制作P型区域；去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；在所述硅基衬底第二侧制作N型区域，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管。本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护二极管，增强了层叠封装芯片的抗静电能力。
Description
技术领域
本发明涉及半导体器件设计及制造领域，特别涉及一种集成电路抗静电转接板及其制备方法。
背景技术
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D-IC的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提出一种集成电路抗静电转接板及其制备方法。
本发明的一个实施例提供了一种集成电路抗静电转接板的制备方法，包括：
(a)选取硅基衬底；
(b)在所述硅基衬底内制作TSV孔及隔离沟槽；
(c)利用二氧化硅材料填充所述隔离沟槽；
(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；
(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；
(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；
(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；
(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。
在本发明的一个实施例中，步骤(b)包括：
(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；
(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；
(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
在本发明的一个实施例中，在步骤(c)之前还包括：
(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；
(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。
在本发明的一个实施例中，步骤(c)包括：
(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。
在本发明的一个实施例中，步骤(d)包括：
(d1)利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(d2)利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂。
在本发明的一个实施例中，步骤(e)包括：
(e1)利用化学机械抛光工艺，对所述硅基衬底第一侧进行平整化处理；
(e2)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；
(e3)在所述第一离子待注入区域掺入硼离子以在所述硅基衬底第一侧形成所述P型区域。
在本发明的另一个实施例中，步骤(f)包括：
(f1)利用机械磨削工艺，去除所述硅基衬底第二侧部分材料；
(f2)利用化学机械抛光工艺，对所述硅基衬底第二侧进行平整化处理，使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底。
在本发明的一个实施例中，步骤(g)包括：
(g1)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；
(g2)在所述第二离子待注入区域掺入磷离子以在所述硅基衬底第二侧形成所述N型区域，其中，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管。
在本发明的一个实施例中，步骤(h)包括：
(h1)在所述多晶硅材料与所述二极管表面分别制作第一钨插塞与第二钨插塞；
(h2)在所述第一钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；
(h3)在所述第二钨插塞表面制作所述铜凸点。
在本发明的另一个实施例中，提供了一种集成电路抗静电转接板，该集成电路抗静电转接板包括硅基衬底、TSV孔、隔离槽、二极管、钨插塞、金属互联线、铜凸点及隔离层；其中，所述集成电路抗静电转接板由上述任一项所述的方法制备形成。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明提供的集成电路抗静电转接板的制备工艺，其工艺步骤简单，可行性高；
2、本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护器件——二极管，增强了层叠封装芯片的抗静电能力；此外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种集成电路抗静电转接板的制备方法流程图；
图2a-图2h为本发明实施例提供的一种集成电路抗静电转接板的制备方法示意图；
图3为本发明实施例提供的一种集成电路抗静电转接板的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种集成电路抗静电转接板的制备方法流程图，该制备方法包括：
(a)选取硅基衬底；
(b)在所述硅基衬底内制作TSV孔及隔离沟槽；
(c)利用二氧化硅材料填充所述隔离沟槽；
(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；
(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；
(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；
(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；
(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。
优选地，所述硅基衬底的晶向可以是(100)、(110)或者(111)，此处不做任何限制，另外，衬底的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为3×1014～5×1017cm-3，厚度例如为450～550um。
进一步地，在上述实施例的基础上，步骤(b)包括：
(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；
(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；
(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
进一步地，在上述实施例的基础上，在步骤(c)之前还包括：
(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽以使盲孔的内壁形成氧化层；
(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。
进一步地，在上述实施例的基础上，步骤(c)包括：
(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。
进一步地，在上述实施例的基础上，步骤(d)包括：
(d1)利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(d2)在600～620℃温度下，利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂；其中，多晶硅材料掺杂浓度优选为2×1021cm-3，掺杂杂质优选磷。
进一步地，在上述实施例的基础上，步骤(e)包括：
(e1)利用化学机械抛光工艺，对所述硅基衬底上表面进行平整化处理；
(e2)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；
(e3)在所述第一离子待注入区域掺入硼离子以在所述硅基衬底上部形成所述P型区域；其中，该P型区域的掺杂浓度优选5×1018cm-3，掺杂杂质优选硼。
进一步地，在上述实施例的基础上，步骤(f)包括：
(f1)利用机械磨削工艺，去除所述硅基衬底下部部分材料；
(f2)利用化学机械抛光工艺，对所述硅基衬底下表面进行平整化处理，使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；其中，剩余部分的硅基衬底厚度优选为300μm～400μm。
进一步地，在上述实施例的基础上，步骤(g)包括：
(g1)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；
(g2)在所述第二离子待注入区域掺入磷离子以在所述硅基衬底下部形成所述N型区域，在950～1100℃温度下，对整个材料退火15～120s，以将所掺入杂质激活；其中，N型区域掺杂浓度优选5×1018cm-3，掺杂杂质优选磷，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管。
进一步地，在上述实施例的基础上，步骤(h)包括：
(h1)在所述多晶硅材料与所述二极管上下表面分别制作上钨插塞与下钨插塞；
(h2)在所述上钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；
(h3)在所述下钨插塞表面制作所述铜凸点。
本实施例提供本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护器件——二极管，增强了层叠封装芯片的抗静电能力；另外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
实施例二
请参照图2a-图2h，图2a-图2h为本发明实施例提供的一种集成电路抗静电转接板的制备方法示意图，本实施例在上述实施例的基础上对本发明的抗静电转接板的制备工艺进行详细描述如下。
具体地，该制备方法包括如下步骤：
第1步、选取硅基衬底21；所述硅基衬底11的晶向可以是(100)或者(110)或者(111)，此处不做任何限制，另外，衬底的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为3×1014～5×1017cm-3，厚度例如为450～550um。如图2a所示。
第2步、在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔22与所述隔离沟槽23；利用化学机械抛光工艺去除二氧化硅层并对硅基衬底表面进行平坦化处理，如图2b所示。
第3步、利用热氧化工艺，在所述TSV孔与隔离沟槽以使盲孔的内壁形成氧化层；其中，热氧化温度为1050～1100℃，氧化层的厚度为200～300nm；利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整；利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；在690～710℃温度下，利用化学气相淀积工艺，在所述隔离沟槽填充区域淀积二氧化硅以对所述隔离沟槽进行填充，如图2c所示。
第4步、利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；在600～620℃温度下，利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂；其中，多晶硅材料掺杂浓度优选为2×1021cm-3，掺杂杂质优选磷，如图2d所示。
第5步、利用化学机械抛光工艺，对所述硅基衬底上表面进行平整化处理；利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；在所述第一离子待注入区域掺入硼离子以在所述硅基衬底上部形成所述P型区域24；其中，该P型区域24的掺杂浓度优选5×1018cm-3，掺杂杂质优选硼，如图2e所示。
第6步、利用机械磨削工艺，去除所述硅基衬底下部部分材料；利用化学机械抛光工艺，对所述硅基衬底下表面进行平整化处理，使所述TSV孔22与所述隔离沟槽23贯穿所述硅基衬底；其中，剩余部分的硅基衬底厚度优选为300μm～400μm，如图2f所示。
第7步、利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；在所述第二离子待注入区域掺入磷离子以在所述硅基衬底下部形成所述N型区域25，在950～1100℃温度下，对整个材料退火15～120s，以将所掺入杂质激活；其中，N型区域掺杂浓度优选5×1018cm-3，掺杂杂质优选磷，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管，如图2g所示。
第8步、在所述多晶硅材料与所述二极管上下表面分别制作上钨插塞26与下钨插塞27；在所述上钨插塞26表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；在所述下钨插塞表面制作所述铜凸点28，如图2h所示；其中，同时可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
需要说明的是，隔离沟槽是为了隔断二极管与转接板中其他结构的连接，故隔离沟槽可以制作为封闭结构(例如环状结构)并贯穿衬底材料，二极管位于该封闭结构内部。
实施例三
请参照图3，图3为本发明实施例提供的一种集成电路抗静电转接板的结构示意图。该集成电路抗静电转接板采用上述实施例所述的制备方法制备形成。具体地，所述集成电路抗静电转接板包括：硅基衬底31、TSV孔32、隔离槽33、二极管34、钨插塞35、金属互联线36、铜凸点37及隔离层38；其中，TSV孔32中填充多晶硅材料，隔离槽33中填充二氧化硅材料。
本实施例，通过在TSV转接板上形成垂直结构的二极管，能够形成较大的二极管结面积，提高了大电流通过能力及散热能力。同时在TSV转接板上形成贯通的隔离沟槽，具有较小的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种集成电路抗静电转接板的制备方法，其特征在于，包括：
(a)选取硅基衬底；
(b)在所述硅基衬底内制作TSV孔及隔离沟槽；
(c)利用二氧化硅材料填充所述隔离沟槽；
(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；
(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；
(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；
(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；
(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；
(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；
(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
3.根据权利要求1所述的制备方法，其特征在于，在步骤(c)之前还包括：
(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；
(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。
4.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。
5.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(d2)利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂。
6.根据权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)利用化学机械抛光工艺，对所述硅基衬底第一侧进行平整化处理；
(e2)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；
(e3)在所述第一离子待注入区域掺入硼离子以在所述硅基衬底第一侧形成所述P型区域。
7.根据权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)利用机械磨削工艺，去除所述硅基衬底第二侧部分材料；
(f2)利用化学机械抛光工艺，对所述硅基衬底第二侧进行平整化处理，使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底。
8.根据权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；
(g2)在所述第二离子待注入区域掺入磷离子以在所述硅基衬底第二侧形成所述N型区域，其中，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管。
9.根据权利要求1所述的制备方法，其特征在于，步骤(h)包括：
(h1)在所述多晶硅材料与所述二极管表面分别制作第一钨插塞与第二钨插塞；
(h2)在所述第一钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；
(h3)在所述第二钨插塞表面制作所述铜凸点。
10.一种集成电路抗静电转接板，其特征在于，包括硅基衬底、TSV孔、隔离槽、二极管、钨插塞、金属互联线、铜凸点及隔离层；其中，所述集成电路抗静电转接板由权利要求1～8任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711349226.2A CN108054133A (zh) | 2017-12-15 | 2017-12-15 | 集成电路抗静电转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711349226.2A CN108054133A (zh) | 2017-12-15 | 2017-12-15 | 集成电路抗静电转接板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108054133A true CN108054133A (zh) | 2018-05-18 |
Family
ID=62133269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711349226.2A Withdrawn CN108054133A (zh) | 2017-12-15 | 2017-12-15 | 集成电路抗静电转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054133A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4184578A1 (en) * | 2021-11-19 | 2023-05-24 | Intel Corporation | Vertical diodes extending through support structures |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101540320A (zh) * | 2009-04-21 | 2009-09-23 | 上海宏力半导体制造有限公司 | 一种静电放电保护二极管 |
| CN102362349A (zh) * | 2009-03-26 | 2012-02-22 | 国际商业机器公司 | 具有晶片通孔结构的esd网络电路以及制造方法 |
| CN102598254A (zh) * | 2009-10-23 | 2012-07-18 | 新思科技有限公司 | 用于硅通孔的esd/天线二极管 |
| US20130119502A1 (en) * | 2011-11-16 | 2013-05-16 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (tsv) |
| US20140203367A1 (en) * | 2013-01-21 | 2014-07-24 | United Microelectronics Corp. | Transistor Structure for Electrostatic Discharge Protection |
| US20150048497A1 (en) * | 2013-08-16 | 2015-02-19 | Qualcomm Incorporated | Interposer with electrostatic discharge protection |
| CN105190888A (zh) * | 2013-05-06 | 2015-12-23 | 高通股份有限公司 | 静电放电二极管 |
| CN105789163A (zh) * | 2016-03-23 | 2016-07-20 | 宜确半导体（苏州）有限公司 | 射频前端芯片集成模块和射频前端芯片集成方法 |
-
2017
- 2017-12-15 CN CN201711349226.2A patent/CN108054133A/zh not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN102362349A (zh) * | 2009-03-26 | 2012-02-22 | 国际商业机器公司 | 具有晶片通孔结构的esd网络电路以及制造方法 |
| CN101540320A (zh) * | 2009-04-21 | 2009-09-23 | 上海宏力半导体制造有限公司 | 一种静电放电保护二极管 |
| CN102598254A (zh) * | 2009-10-23 | 2012-07-18 | 新思科技有限公司 | 用于硅通孔的esd/天线二极管 |
| US20130119502A1 (en) * | 2011-11-16 | 2013-05-16 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (tsv) |
| US20140203367A1 (en) * | 2013-01-21 | 2014-07-24 | United Microelectronics Corp. | Transistor Structure for Electrostatic Discharge Protection |
| CN105190888A (zh) * | 2013-05-06 | 2015-12-23 | 高通股份有限公司 | 静电放电二极管 |
| US20150048497A1 (en) * | 2013-08-16 | 2015-02-19 | Qualcomm Incorporated | Interposer with electrostatic discharge protection |
| CN105789163A (zh) * | 2016-03-23 | 2016-07-20 | 宜确半导体（苏州）有限公司 | 射频前端芯片集成模块和射频前端芯片集成方法 |
Non-Patent Citations (1)
| Title |
|---|
| 菲利普•加罗: "《3D集成手册 3D集成电路技术与应用》", 31 May 2017, 中国宇航出版社 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4184578A1 (en) * | 2021-11-19 | 2023-05-24 | Intel Corporation | Vertical diodes extending through support structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569228A (zh) | 集成电路装置及其制备方法 | |
| CN102386145A (zh) | 包括沟槽内的特征件的电子器件 | |
| US20160104660A1 (en) | Semiconductor structure | |
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| JP2009295616A (ja) | シリコン基板、デバイスの製造方法、デバイスおよびテスト方法 | |
| US9245843B2 (en) | Semiconductor device with internal substrate contact and method of production | |
| CN108109957A (zh) | 系统级封装抗静电转接板 | |
| CN108054133A (zh) | 集成电路抗静电转接板及其制备方法 | |
| CN208422908U (zh) | 基于bjt的系统级封装抗静电转接板 | |
| CN208208757U (zh) | 集成电路抗静电转接板 | |
| CN108109996A (zh) | 基于二极管的集成电路抗静电转接板及其制备方法 | |
| CN208655641U (zh) | 集成电路转接板 | |
| CN208315547U (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN101630680B (zh) | 半导体装置及其制作方法 | |
| CN108109962A (zh) | 集成电路抗静电转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN108321145A (zh) | 集成电路转接板及其制备方法 | |
| CN108109989A (zh) | 集成电路转接板 | |
| CN108109959A (zh) | 基于bjt的集成电路抗静电转接板及其制备方法 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108321146A (zh) | 基于bjt的集成电路抗静电转接板及其制备方法 | |
| CN108321155A (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN101385138B (zh) | 具有正面衬底接触的绝缘体上半导体器件的制造方法 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180518 |