CN108321146A - 基于bjt的集成电路抗静电转接板及其制备方法 - Google Patents

基于bjt的集成电路抗静电转接板及其制备方法 Download PDF

Info

Publication number
CN108321146A
CN108321146A CN201711352302.5A CN201711352302A CN108321146A CN 108321146 A CN108321146 A CN 108321146A CN 201711352302 A CN201711352302 A CN 201711352302A CN 108321146 A CN108321146 A CN 108321146A
Authority
CN
China
Prior art keywords
bjt
silicon
based substrate
region
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711352302.5A
Other languages
English (en)
Inventor
李妤晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Science and Technology
Original Assignee
Xian University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Science and Technology filed Critical Xian University of Science and Technology
Priority to CN201711352302.5A priority Critical patent/CN108321146A/zh
Publication of CN108321146A publication Critical patent/CN108321146A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明涉及一种基于BJT的集成电路抗静电转接板及其制备方法，该制备方法包括：(a)选取硅基衬底；(b)在所述硅基衬底中第一指定区域与第二指定区域分别制作TSV孔与隔离沟槽；(c)分别对所述隔离沟槽与所述TSV孔进行填充；(d)在所述硅基衬底中第三指定区域制作BJT；(e)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT；(f)在所述TSV孔与所述BJT表面制作金属互连线以使所述TSV孔与所述BJT相连接。本发明提供的基于BJT的集成电路抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力。

Description

基于BJT的集成电路抗静电转接板及其制备方法
技术领域
本发明涉及半导体器件设计及制造领域，特别涉及一种基于BJT的集成电路抗静电转接板及其制备方法。
背景技术
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，采用新兴技术硅片通孔(Through Silicon Vias，简称TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D集成电路的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提出一种可以提高集成电路的抗静电能力的转接板及其制备方法。
在本发明的一个实施例中提供了一种基于双极结型晶体管(Bipolar JunctionTransistor，简称BJT)的集成电路抗静电转接板的制备方法。该制备方法包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域与第二指定区域分别制作TSV孔与隔离沟槽；
(c)分别对所述隔离沟槽与所述TSV孔进行填充；
(d)在所述硅基衬底中第三指定区域制作BJT；
(e)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT；
(f)在所述TSV孔与所述BJT表面制作金属互连线以使所述TSV孔与所述BJT相连接。
在本发明的一个实施例中，步骤(b)包括：
(b1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(b2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
在本发明的一个实施例中，在步骤(c)之前还包括：
(x1)采用热氧化工艺，在所述TSV孔与所述隔离沟槽的内壁形成氧化层；
(x2)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
在本发明的一个实施例中，步骤(c)包括：
(c11)采用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c12)采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅以完成对所述隔离沟槽的填充。
在本发明的一个实施例中，步骤(c)还包括：
(c21)采用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(c22)采用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体对所述多晶硅材料进行原位掺杂以完成对所述TSV孔的填充。
在本发明的一个实施例中，步骤(d)包括：
(d1)采用光刻工艺，在所述硅基衬底上制作第三待刻蚀区域；
(d2)采用干法刻蚀工艺，在所述第三待刻蚀区域刻蚀所述硅基衬底，形成器件沟槽；
(d3)采用CVD工艺，在所述器件沟槽中淀积硅材料；
(d4)对所述硅材料进行掺杂以形成所述BJT的基区；
(d5)采用带胶离子注入工艺，在所述基区中第一指定区域进行P+离子注入以形成基区接触区；
(d6)采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区；
(d7)采用带胶离子注入工艺，在所述硅基衬底中的基区下方进行N+离子注入以形成所述BJT的集电区。
在本发明的一个实施例中，步骤(f)包括：
(f1)在所述TSV孔与所述BJT上下表面制作插塞；
(f2)在述TSV孔与所述BJT上表面的所述插塞上制作所述金属互连线以使所述TSV孔与所述BJT相连接；
(f3)在述TSV孔与所述BJT下表面的所述插塞上制作凸点。
在本发明的另一个实施例中，提供了一种基于BJT的集成电路抗静电转接板，转接板包括：硅基衬底、TSV孔、隔离槽、BJT、插塞、金属互连线、凸点及钝化层；其中，所述转接板由上述任一项所述的方法制备形成。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明提供的集成电路抗静电转接板的制备工艺，其工艺步骤简单，可行性高；
2、本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力；此外，上述BJT周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法流程图；
图2a-图2f为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法示意图；
图3为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法流程图，该制备方法包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域与第二指定区域分别制作TSV孔与隔离沟槽；
(c)分别对所述隔离沟槽与所述TSV孔进行填充；
(d)在所述硅基衬底中第三指定区域制作BJT；
(e)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT；
(f)在所述TSV孔与所述BJT表面制作金属互连线以使所述TSV孔与所述BJT相连接。
其中，步骤(b)可以包括：
(b1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(b2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
在步骤(c)之前还可以包括：
(x1)采用热氧化工艺，在所述TSV孔与所述隔离沟槽的内壁形成氧化层；
(x2)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
步骤(c)可以包括：
(c11)采用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c12)采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅以完成对所述隔离沟槽的填充。
步骤(c)还可以包括：
(c21)采用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(c22)采用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体对所述多晶硅材料进行原位掺杂以完成对所述TSV孔的填充。
步骤(d)可以包括：
(d1)采用光刻工艺，在所述硅基衬底上制作第三待刻蚀区域；
(d2)采用干法刻蚀工艺，在所述第三待刻蚀区域刻蚀所述硅基衬底，形成器件沟槽；
(d3)采用CVD工艺，在所述器件沟槽中淀积硅材料；
(d4)对所述硅材料进行掺杂以形成所述BJT的基区；
(d5)采用带胶离子注入工艺，在所述基区中第一指定区域进行P+离子注入以形成基区接触区；
(d6)采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区；
(d7)采用带胶离子注入工艺，在所述硅基衬底中的基区下方进行N+离子注入以形成所述BJT的集电区。
步骤(e)可以包括：
(e1)采用机械磨削工艺，对所述硅基衬底下表面进行减薄处理；
(e2)采用化学机械抛光工艺，对所述硅基衬底下表面进行平整化处理，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT。
步骤(f)可以包括：
(f1)在所述TSV孔与所述BJT上下表面制作插塞；
(f2)在述TSV孔与所述BJT上表面的所述插塞上制作所述金属互连线以使所述TSV孔与所述BJT相连接；
(f3)在述TSV孔与所述BJT下表面的所述插塞上制作凸点。
本实施例提供的基于BJT的集成电路抗静电转接板的制备方法，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力。
实施例二
本实施例是在实施例一的基础上对本发明的实现方式进行说明。
请参见图2a～图2f，图2a～图2f为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法示意图，该制备方法包括如下步骤：
S1、选取选取硅基衬底201，如图2a所示。
其中，硅基衬底201的晶向可以是(100)或者(110)或者(111)，此处不做任何限制，另外，硅基衬底201的掺杂浓度为1014～1017cm-3，掺杂类型为N型，厚度为450～550μm。
S2、在所述硅基衬底201中第一指定区域与第二指定区域分别制作TSV孔202与隔离沟槽203，如图2b所示。具体的，S2可以包括如下步骤：
S21、采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
S22、采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽；其中，所述TSV孔与所述隔离沟槽的深度为300～400μm；
S23、采用热氧化工艺，在所述TSV孔与所述隔离沟槽的内壁形成氧化层；采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。通过该步骤，可以防止TSV孔侧壁突起形成电场集中区域。
S3、分别对所述隔离沟槽203与所述TSV孔202进行填充；如图2c所示。具体的，S3可以包括如下步骤：
S31、采用光刻工艺，在所述硅基衬底201表面形成隔离沟槽填充区域；
S32、在690℃～710℃的温度下，采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅材料以完成对所述隔离沟槽的填充；其中，可以采用未掺杂的多晶硅材料替代二氧化硅材料；
S33、采用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
S34、在600℃～620℃的温度下，采用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体对所述多晶硅材料进行原位掺杂以完成对所述TSV孔的填充。其中，多晶硅材料的掺杂浓度为3×1020cm-3～5×1021cm-3，优选为2×1021cm-3。在此掺杂条件下，多晶硅材料的电导率较高，有利于减小TSV孔的电阻。
S4、在所述硅基衬底201中第三指定区域制作BJT204；如图2d所示。具体的，S4可以包括如下步骤：
S41、采用光刻工艺，在所述硅基衬底上制作第三待刻蚀区域；
S42、采用干法刻蚀工艺，在所述第三待刻蚀区域刻蚀所述硅基衬底201，形成器件沟槽；其中，器件沟槽的深度为80～120μm；
S43、在600℃～950℃温度下，采用低压化学气相淀积工艺，在器件沟槽中淀积硅材料，并对所述硅材料掺杂以形成所述BJT204的基区2041；其中，基区2041的掺杂杂质为硼，掺杂浓度为6×1017cm-3～1×1019cm-3，优选为5×1018cm-3；
S44、采用带胶离子注入工艺，在所述基区2041中第一指定区域进行P+离子注入以形成基区接触区2042；其中，基区接触区2042的掺杂杂质为硼，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S45、采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区2043；其中，发射区2043的掺杂杂质为磷，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S46、采用带胶离子注入工艺，在所述硅基衬底中的基区下方进行N+离子注入以形成所述BJT的集电区2044；其中，集电区2044的掺杂杂质为磷，掺杂浓度为3×1018cm-3～5×1019cm-3，优选为1×1019cm-3。
S5、去除所述硅基衬底201底部部分材料，以在所述硅基衬底201底部露出所述TSV孔、所述隔离沟槽及所述BJT；如图2e所示。具体的，S5、可以包括：
S51、采用机械磨削工艺，对所述硅基衬底201下表面进行减薄处理；
S52、采用化学机械抛光工艺，对所述硅基衬底201下表面进行平整化处理，以在所述硅基衬底201底部露出所述TSV孔202、所述隔离沟槽203及所述BJT204。经该步骤处理过后，硅基衬底201厚度的目标尺寸为300～400μm。
S6、在所述TSV孔202与所述BJT204表面制作插塞205与金属互连线206以使所述TSV孔202与所述BJT204相连接，如图2f所示。具体的，S6可以包括：
S61、在所述TSV孔202与所述BJT204上下表面淀积二氧化硅材料作为钝化层，选择性刻蚀所述钝化层，在所述TSV孔202与所述BJT204上下表面分别形成插塞孔；在所述插塞孔中淀积金属形成插塞205；其中，所述插塞205优选为钨材料；
S62、在所述TSV孔202与所述BJT204上表面的插塞205上制作所述金属互连线206以使所述TSV孔202与所述BJT204相连接；其中，所述金属互连线206优选为铜材料；其中，同时可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护；
S63、在所述TSV孔202与所述BJT204下表面的插塞205上淀积金属材料作为凸点207；优选地，所述凸点207优选为铜材料。
本实施例提供的基于BJT的集成电路抗静电转接板的制备方法，通过在TSV转接板上制作BJT作为ESD防护器件，增强了集成电路的的抗静电能力；另外，上述BJT周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
需要说明的是，隔离沟槽是为了隔断BJT与转接板中其他结构的连接，故隔离沟槽可以制作为封闭结构(例如环状结构)并贯穿衬底材料，BJT位于该封闭结构内部。
实施例三
本实施例是以上述实施例所述的制备方法为基础，重点对基于BJT的集成电路抗静电转接板的结构进行描述。
请参照图3，图3为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的结构示意图。该基于BJT的集成电路抗静电转接板采用上述实施例所述的制备方法制备形成。具体地，该转接板300包括：硅基衬底301、TSV孔302、隔离槽303、BJT304、插塞305、金属互连线306、铜凸点307及钝化层308；其中，TSV孔302中填充掺杂的多晶硅材料，隔离槽303中填充二氧化硅材料。
本实施例提供的基于BJT的集成电路抗静电转接板，通过在转接板中制作BJT作为ESD防护器件，增强了集成电路的的抗静电能力；此外，通过在BJT周围设置上下贯通的隔离沟槽，可以减小转接板的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种基于BJT的集成电路抗静电转接板的制备方法，其特征在于，包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域与第二指定区域分别制作TSV孔与隔离沟槽；
(c)分别对所述隔离沟槽与所述TSV孔进行填充；
(d)在所述硅基衬底中第三指定区域制作BJT；
(e)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT；
(f)在所述TSV孔与所述BJT表面制作金属互连线以使所述TSV孔与所述BJT相连接。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(b2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。
3.根据权利要求1所述的制备方法，其特征在于，在步骤(c)之前还包括：
(x1)采用热氧化工艺，在所述TSV孔与所述隔离沟槽的内壁形成氧化层；
(x2)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
4.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c11)采用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；
(c12)采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅以完成对所述隔离沟槽的填充。
5.根据权利要求1所述的制备方法，其特征在于，步骤(c)还包括：
(c21)采用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
(c22)采用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体对所述多晶硅材料进行原位掺杂以完成对所述TSV孔的填充。
6.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)采用光刻工艺，在所述硅基衬底上制作第三待刻蚀区域；
(d2)采用干法刻蚀工艺，在所述第三待刻蚀区域刻蚀所述硅基衬底，形成器件沟槽；
(d3)采用CVD工艺，在所述器件沟槽中淀积硅材料；
(d4)对所述硅材料进行掺杂以形成所述BJT的基区；
(d5)采用带胶离子注入工艺，在所述基区中第一指定区域进行P+离子注入以形成基区接触区；
(d6)采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区；
(d7)采用带胶离子注入工艺，在所述硅基衬底中的基区下方进行N+离子注入以形成所述BJT的集电区。
7.根据权利要求6所述的制备方法，其特征在于，步骤(f)包括：
(f1)在所述TSV孔与所述BJT上下表面制作插塞；
(f2)在述TSV孔与所述BJT上表面的所述插塞上制作所述金属互连线以使所述TSV孔与所述BJT相连接；
(f3)在述TSV孔与所述BJT下表面的所述插塞上制作凸点。
8.一种基于BJT的集成电路抗静电转接板，其特征在于，包括硅基衬底、TSV孔、隔离槽、BJT、插塞、金属互连线、凸点及钝化层；其中，所述集成电路抗静电转接板由权利要求1～8任一项所述的方法制备形成。
CN201711352302.5A 2017-12-15 2017-12-15 基于bjt的集成电路抗静电转接板及其制备方法 Pending CN108321146A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711352302.5A CN108321146A (zh) 2017-12-15 2017-12-15 基于bjt的集成电路抗静电转接板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711352302.5A CN108321146A (zh) 2017-12-15 2017-12-15 基于bjt的集成电路抗静电转接板及其制备方法

Publications (1)

Publication Number Publication Date
CN108321146A true CN108321146A (zh) 2018-07-24

Family

ID=62892313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711352302.5A Pending CN108321146A (zh) 2017-12-15 2017-12-15 基于bjt的集成电路抗静电转接板及其制备方法

Country Status (1)

Country Link
CN (1) CN108321146A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841651A (zh) * 2005-03-29 2006-10-04 三洋电机株式会社 半导体装置的制造方法
US20130119502A1 (en) * 2011-11-16 2013-05-16 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (tsv)
US8822337B2 (en) * 2009-03-05 2014-09-02 International Business Machines Corporation Two-sided semiconductor structure
US20150048497A1 (en) * 2013-08-16 2015-02-19 Qualcomm Incorporated Interposer with electrostatic discharge protection
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
CN105702667A (zh) * 2014-12-16 2016-06-22 台湾积体电路制造股份有限公司 中介层及其制造方法、电子装置和保护装置
CN106170853A (zh) * 2014-02-28 2016-11-30 勒丰德里有限公司 制造半导体器件的方法和半导体产品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841651A (zh) * 2005-03-29 2006-10-04 三洋电机株式会社 半导体装置的制造方法
US8822337B2 (en) * 2009-03-05 2014-09-02 International Business Machines Corporation Two-sided semiconductor structure
US20130119502A1 (en) * 2011-11-16 2013-05-16 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (tsv)
CN105264660A (zh) * 2013-05-21 2016-01-20 吉林克斯公司 用于经堆栈晶粒组件的中介物上的电荷损害保护
US20150048497A1 (en) * 2013-08-16 2015-02-19 Qualcomm Incorporated Interposer with electrostatic discharge protection
CN106170853A (zh) * 2014-02-28 2016-11-30 勒丰德里有限公司 制造半导体器件的方法和半导体产品
CN105702667A (zh) * 2014-12-16 2016-06-22 台湾积体电路制造股份有限公司 中介层及其制造方法、电子装置和保护装置

Similar Documents

Publication Publication Date Title
US8492260B2 (en) Processes of forming an electronic device including a feature in a trench
CN102569228A (zh) 集成电路装置及其制备方法
CN108109957A (zh) 系统级封装抗静电转接板
US9576881B2 (en) Semiconductor device
CN108122889B (zh) 基于横向二极管的tsv转接板
CN208422908U (zh) 基于bjt的系统级封装抗静电转接板
CN208315547U (zh) 基于bjt的集成电路抗静电转接板
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108321146A (zh) 基于bjt的集成电路抗静电转接板及其制备方法
CN208256669U (zh) 用于系统级封装的tsv转接板
CN108321155A (zh) 基于bjt的集成电路抗静电转接板
CN208655641U (zh) 集成电路转接板
CN108054133A (zh) 集成电路抗静电转接板及其制备方法
CN208208757U (zh) 集成电路抗静电转接板
CN108109959A (zh) 基于bjt的集成电路抗静电转接板及其制备方法
CN108109961A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108091623A (zh) 基于bjt的系统级封装抗静电转接板
CN108109989A (zh) 集成电路转接板
CN108321145A (zh) 集成电路转接板及其制备方法
CN108321154A (zh) 基于scr管的tsv转接板及其制备方法
US11844207B2 (en) Semiconductor device including buried contact and method for manufacturing the same
CN108054157B (zh) 用于系统级封装的tsv转接板
CN108109962A (zh) 集成电路抗静电转接板
CN107994000B (zh) 用于系统级封装的tsv转接板及其制备方法
CN108054134A (zh) 用于系统级封装的tsv转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180724