CN108091623A - 基于bjt的系统级封装抗静电转接板 - Google Patents

基于bjt的系统级封装抗静电转接板 Download PDF

Info

Publication number
CN108091623A
CN108091623A CN201711350925.9A CN201711350925A CN108091623A CN 108091623 A CN108091623 A CN 108091623A CN 201711350925 A CN201711350925 A CN 201711350925A CN 108091623 A CN108091623 A CN 108091623A
Authority
CN
China
Prior art keywords
tsv holes
bjt
pinboard
tsv
bjt105
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711350925.9A
Other languages
English (en)
Other versions
CN108091623B (zh
Inventor
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Flexible Electronics Technology of THU Zhejiang
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201711350925.9A priority Critical patent/CN108091623B/zh
Publication of CN108091623A publication Critical patent/CN108091623A/zh
Application granted granted Critical
Publication of CN108091623B publication Critical patent/CN108091623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种基于BJT的系统级封装抗静电转接板100，其特征在于，包括：硅基衬底101、第一TSV孔102、第二TSV孔103、第一BJT104、第二BJT105、隔离沟槽106、金属互连线107、凸点108及钝化层109；所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105沿横向依次间隔地设置于所述硅基衬底101中；所述隔离沟槽106分别设置于所述第一BJT104与第二BJT105四周；所述金属互连线107设置于所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105表面以使所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105形成串行连接；所述凸点108设置于所述第一TSV孔102与所述第二BJT105下表面；所述钝化层109设置于所述硅基衬底101上下表面。本发明提供的基于BJT的系统级封装抗静电转接板，增强了层叠封装芯片的抗静电能力。

Description

基于BJT的系统级封装抗静电转接板
技术领域
本发明涉及半导体器件设计及制造领域，特别涉及一种基于BJT的系统级封装抗静电转接板。
背景技术
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更N的功能，这种方法克服了原有集成度的限制，采用新兴技术硅片通孔(Through SiliconVias，简称TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D集成电路的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提出一种适用于系统级封装的抗静电转接板；具体的，该转接板100包括：硅基衬底101、第一TSV孔102、第二TSV孔103、第一BJT104、第二BJT105、隔离沟槽106、金属互连线107、凸点108及钝化层109；
所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105沿横向依次间隔地设置于所述硅基衬底101中；
所述隔离沟槽106分别设置于所述第一BJT104与第二BJT105四周；
所述金属互连线107设置于所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105表面以使所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105形成串行连接；
所述凸点108设置于所述第一TSV孔102与所述第二BJT105下表面；
所述钝化层109设置于所述硅基衬底101上下表面。
在本发明的一个实施例中，所述硅基衬底101的掺杂浓度为1×1014～1×1017cm-3。
在本发明的一个实施例中，所述第一TSV孔102与第二TSV孔103中填充铜材料
在本发明的一个实施例中，所述第一BJT104与第二BJT105的基区掺杂浓度为6×1017cm-3～1×1019cm-3、发射区掺杂浓度为6×1020cm-3～3×1021cm-3、集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
在本发明的一个实施例中，所述金属互连线107为螺旋状结构。
在本发明的一个实施例中，所述金属互连线107为铜材料。
在本发明的一个实施例中，所述凸点108为铜材料。
在本发明的一个实施例中，所述钝化层109为二氧化硅材料。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明提供的基于BJT的系统级封装抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力；
2、上述BJT周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；
3、由于本发明所提出的工艺方法均可在现有的TSV工艺平台中实现，因此可以在不用追加任何资金和设备投入的情况下，增加TSV转接板的抗静电能力。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于BJT的系统级封装抗静电转接板的结构示意图；
图2a-图2i为本发明实施例提供的一种基于BJT的系统级封装抗静电转接板的制备方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于BJT的系统级封装抗静电转接板的结构示意图，该转接板100包括：硅基衬底101、第一TSV孔102、第二TSV孔103、第一BJT104、第二BJT105、隔离沟槽106、金属互连线107、凸点108及钝化层109；
所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105沿横向依次间隔地设置于所述硅基衬底101中；
所述隔离沟槽106分别设置于所述第一BJT104与第二BJT105四周；
所述金属互连线107设置于所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105表面以使所述第一TSV孔102、第一BJT104、第二TSV孔103及第二BJT105形成串行连接；
所述凸点108设置于所述第一TSV孔102与所述第二BJT105下表面；
所述钝化层109设置于所述硅基衬底101上下表面。
优选地，所述硅基衬底101的掺杂浓度为1×1014～1×1017cm-3。
优选地，所述第一TSV孔102与第二TSV孔103中填充铜材料。
优选地，所述第一BJT104与第二BJT105的基区掺杂浓度为6×1017cm-3～1×1019cm-3、发射区掺杂浓度为6×1020cm-3～3×1021cm-3、集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
优选地，所述金属互连线107为螺旋状结构。
优选地，所述金属互连线107为铜材料。
优选地，所述凸点108为铜材料。
优选地，所述钝化层109为二氧化硅材料。
本实施例提供的基于BJT的系统级封装抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力；另外，上述BJT周围采用上下贯通的隔离沟槽，可以减小转接板的漏电流和寄生电容。
实施例二
本实施例是在实施例一的基础上，对基于BJT的系统级封装抗静电转接板的制备方法进行详细描述。
具体的，请参照图2a-图2i，图2a-图2i为本发明实施例提供的一种基于BJT的系统级封装抗静电转接板的制备方法示意图，该制备方法包括如下步骤：
S1、选取衬底201，如图2a所示。
其中，衬底201的厚度为450～550μm，掺杂类型为N型，掺杂浓度为1×1014～1×1017cm-3，此外，该衬底201的晶向可以是(100)、(110)或者(111)，此处不做任何限制。
S2、在所述衬底中制作BJT202；如图2b所示。具体的，S2可以包括如下步骤：
S21、采用干法刻蚀工艺，选择性刻蚀所述衬底，形成器件沟槽；其中，器件沟槽的深度为80～120μm；
S22、在600℃～950℃温度下，采用低压化学气相淀积工艺，在器件沟槽中淀积硅材料，并对所述硅材料掺杂以形成所述BJT202的基区2021；其中，基区2021的掺杂杂质为硼，掺杂浓度为6×1017cm-3～1×1019cm-3，优选为5×1018cm-3；
S23、采用带胶离子注入工艺，在所述基区2021中第一指定区域进行P+离子注入以形成基区接触区2022；其中，基区接触区2022的掺杂杂质为硼，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S24、采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区2023；其中，发射区2023的掺杂杂质为磷，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S25、采用带胶离子注入工艺，在所述衬底中的基区下方进行N+离子注入以形成所述BJT的集电区2024；其中，集电区2024的掺杂杂质为磷，掺杂浓度为3×1018cm-3～5×1019cm-3，优选为1×1019cm-3。
S3、在所述衬底201中分别制作TSV孔203与隔离沟槽204，如图2c所示。具体的，S3可以包括如下步骤：
S31、采用深度反应离子刻蚀工艺，选择性刻蚀所述衬底，分别形成所述TSV孔203与所述隔离沟槽204；所述TSV孔203与所述隔离沟槽204的深度为300～400μm；其中，隔离沟槽204环绕BJT202四周，为环状结构，以使BJT202与转接板中的其他结构相互隔离，如图2d所示；
S32、采用热氧化工艺，在所述TSV孔203与所述隔离沟槽204的内壁形成氧化层；采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔203与所述隔离沟槽204的内壁平整。通过该步骤，可以防止TSV孔203侧壁突起形成电场集中区域。
S4、分别对所述隔离沟槽204与所述TSV孔203进行填充；如图2e所示。具体的，S4可以包括如下步骤：
S41、采用光刻工艺，在所述衬底201表面形成隔离沟槽填充区域；
S42、在690℃～710℃的温度下，采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅材料以完成对所述隔离沟槽204的填充；其中，可以采用未掺杂的多晶硅材料替代二氧化硅材料；
S43、采用光刻工艺，在所述衬底表面形成TSV孔填充区域；
S44、采用物理气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔203内淀积铜材料。
S5、在所述TSV孔203与所述BJT202上表面制作金属互连线205以使所述TSV孔203与所述BJT202相连接，如图2f所示。具体的，S5可以包括如下步骤：
S51、在所述TSV孔203与所述BJT202上表面淀积二氧化硅材料作为第一钝化层206，选择性刻蚀所述钝化层206，在所述TSV孔202与所述BJT204上表面形成第一插塞孔；在所述第一插塞孔中淀积钨材料作为第一插塞207；
S52、采用电化学镀铜工艺，在所述第一插塞207表面生长铜材料作为金属互连线以使所述TSV孔与所述BJT202相连接；其中，同时可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护，如图2g所示。
S6、去除所述衬底201底部部分材料，以在所述衬底201底部露出所述TSV孔203、所述隔离沟槽204及所述BJT202；如图2h所示。具体的，S6、可以包括：
S61、采用机械磨削工艺，对所述衬底201下表面进行减薄处理；
S62、采用化学机械抛光工艺，对所述衬底201下表面进行平整化处理，以在所述衬底201底部露出所述TSV孔203、所述隔离沟槽204及所述BJT202。经该步骤处理过后，衬底201的厚度为300～400μm。
S7、在所述TSV孔203与所述BJT202下表面制作凸点208，如图2i所示。具体的，S7可以包括：
S71、在所述TSV孔203与所述BJT202下表面淀积二氧化硅材料作为第二钝化层209，选择性刻蚀所述第二钝化层209，在所述TSV孔203与所述BJT202下表面形成第二插塞孔；在所述第二插塞孔中淀积铜材料作为第二插塞210；
S72、在所述TSV孔203与所述BJT202下表面的第二插塞210上淀积铜材料分别作为金属互连线205与凸点208。。
本实施例提供的基于二极管的集成电路抗静电转接板的制备方法，通过在TSV转接板上制作二极管作为ESD防护器件，增强了集成电路的的抗静电能力；另外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种基于BJT的系统级封装抗静电转接板(100)，其特征在于，包括：硅基衬底(101)、第一TSV孔(102)、第二TSV孔(103)、第一BJT(104)、第二BJT(105)、隔离沟槽(106)、金属互连线(107)、凸点(108)及钝化层(109)；
所述第一TSV孔(102)、第一BJT(104)、第二TSV孔(103)及第二BJT(105)沿横向依次间隔地设置于所述硅基衬底(101)中；
所述隔离沟槽(106)分别设置于所述第一BJT(104)与第二BJT(105)四周；
所述金属互连线(107)设置于所述第一TSV孔(102)、第一BJT(104)、第二TSV孔(103)及第二BJT(105)表面以使所述第一TSV孔(102)、第一BJT(104)、第二TSV孔(103)及第二BJT(105)形成串行连接；
所述凸点(108)设置于所述第一TSV孔(102)与所述第二BJT(105)下表面；
所述钝化层(109)设置于所述硅基衬底(101)上下表面。
2.根据权利要求1所述的转接板(100)，其特征在于，所述硅基衬底(101)的掺杂浓度为1×1014～1×1017cm-3。
3.根据权利要求1所述的转接板(100)，其特征在于，所述第一TSV孔(102)与第二TSV孔(103)中填充铜材料。
4.根据权利要求1所述的转接板(100)，其特征在于，所述第一BJT(104)与第二BJT(105)的基区掺杂浓度为6×1017cm-3～1×1019cm-3、发射区掺杂浓度为6×1020cm-3～3×1021cm-3、集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
5.根据权利要求1所述的转接板(100)，其特征在于，所述金属互连线(107)为螺旋状结构。
6.根据权利要求1所述的转接板(100)，其特征在于，所述金属互连线(107)为铜材料。
7.根据权利要求1所述的转接板(100)，其特征在于，所述凸点(108)为铜材料。
8.根据权利要求1所述的转接板(100)，其特征在于，所述钝化层(109)为二氧化硅材料。
CN201711350925.9A 2017-12-15 2017-12-15 基于bjt的系统级封装抗静电转接板 Active CN108091623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711350925.9A CN108091623B (zh) 2017-12-15 2017-12-15 基于bjt的系统级封装抗静电转接板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711350925.9A CN108091623B (zh) 2017-12-15 2017-12-15 基于bjt的系统级封装抗静电转接板

Publications (2)

Publication Number Publication Date
CN108091623A true CN108091623A (zh) 2018-05-29
CN108091623B CN108091623B (zh) 2021-01-15

Family

ID=62176002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711350925.9A Active CN108091623B (zh) 2017-12-15 2017-12-15 基于bjt的系统级封装抗静电转接板

Country Status (1)

Country Link
CN (1) CN108091623B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618248A (en) * 2004-04-30 2006-06-01 Wj Communications Inc ESD protection structure with sige bjt devices
CN1841651A (zh) * 2005-03-29 2006-10-04 三洋电机株式会社 半导体装置的制造方法
TW201036137A (en) * 2009-03-20 2010-10-01 Ind Tech Res Inst ESD structure for 3D IC TSV device
US20110068387A1 (en) * 2009-09-23 2011-03-24 Denso Corporation Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法
CN104205345A (zh) * 2012-02-07 2014-12-10 索菲克斯公司 具有交替导电类型的区域的用于静电放电保护的半导体装置
CN208422908U (zh) * 2017-12-15 2019-01-22 西安科锐盛创新科技有限公司 基于bjt的系统级封装抗静电转接板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618248A (en) * 2004-04-30 2006-06-01 Wj Communications Inc ESD protection structure with sige bjt devices
CN1841651A (zh) * 2005-03-29 2006-10-04 三洋电机株式会社 半导体装置的制造方法
TW201036137A (en) * 2009-03-20 2010-10-01 Ind Tech Res Inst ESD structure for 3D IC TSV device
US20110068387A1 (en) * 2009-09-23 2011-03-24 Denso Corporation Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
CN104205345A (zh) * 2012-02-07 2014-12-10 索菲克斯公司 具有交替导电类型的区域的用于静电放电保护的半导体装置
JP2014165358A (ja) * 2013-02-26 2014-09-08 Panasonic Corp 半導体装置及びその製造方法
CN208422908U (zh) * 2017-12-15 2019-01-22 西安科锐盛创新科技有限公司 基于bjt的系统级封装抗静电转接板

Also Published As

Publication number Publication date
CN108091623B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN108109957A (zh) 系统级封装抗静电转接板
CN208422908U (zh) 基于bjt的系统级封装抗静电转接板
CN108122889B (zh) 基于横向二极管的tsv转接板
CN108091623A (zh) 基于bjt的系统级封装抗静电转接板
CN112655090B (zh) 三维存储器器件的接触焊盘及其制造方法
CN108109996A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN208256669U (zh) 用于系统级封装的tsv转接板
CN208315547U (zh) 基于bjt的集成电路抗静电转接板
CN108054133A (zh) 集成电路抗静电转接板及其制备方法
CN108321155A (zh) 基于bjt的集成电路抗静电转接板
CN208655641U (zh) 集成电路转接板
CN108122818A (zh) 用于系统级封装的防静电装置及其制备方法
CN208208757U (zh) 集成电路抗静电转接板
CN108109961A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108109959A (zh) 基于bjt的集成电路抗静电转接板及其制备方法
CN108321146A (zh) 基于bjt的集成电路抗静电转接板及其制备方法
CN108054134A (zh) 用于系统级封装的tsv转接板及其制备方法
CN108321154A (zh) 基于scr管的tsv转接板及其制备方法
CN108109989A (zh) 集成电路转接板
CN207753005U (zh) 用于系统级封装的tsv转接板
CN107946300B (zh) 用于系统级封装的硅通孔转接板
CN108109962A (zh) 集成电路抗静电转接板
CN208570599U (zh) 基于横向二极管的tsv转接板
CN207753012U (zh) 用于系统级封装的防静电转接板
CN108054139B (zh) Tsv转接板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201201

Address after: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province

Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG

Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province

Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant