CN108321155A - 基于bjt的集成电路抗静电转接板 - Google Patents
基于bjt的集成电路抗静电转接板 Download PDFInfo
- Publication number
- CN108321155A CN108321155A CN201711352234.2A CN201711352234A CN108321155A CN 108321155 A CN108321155 A CN 108321155A CN 201711352234 A CN201711352234 A CN 201711352234A CN 108321155 A CN108321155 A CN 108321155A
- Authority
- CN
- China
- Prior art keywords
- bjt
- silicon
- pinboard
- tsv
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000002210 silicon-based material Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于BJT的集成电路抗静电转接板，该转接板10包括：硅基衬底11、TSV孔12、隔离槽13、BJT14、插塞15、金属互连线16、凸点17及钝化层18；所述TSV孔12、隔离槽13及所述BJT14沿横向依次间隔地设置于所述硅基衬底11中；其中，所述TSV孔12中填充多晶硅材料；所述隔离槽13中填充二氧化硅材料；所述插塞15设置于所述TSV孔12与所述BJT14上下表面所述金属互连线16设置于所述TSV孔12与所述BJT14上表面的所述插塞15上；所述凸点17设置于所述TSV孔12与所述BJT14下表面的所述插塞15上；所述钝化层18设置于所述硅基衬底11上下表面。本发明提供的基于BJT的集成电路抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力。
Description
技术领域
本发明涉及半导体器件设计及制造领域，特别涉及一种基于BJT的集成电路抗静电转接板。
背景技术
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，采用新兴技术硅片通孔(Through Silicon Vias，简称TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D集成电路的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提出一种可以提高集成电路的抗静电能力的转接板。
在本发明的一个实施例中提供了一种基于双极结型晶体管(BipolarJunctionTransistor，简称BJT)的集成电路抗静电转接板的转接板。该转接板(10)包括：硅基衬底(11)、TSV孔(12)、隔离槽(13)、BJT(14)、插塞(15)、金属互连线(16)、凸点(17)及钝化层(18)；
所述TSV孔(12)、隔离槽(13)及所述BJT(14)沿横向依次间隔地设置于所述硅基衬底(11)中；其中，所述TSV孔(12)中填充多晶硅材料；所述隔离槽(13)中填充二氧化硅材料；
所述插塞(15)设置于所述TSV孔(12)与所述BJT(14)上下表面；
所述金属互连线(16)设置于所述TSV孔(12)与所述BJT(14)上表面的所述插塞(15)上；
所述凸点(17)设置于所述TSV孔(12)与所述BJT(14)下表面的所述插塞(15)上；
所述钝化层(18)设置于所述硅基衬底(11)上下表面。
在本发明的一个实施例中，所述硅基衬底(11)的掺杂浓度为1014～1017cm-3。
在本发明的一个实施例中，在所述TSV孔(12)中，所述多晶硅材料的掺杂浓度为3×1020cm-3～5×1021cm-3。
在本发明的一个实施例中，所述BJT(14)的基区掺杂浓度为6×1017cm-3～1×1019cm-3。
在本发明的一个实施例中，所述BJT(14)的发射区掺杂浓度为6×1020cm-3～3×1021cm-3。
在本发明的一个实施例中，所述BJT(14)的集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
在本发明的一个实施例中，所述插塞(15)为钨材料。
在本发明的一个实施例中，所述金属互连线(16)与所述凸点(17)为铜材料。
在本发明的一个实施例中，所述钝化层(18)为二氧化硅材料。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明提供的集成电路抗静电转接板的制备工艺，其工艺步骤简单，可行性高；
2、本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力；此外，上述BJT周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的结构示意图；
图2a-图2f为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的结构示意图，该转接板10包括：硅基衬底11、TSV孔12、隔离槽13、BJT14、插塞15、金属互连线16、凸点17及钝化层18；
所述TSV孔12、隔离槽13及所述BJT14沿横向依次间隔地设置于所述硅基衬底11中；其中，所述TSV孔12中填充多晶硅材料；所述隔离槽13中填充二氧化硅材料；
所述插塞15设置于所述TSV孔12与所述BJT14上下表面；
所述金属互连线16设置于所述TSV孔12与所述BJT14上表面的所述插塞15上；
所述凸点17设置于所述TSV孔12与所述BJT14下表面的所述插塞15上；
所述钝化层18设置于所述硅基衬底11上下表面。
进一步地，在上述实施例的基础上，所述硅基衬底11的掺杂浓度为1014～1017cm-3。
进一步地，在上述实施例的基础上，所述多晶硅材料的掺杂浓度为3×1020cm-3～5×1021cm-3。
进一步地，在上述实施例的基础上，所述BJT14的基区掺杂浓度为6×1017cm-3～1×1019cm-3。
进一步地，在上述实施例的基础上，所述BJT14的发射区掺杂浓度为6×1020cm-3～3×1021cm-3。
进一步地，在上述实施例的基础上，所述BJT14的集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
进一步地，在上述实施例的基础上，所述插塞15为钨材料。
进一步地，在上述实施例的基础上，所述金属互连线(16)与所述凸点(17)为铜材料。
进一步地，在上述实施例的基础上，所述钝化层18为二氧化硅材料。
本实施例提供的基于BJT的集成电路抗静电转接板，通过在硅基衬底中制作BJT作为ESD防护器件，增强了集成电路的的抗静电能力；此外，通过在BJT周围设置上下贯通的隔离沟槽，可以减小转接板的漏电流和寄生电容。
实施例二
本实施例是在实施例一的基础上对基于BJT的集成电路抗静电转接板的制备方法进行详细描述。
具体的，请参见图2a～图2f，图2a～图2f为本发明实施例提供的一种基于BJT的集成电路抗静电转接板的制备方法示意图，该制备方法包括如下步骤：
S1、选取选取硅基衬底201，如图2a所示。
其中，硅基衬底201的晶向可以是(100)或者(110)或者(111)，此处不做任何限制，另外，硅基衬底201的掺杂浓度为1014～1017cm-3，掺杂类型为N型，厚度为450～550μm。
S2、在所述硅基衬底201中第一指定区域与第二指定区域分别制作TSV孔202与隔离沟槽203，如图2b所示。具体的，S2可以包括如下步骤：
S21、采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
S22、采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽；其中，所述TSV孔与所述隔离沟槽的深度为300～400μm；
S23、采用热氧化工艺，在所述TSV孔与所述隔离沟槽的内壁形成氧化层；采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。通过该步骤，可以防止TSV孔侧壁突起形成电场集中区域。
S3、分别对所述隔离沟槽203与所述TSV孔202进行填充；如图2c所示。具体的，S3可以包括如下步骤：
S31、采用光刻工艺，在所述硅基衬底201表面形成隔离沟槽填充区域；
S32、在690℃～710℃的温度下，采用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅材料以完成对所述隔离沟槽的填充；其中，可以采用未掺杂的多晶硅材料替代二氧化硅材料；
S33、采用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；
S34、在600℃～620℃的温度下，采用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体对所述多晶硅材料进行原位掺杂以完成对所述TSV孔的填充。其中，多晶硅材料的掺杂浓度为3×1020cm-3～5×1021cm-3，优选为2×1021cm-3。在此掺杂条件下，多晶硅材料的电导率较高，有利于减小TSV孔的电阻。
S4、在所述硅基衬底201中第三指定区域制作BJT204；如图2d所示。具体的，S4可以包括如下步骤：
S41、采用光刻工艺，在所述硅基衬底上制作第三待刻蚀区域；
S42、采用干法刻蚀工艺，在所述第三待刻蚀区域刻蚀所述硅基衬底201，形成器件沟槽；其中，器件沟槽的深度为80～120μm；
S43、在600℃～950℃温度下，采用低压化学气相淀积工艺，在器件沟槽中淀积硅材料，并对所述硅材料掺杂以形成所述BJT204的基区2041；其中，基区2041的掺杂杂质为硼，掺杂浓度为6×1017cm-3～1×1019cm-3，优选为5×1018cm-3；
S44、采用带胶离子注入工艺，在所述基区2041中第一指定区域进行P+离子注入以形成基区接触区2042；其中，基区接触区2042的掺杂杂质为硼，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S45、采用带胶离子注入工艺，在所述基区中第二指定区域进行N+离子注入以形成所述BJT的发射区2043；其中，发射区2043的掺杂杂质为磷，掺杂浓度为6×1020cm-3～3×1021cm-3，优选为1×1021cm-3；
S46、采用带胶离子注入工艺，在所述硅基衬底中的基区下方进行N+离子注入以形成所述BJT的集电区2044；其中，集电区2044的掺杂杂质为磷，掺杂浓度为3×1018cm-3～5×1019cm-3，优选为1×1019cm-3。
S5、去除所述硅基衬底201底部部分材料，以在所述硅基衬底201底部露出所述TSV孔、所述隔离沟槽及所述BJT；如图2e所示。具体的，S5、可以包括如下步骤：
S51、采用机械磨削工艺，对所述硅基衬底201下表面进行减薄处理；
S52、采用化学机械抛光工艺，对所述硅基衬底201下表面进行平整化处理，以在所述硅基衬底201底部露出所述TSV孔202、所述隔离沟槽203及所述BJT204。经该步骤处理过后，硅基衬底201厚度的目标尺寸为300～400μm。
S6、在所述TSV孔202与所述BJT204表面制作插塞205与金属互连线206以使所述TSV孔202与所述BJT204相连接，如图2f所示。具体的，S5可以包括如下步骤：
S61、在所述TSV孔202与所述BJT204上下表面淀积二氧化硅材料作为钝化层208，选择性刻蚀所述钝化层208，在所述TSV孔202与所述BJT204上下表面分别形成插塞孔；在所述插塞孔中淀积金属形成插塞205；其中，所述插塞205优选为钨材料；
S62、在所述TSV孔202与所述BJT204上表面的插塞205上制作所述金属互连线206以使所述TSV孔202与所述BJT204相连接；其中，所述金属互连线206优选为铜材料；其中，同时可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护；
S63、在所述TSV孔202与所述BJT204下表面的插塞205上淀积金属材料作为凸点207；优选地，所述凸点207优选为铜材料。
需要说明的是，隔离沟槽是为了隔断BJT与转接板中其他结构的连接，故隔离沟槽可以制作为封闭结构(例如环状结构)并贯穿衬底材料，BJT位于该封闭结构内部。
本实施例提供的基于BJT的集成电路抗静电转接板的制备方法，通过在TSV转接板上制作BJT作为ESD防护器件，增强了集成电路的的抗静电能力；另外，该制备方法相对简单，可行性高。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于BJT的集成电路抗静电转接板(10)，其特征在于，包括：硅基衬底(11)、TSV孔(12)、隔离槽(13)、BJT(14)、插塞(15)、金属互连线(16)、凸点(17)及钝化层(18)；
所述TSV孔(12)、隔离槽(13)及所述BJT(14)沿横向依次间隔地设置于所述硅基衬底(11)中；其中，所述TSV孔(12)中填充多晶硅材料；所述隔离槽(13)中填充二氧化硅材料；
所述插塞(15)设置于所述TSV孔(12)与所述BJT(14)上下表面；
所述金属互连线(16)设置于所述TSV孔(12)与所述BJT(14)上表面的所述插塞(15)上；
所述凸点(17)设置于所述TSV孔(12)与所述BJT(14)下表面的所述插塞(15)上；
所述钝化层(18)设置于所述硅基衬底(11)上下表面。
2.根据权利要求1所述的转接板(10)，其特征在于，所述硅基衬底(11)的掺杂浓度为1014～1017cm-3。
3.根据权利要求1所述的转接板(10)，其特征在于，在所述TSV孔(12)中，所述多晶硅材料的掺杂浓度为3×1020cm-3～5×1021cm-3。
4.根据权利要求1所述的转接板(10)，其特征在于，所述BJT(14)的基区掺杂浓度为6×1017cm-3～1×1019cm-3。
5.根据权利要求1所述的转接板(10)，其特征在于，所述BJT(14)的发射区掺杂浓度为6×1020cm-3～3×1021cm-3。
6.根据权利要求1所述的转接板(10)，其特征在于，所述BJT(14)的集电区的掺杂浓度为3×1018cm-3～5×1019cm-3。
7.根据权利要求1所述的转接板(10)，其特征在于，所述插塞(15)为钨材料。
8.根据权利要求1所述的转接板(10)，其特征在于，所述金属互连线(16)与所述凸点(17)为铜材料。
9.根据权利要求1所述的转接板(10)，其特征在于，所述钝化层(18)为二氧化硅材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352234.2A CN108321155B (zh) | 2017-12-15 | 2017-12-15 | 基于bjt的集成电路抗静电转接板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352234.2A CN108321155B (zh) | 2017-12-15 | 2017-12-15 | 基于bjt的集成电路抗静电转接板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108321155A true CN108321155A (zh) | 2018-07-24 |
| CN108321155B CN108321155B (zh) | 2021-02-02 |
Family
ID=62892326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711352234.2A Expired - Fee Related CN108321155B (zh) | 2017-12-15 | 2017-12-15 | 基于bjt的集成电路抗静电转接板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321155B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4963024B2 (ja) * | 2006-01-20 | 2012-06-27 | 株式会社豊田中央研究所 | 静電気保護用半導体装置 |
| US9373613B2 (en) * | 2013-12-31 | 2016-06-21 | Skyworks Solutions, Inc. | Amplifier voltage limiting using punch-through effect |
-
2017
- 2017-12-15 CN CN201711352234.2A patent/CN108321155B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN108321155B (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8492260B2 (en) | Processes of forming an electronic device including a feature in a trench | |
| US8558345B2 (en) | Integrated decoupling capacitor employing conductive through-substrate vias | |
| CN108109957A (zh) | 系统级封装抗静电转接板 | |
| US20150262914A1 (en) | Semiconductor device | |
| CN108122889B (zh) | 基于横向二极管的tsv转接板 | |
| CN208422908U (zh) | 基于bjt的系统级封装抗静电转接板 | |
| CN208315547U (zh) | 基于bjt的集成电路抗静电转接板 | |
| TWI826772B (zh) | 三維記憶體元件的接觸焊墊及其製造方法 | |
| CN108109996B (zh) | 基于二极管的集成电路抗静电转接板及其制备方法 | |
| CN108321155A (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN108109989A (zh) | 集成电路转接板 | |
| CN108321146A (zh) | 基于bjt的集成电路抗静电转接板及其制备方法 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108109953B (zh) | 用于系统级封装的tsv转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN102751172A (zh) | 集成无源器件及其制作方法 | |
| CN208655641U (zh) | 集成电路转接板 | |
| US20190348438A1 (en) | Semiconductor device and method of fabricating the same | |
| CN108054133A (zh) | 集成电路抗静电转接板及其制备方法 | |
| CN108109959B (zh) | 基于bjt的集成电路抗静电转接板及其制备方法 | |
| US11844207B2 (en) | Semiconductor device including buried contact and method for manufacturing the same | |
| CN108091623A (zh) | 基于bjt的系统级封装抗静电转接板 | |
| CN108109961A (zh) | 基于二极管的集成电路抗静电转接板及其制备方法 | |
| CN208208757U (zh) | 集成电路抗静电转接板 | |
| WO2024012342A1 (zh) | 芯片和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210202 |