CN102386145A - 包括沟槽内的特征件的电子器件 - Google Patents

包括沟槽内的特征件的电子器件 Download PDF

Info

Publication number
CN102386145A
CN102386145A CN2011101870234A CN201110187023A CN102386145A CN 102386145 A CN102386145 A CN 102386145A CN 2011101870234 A CN2011101870234 A CN 2011101870234A CN 201110187023 A CN201110187023 A CN 201110187023A CN 102386145 A CN102386145 A CN 102386145A
Authority
CN
China
Prior art keywords
feature
groove
tube core
core substrate
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101870234A
Other languages
English (en)
Other versions
CN102386145B (zh
Inventor
小J·M·帕西
G·M·格里瓦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN201610882887.0A priority Critical patent/CN106158736B/zh
Publication of CN102386145A publication Critical patent/CN102386145A/zh
Application granted granted Critical
Publication of CN102386145B publication Critical patent/CN102386145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

一种可以被图形化以限定沟槽和特征件的半导体衬底。在一个实施例中，能够形成沟槽使得在以材料填充了沟槽之后，在衬底薄化操作期间可以使所填充沟槽的底面部分暴露。在另一个实施例中，沟槽能够以热氧化物来填充。特征件能够具有减小在特征件和沟槽壁之间的距离将于随后的处理期间改变的可能性的形状。一种结构，能够至少部分形成于沟槽之内，其中该结构能够通过利用沟槽的深度而具有相对大的面积。该结构对制成诸如无源零件和穿过衬底的通孔的电子零件能够是有用的。限定沟槽并形成结构的工艺序列能够对于许多不同的工艺流程来调整。

Description

包括沟槽内的特征件的电子器件
技术领域
本公开涉及电子器件以及形成电子器件的工艺，并且更特别地涉及包括在沟槽内的特征件(feature)的电子器件及其形成工艺。
背景技术
穿过晶片的通孔典型地被用来形成在堆叠结构的不同管芯之间的连接。此类通孔能够通过在晶片的其中一个主表面上形成电路来形成。然后通过背研磨或其它机械操作使晶片变薄，并且然后形成通孔通过晶片的全部或基本上全部的剩余厚度。每个通孔具有类似于但稍微小于由键合焊盘所占用的区域的宽度。由此，通孔的宽度为50微米或更大。通孔包括体硅、多晶硅、元素金属、金属合金、导电性金属氮化物或者它们的组合并且不包括分立的内部特征件。换言之，通孔是简单的微型丝线。晶片被切单以形成个体管芯，并且管芯然后能够被堆叠使得由于通孔而在叠层之内一个管芯的键合焊盘与另一个管芯的键合焊盘电连接。堆叠的管芯被贴附于封装衬底，并且封装衬底和堆叠的管芯的组合被组装到完成的集成电路之内。
图1包括在现有技术的电子器件中使用的结构12的顶视图的图示。结构12被用来以穿过晶片的通孔在诸如成像传感器和微型封装应用那样的应用中形成电连接。结构12通过蚀刻管芯衬底10以形成导电中心特征件14以及围绕中心特征件14的环形沟槽16的方式来形成。管芯衬底12和中心特征件14具有基本上相同的组成和晶体取向。中心特征件具有100微米的典型宽度，并且沟槽具有15微米的宽度和达数百微米的深度。热氧化被执行以沿着中心特征件14和环形沟槽16的暴露侧壁形成内衬氧化物18。环形沟槽16的剩余部分以介电材料19来填充。
附图说明
实施例通过实例的方式来示出并且不限制于附图。
图1包括在现有技术的电子器件中使用的结构的顶视图。(现有技术)。
图2包括根据在此所描述的概念在一个沟槽之内的特定特征件的顶视图。
图3包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图4包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图5包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图6包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图7包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图8包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图9包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图10包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图11包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图12包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图13包括根据在此所描述的概念在另一个沟槽之内的另一个特定特征件的顶视图。
图14包括根据在此所描述的概念在一个沟槽之内的一组特定特征件的顶视图。
图15包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图16包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图17包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图18包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图19包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图20包括根据在此所描述的概念在另一个沟槽之内的另一组特定特征件的顶视图。
图21包括含有图5的特征件的同轴馈通的顶视图。
图22包括含有图5的特征件的三轴馈通的顶视图。
图23包括根据在此所描述的概念在一组特定沟槽之内的一组特定特征件的顶视图。
图24包括在将层形成于衬底上之后工件的一部分的截面图的图示。
图25包括图24的工件在将沟槽蚀刻于衬底内之后的截面图的图示。
图26包括图27的工件在形成内衬绝缘层并以材料填充沟槽的剩余部分之后的截面图的图示。
图27包括图26的工件在形成并图形化绝缘层之后的截面图的图示。
图28包括图27的工件在形成互连之后的截面图的图示。
图29包括图28的工件在去除衬底的背面部分之后的截面图的图示。
图30包括图29的工件在形成并图形化绝缘层并且使材料在沟槽内的部分暴露之后的截面图的图示。
图31包括图30的工件在形成凸块下金属化和凸块金属化之后的截面图的图示。
图32包括其中电容器形成于沟槽之内并且与电容器电极的电连接沿着衬底的同一面的工件的一部分的截面图的图示。
图33包括其中电容器位于沟槽之内并且与电容器电极的电连接沿着衬底的相反面的工件的一部分的截面图的图示。
图34包括其中二极管位于沟槽之内的工件的一部分的截面图的图示。
图35包括其中导电材料在不同沟槽之内的不同部分按特定的布置来电连接的工件的一部分的顶视图的图示。
本领域技术人员应当意识到在附图中的元件为了简单和清晰起见而示出并且不一定按比例画出。例如，可以将附图中的某些元件的尺寸相对其它元件进行夸张以帮助提高对本发明的实施例的理解。
具体实施方式
下面提供了结合附图的描述以帮助理解在此所公开的教导。下面的讨论将聚焦于教导的具体实现方式和实施例。在此提供了这个焦点以帮助描述教导并且不应当被理解为对该教导的范围或适用性的限定。然而，在本申请中无疑能够利用其它的教导。虽然在此描述了数值范围以提供对特定实施例更好的理解，但是在阅读了本说明书之后，本领域技术人员应当意识到在不脱离本发明的范围的情况下可以使用数值范围之外的值。
词语“有源零件”意指包括控制电极的电子零件，该控制电极在被施以适当的偏压时开启或关闭电子零件，使得在电子零件的电流电极之间的电流流过或不流过。有源零件的实例包括双极晶体管、场效应晶体管、半导体控制整流器、晶闸管等。
词语“电极零件”意指作为或者能够轻易地形成为电路的一部分的零件。电子零件的实例包括有源零件、无源零件、互连、通孔等。
词语“金属”或其任何变型在涉及材料时意指的材料，无论是否是分子化合物，其包括位于第1族到第12族的任何族之内，位于第13族到第16族之内的元素，沿着由原子序数13(Al)、31(Ga)、50(Sn)、51(Sb)和84(Po)所限定的线并位于该线以下的元素。金属本身不包括Si或Ge。与元素周期表内的列对应的族号使用了“新表示法”公约，这可参见CRC Handbook of Chemistry and Physics(第81版，2000-2001)。
词语“无源零件”意指在作为电子电路的一部分时显著影响电压或电流的电子零件，其中该电子零件不具有控制电极。无源零件的实例包括电容器、二极管、电感器、电阻器等。对本说明书而言，互连和通孔不是无源零件。
词语“基本上填充”在涉及被形成于开口或沟槽之内的材料时，意指开口或沟槽的大部分，或者开口或沟槽的剩余部分的大部分(如果之前已经形成了内衬层、阻挡层或其它相对薄的层)由材料所填充。注意，偶发的孔洞可能在以材料基本上填充开口或沟槽时形成。词语“基本上完全填充”意指开口或沟槽的基本上全部或者开口或沟槽的剩余部分的基本上全部由材料所填充，没有显著数量的孔洞形成于开口或沟槽之内。
词语“包括”、“包含”、“含有”、“具有”、“拥有”、“带有”或其任何其它变型，意欲覆盖非排它性的包括。例如，包括一系列特征件的方法、物品或装置并不一定仅限于那些特征件而是可以包括未明确列出的或者该方法、物品或装置所固有的其它特征件。此外，除非有与此相反的明确规定，否则“或(or)”指的是包含性的或而不是排它性的或。例如，条件A或B在下列情况之一下即得以满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或不存在)，以及A和B两者均为真(或存在)。
此外，“一(a)”或“一个(an)”的使用被用来描述在此所描述的元件和零件。这仅为了方便并给出本发明的范围的一般意义而进行。该描述应当这样理解：除非另有明确规定，否则复数形式包括一个或至少一个以及单数形式也包括复数形式。例如，当在此描述单个项目时，可以使用多个项目来代替单个项目。类似地，在这里描述了多个项目的情形中，单个项目可以代替该多个项目。
除非另有规定，否则在此所使用的所有的技术和科学术语具有与本发明所属领域的技术人员的通常所理解的含义相同的含义。材料、方法和实例只是说明性的而非意指是限制性的。对于在此没有描述的范围，关于具体的材料和处理动作的许多细节是常规的并且可以在半导体和电子领域内的教材及其它资源中找到。
精细成形的特征件能够形成于深的沟槽之内，其中所述特征件即使在环绕特征件的沟槽由材料所填充的地方被处理时也基本上将它们的形状维持。在一个实施例中，特征件从顶部看来能够具有包括显著提高特征件的机械稳定性的段(segment)的形状。在另一个实施例中，特征件从顶部看来能够是环的形状。特征件的两种类型都能够显著地提高机械稳定性并且能够允许沟槽形成达至少大约40微米或更深的深度并允许由材料基本上填充，同时该特征件与衬底的侧壁以及与其它直接相邻的特征件(如果存在)之间维持基本上相同的间距。在此所描述的实施例能够在仅占用相对较小面积的管芯衬底的同时实现相对较大的尺寸。在下面的描述中，将描述形成基础的构建块的不同形状的特征件和沟槽。明显地，在不脱离所附权利要求书的范围的情况下可以使用许多其它形状。
图2包括工件20的一部分的顶视图的图示，该工件20包括管芯衬底22、具有I形梁形状的特征件24以及在管芯衬底22和特征件24之间的沟槽26。特征件24包括段242、244和246。与仅具有段242的另外特征件相比，段244和246有助于提高特征件24的机械稳定性。段242、244和246的长沿着不同的线展开，其中与段244和246的长对应的线基本上相互平行。在另一个实施例(没有示出)中，段244和246的长相互不平行。
段242具有段宽度(“S”)248。S能够至少与用来图形化工件20以形成特征件24的光刻工具的分辨率极限一样大。在一个实施例中，S为至少大约0.6微米，以及在另一个实施例中，S为至少大约0.8微米。在理论上，S值没有已知的上限；但是，随着S增大，由沿着主表面的特征件24所占用的管芯衬底的面积大小变得更大。S可以高达5微米，因为在大于5微米时，能够使用另外更简单的形状，例如实心圆(参见图1)或其它实心平面形状。因为在此所描述的实施例能够用来减小特征件的尺寸，同时仍然维持可接受的机械稳定性，所以S能够小于2.0微米。在一个实施例中，S不大于大约1.6微米，以及在另一个实施例中，S不大于大约1.4微米。在特定的实施例中，S的范围为大约0.8～大约1.2微米。与段242相比，段244和246能够具有相同的宽度或不同的宽度。
沟槽26具有沟槽宽度(“T”)268。T能够至少与用来图形化工件20以限定沟槽26的光刻工具的分辨率极限一样大。注意，沟槽26的宽度能够随深度的变化而变化，因为与沟槽26的顶部相比，沟槽26在沟槽26的底部附近可以更窄。因而，在沟槽26内于最接近于有源零件由此形成的管芯衬底22的主表面的高度处测量T。与S相似，T值没有已知的上限；但是，随着T增大，由沿着主表面的沟槽26所占用的管芯衬底的面积大小变得更大。此外，相对宽的沟槽需要较长时间的沉积和更多的材料来填充。沟槽可以或可以不从顶部到底部或者从底部到顶部逐渐变小，或者以某种有利于器件结构或器件性能或者改进制造的方式向外张开。因而，从实际的观点看，T可以高达10微米。在一个实施例中，T不大于大约10微米，以及在另一个实施例中，T不大于大约4.0微米。在特定的实施例中，T的范围为大约0.8～大约3.0微米。在特征件24的每个边与其最接近的沟槽26的对应边之间的距离能够是针对尺寸T所描述的任何尺寸。距离可以是基本上相同的或者是沿着特征件24的不同边而不同的。在图2所示的实施例中，沟槽26在沿着管芯衬底22的主表面的所有位置具有基本上相同的宽度。
图3包括工件30的一部分的顶视图的图示，该工件30包括管芯衬底32、具有I形梁形状的特征件34以及在衬底32和特征件34之间的沟槽36。与特征件24相似，特征件34包括段342、344和346。特征件34对在沟槽36之内形成隔离结构能够是有用的。与特征件24不同，特征件34在特征件34的相对端具有凹口347和349。从顶视图看，凹口347和349有助于使特征件34各边之间的距离在沿着特征件34的周边的基本上所有点处都保持较均匀。因而，特征件34被热氧化，使得沿着特征件34的所有边在任意特定高度处的完全氧化基本上同时发生。将特征件34与特征件24进行比较；在特征件24的热氧化期间并且在相同的高度，特征件24中与段242和244的相交点以及段242和246的相交点对应的部分在特征件24的剩余部分被氧化时可以不被完全氧化。因而，特征件34不太可能将管芯衬底材料的残余刺突或针状体留在隔离结构之内。因而，特征件34对形成很深的隔离结构能够是有用的，并且在特定的实施例中，在管芯衬底32的一部分被去除之后可以延伸基本上完全通过管芯衬底32。该结构还提高了通孔结构的强度和稳定性。前面为特征件24所描述的S和T的值可以用于特征件34的段342、344和346的宽度，以及沟槽36的宽度。
T可以被表示为S的关系式。该关系在形成隔离结构时能够是有用的，在所述隔离结构中以热氧化物来填充沟槽36，其中热氧化消耗特征件34的基本上全部至沟槽36内达几十微米的深度。在一个实施例中，T为至少大约0.9倍的S，以及在另一个实施例中，T不大于大约5.0倍的S。在特定的实施例中，T的范围为大约1.0～大约4.0倍的S，以及在另一特定的实施例中，T的范围能够为大约1.3～大约3.0倍的S。例如，当S为0.8微米时，T的范围能够为大约1.2～大约2.0微米；当S为1.0微米时，T的范围能够为大约1.4～大约2.4微米；以及当S为1.2微米时，T的范围能够为大约1.6～大约2.8微米。这些范围只是示例性的而并非意指在给定特定的S值的情况下限制T值的范围。
在非限制性的实施例中，特征件34具有在最接近管芯衬底32的主表面的高度所测得的总长度(“L”)382和总宽度(“W”)。能够将L确定为前面所描述的S和T的函数。在特定的实施例中，L处于4倍的S与3倍的T之和或(4T+3S)(当表示为公式时)的20％以内。在另一特定的实施例中，L处于(4S+3T)的10％以内，以及在又一特定的实施例中，L处于(4S+3T)的5％以内。W能够被表示为L的函数。在一个实施例中，W为至少0.4L，以及在另一个实施例中W为至少0.6L。在特定的实施例中，W的范围为大约0.45L～大约0.55L。
虽然已经针对特征件34和沟槽36描述了S和T之间的关系，但是任何一种或多种此类关系能够扩展到在此所描述的其它特征件的段的宽度以及其它沟槽的宽度，包括特征件24和沟槽26。类似地，在L和W相对彼此之间的关系以及S和T的关系也可以用于特征件24和沟槽26。
图4和5示出了Y形特征件和对应的沟槽。图4包括工件40的一部分的顶视图的图示，该工件40包括管芯衬底42、具有Y字形状的特征件44以及在管芯衬底42和特征件44之间的沟槽46。特征件44包括段442、444和446，它们每一个从特征件44的中心沿着不同的方向延伸。段442具有段宽度448，段宽度448能够具有前面针对图2中的特征件24为尺寸S所描述的任何值。段444和446也具有能够具有前面针对图2中的特征件24为尺寸S所描述的任何值的段宽度。至于段442、444和446相互之间，它们能够具有彼此相比基本上相同的或不同的段宽度。
段442、444和446的长度不具有理论上已知的上限；但是实际上，例如管芯衬底42的可用面积能够提供实际的上限。在一个实施例中，段442、444和446的长度不大于50微米，以及在另一个实施例中，长度不大于9微米。在又一个实施例中，段的长度至少与段442、444和446的最窄的宽度一样长，以及在另一个实施例中，每个段的长度为同一段的宽度的至少两倍。在特定的实施例中，段442、444和446的长度的范围为大约1.2～大约4.0微米。沟槽结构可以沿着衬底的所选晶面来取向以控制包括通孔结构的各个层的氧化或沉积，例如，使段沿着{100}或{110}或{111}方向(或者在其它衬底材料中为其它方向)排列。
沟槽46被成形为使得与图5中的特征件54和沟槽56相比，沿着沟槽46的边的任意点与特征件44的对应的最近点之间的距离更均匀。沟槽46具有能够具有前面针对图2的沟槽26为尺寸T所描述的任何值的沟槽宽度468，或者具有针对图3中的特征件34和沟槽36所描述的T和S之间的关系。
图5包括工件50的一部分的顶视图的图示，该工件50包括管芯衬底52、具有Y字形状的特征件54以及在管芯衬底52和特征件54之间的沟槽56。特征件54能够具有针对图4的特征件44所描述的任何属性。图5中，沟槽56不同于沟槽46的地方在于与图4中的沟槽46的对应区域相比，沟槽56的与段542、544和546的端部最接近的侧面更成方形。从物理设计的观点看，当使用计算机来在集成电路设计中确定沟槽56的布置时图5的沟槽56可以允许进行更简单的计算。除了沟槽56的角的形状，该沟槽能够具有针对图4的沟槽46所描述的任何属性。在阅读了本说明书之后，本领域技术人员将能够确定究竟是图4的沟槽46还是图5的沟槽56为它们的特定应用提供了更好的选择。
能够使用特征件的其它形状，它们具有的段在如图6到10所示的实施例中能够有助于提高机械稳定性。图6包括工件60的一部分的顶视图的图示，该工件60包括管芯衬底62、具有交叉形状的特征件64以及在管芯衬底62和特征件64之间的沟槽66。特征件64包括各自从特征件64的中心沿着不同的方向延伸的段642、644、646和648。沟槽可以只具有两个段。图7包括工件70的一部分的顶视图的图示，该工件70包括管芯衬底72、具有交叉形状的特征件74以及在管芯衬底72和特征件74之间的沟槽76。特征件74包括各自从特征件74的中心沿着不同的方向延伸的段742和744。段742和744具有不同的宽度。该特征件不需要具有直线形状的段。图8包括工件80的一部分的顶视图的图示，该工件80包括管芯衬底82、特征件84以及在管芯衬底82和特征件84之间的沟槽86。特征件84包括曲线段842和直线段844。曲线段842能够大致是圆形(如图所示)、椭圆形、长椭圆形或另外的曲线形状。直线段844能够有助于给曲线段842提供机械稳定性，或相反。
特征件不需要具有彼此相交成锐角的段。图9包括工件90的一部分的顶视图的图示，该工件90包括管芯衬底92、具有V字形状的特征件94以及在管芯衬底92和特征件94之间的沟槽96。特征件94包括相交成锐角的段942和944。特征件可以是相对复杂的。沟槽106的形状不一定匹配特征件的外周边。图10包括工件100的一部分的顶视图的图示，该工件100包括管芯衬底102、特征件104以及在管芯衬底102和特征件104之间的沟槽106。注意，沟槽106具有六边形的外周边，并且特征件104不具有复杂的外周边且不是六边形的。沟槽106的外周边的六边形对自动物理设计工具可以是有用的。在图10中，特征件104包括垂直的段1040、1044和1048以及水平的段1042和1046。
前面针对图2和3所描述的尺寸S和T的值以及它们的关系能够用于图6到10中的特征件和沟槽。注意，在图10中，垂直的段1044与垂直的段1040和1048间隔开值T，因为在垂直的段1040、1044和1048之间的空间是沟槽106的某些部分。
环形特征件可以用来提高特征件的机械稳定性。图11包括工件110的一部分的顶视图的图示，该工件110包括管芯衬底112、具有圆形环的特征件114、在管芯衬底112和特征件114之间的沟槽116以及由环所限定的沟槽119。与图1的特征件14的直径相比，特征件114的环形状使特征件能够具有更小的外直径，同时仍然保持机械稳定性。例如，图11的特征件114的外直径可以是大约3微米并且仍然允许沟槽116和119深40微米以上，以及在另一个实施例中深100微米以上。图1的特征件14将很可能需要至少30微米的直径以在大约40微米的深度获得同样的机械稳定性。
环形特征件的形状不需要是圆形的。图12包括工件120的一部分的顶视图的图示，该工件120包括管芯衬底122、具有方行或矩形环的特征件124、在管芯衬底122和特征件124之间的沟槽126以及由环所限定的沟槽129。在其它的实施例中，可以将其它形状用于环形特征件。图13包括工件130的一部分的顶视图的图示，该工件130包括管芯衬底132、具有六边形环的特征件134、在管芯衬底132和特征件134之间的沟槽136以及由环所限定的沟槽139。在其它的实施例中，可以将其它形状用于环形特征件。前面针对图2和3所描述的尺寸S和T的值以及它们的关系能够用于图11到13中的特征件和沟槽。
本发明已经公开了多种不同形状的特征件和沟槽。在阅读了本说明书之后，本领域技术人员应当意识到在不脱离教导的情况下，在此能够使用用于特征件和沟槽的许多其它形状。
图14到23示出了其中能够基于在前面图形中所描述的单元使用的特征件的阵列的实施例。一般而言，沟槽的数量对应于将在管芯衬底内形成的零件或较大零件的部件的数量。与前面所描述的单元相似，在此所示出和描述的特定实施例只是示例性的并且不限定在此所描述的概念。
图14和15示出了具有位于沟槽内的I形梁形状的特征件。图14和15能够通过沿着行或列交错特征件的位置使特征件在沟槽内相对紧密堆积。图14和15每个都能够用于形成沟槽之内的电子零件或基本上填充了由所示沟槽限定的区域的隔离结构。在特定的实施例中，隔离结构基本上完全填充由所示沟槽限定的区域。可以使用在顶表面、底表面或两个表面上的导电互连来选择性地连接特征件。
图14包括工件140的一部分的顶视图的图示，该工件140包括管芯衬底142，特征件141、143、145和147，以及在管芯衬底142与特征件141、143、145和147之间和在特征件自身之间的沟槽146。特征件141、143、145和147每个都基于图2中的特征件24。图15包括工件150的一部分的顶视图的图示，该工件150包括管芯衬底152，特征件1512、1532、1552和1572，局部特征件1514、1516、1518、1534、1536、1554、1556、1574、1576和1578，以及在管芯衬底152与特征件151、153、155和157之间和在特征件自身之间的沟槽156。特征件和局部特征件每个都基于图3中的特征件34。图15中的实施例的物理设计很好地适合于通过热氧化来形成隔离结构。
图16到18示出了位于沟槽之内的具有Y字形状的特征件。图16包括工件160的一部分的顶视图的图示，该工件160包括管芯衬底162、特征件1641到1646以及在管芯衬底162与特征件1641到1646之间和在特征件自身之间的沟槽166。特征件1641到1646和沟槽166每个都基于图5中的特征件54和沟槽56。注意，特征件1641到1646按行和列来取向，其中特征件1641到1646的取向在直接相邻的行之间交替。图16中的实施例的物理设计很好地适合于通过热氧化来形成隔离结构。
图17包括工件170的一部分的顶视图的图示，该工件170包括管芯衬底172、特征件1741到1746以及在管芯衬底172与特征件1741到1746之间和在特征件自身之间的沟槽176。特征件1741到1746和沟槽176每个都基于图5中的特征件54和沟槽56。注意，特征件1741到1746按行和列来取向，其中特征件的取向是这样的：沿着列，特征件的中心沿直线铺开，并且沿着行，特征件的中心相交错。
图18包括工件180的一部分的顶视图的图示，该工件180包括管芯衬底182、包括特征件1841的特征件、以及在管芯衬底182与特征件之间和在特征件自身之间的沟槽186。每个特征件都基于图4中的特征件44和沟槽46。注意，这些特征件类似于图16中的特征件那样来取向。注意，沟槽186的整体形状形成90°的弯曲。该弯曲能够用来避免在已经形成了或将会随后形成电子零件的地方形成沟槽。电子零件能够包括有源零件，例如晶体管，或无源零件，例如电阻器、电容器、二极管等。在另一个实施例(没有示出)中，沟槽的整体形状能够形成不同的角度，例如45°。
环形特征件能够使用于阵列中。图19包括工件190的一部分的顶视图的图示，该工件190包括管芯衬底192，限定了环1991到1995的特征件1941到1945，以及在管芯衬底192与特征件1941到1945之间和在特征件自身之间的沟槽196。特征件1941到1945、沟槽196和环1991到1995每个都基于图13中的特征件134、沟槽136和环139。电子零件能够形成于每个沟槽196和环1991到1995之内。
复杂的特征件还可以按阵列图形来布置。图20包括工件200的一部分的顶视图的图示，该工件200包括管芯衬底202、特征件2041到2045以及在管芯衬底202与特征件2041到2045之间和在特征件自身之间的沟槽206。特征件2041到2045和沟槽206每个都基于图10中的特征件104和沟槽106。
图21和22示出了能够用于n轴连接器的物理设计。图21包括工件210的一部分的顶视图的图示，该工件210包括管芯衬底212、特征件2142和2144、环219以及在管芯衬底212和特征件2144之间的沟槽216。当导电材料形成于环219和沟槽216之内时，图21的物理设计能够用于形成同轴连接器。图22包括工件220的一部分的顶视图的图示，该工件220包括管芯衬底222，特征件2242、2244和2246，环2292和2294，以及在管芯衬底222和特征件2246之间的沟槽226。当导电材料形成于环2292和2294之内和沟槽226之内时，图22的物理设计能够用于形成三轴连接器。更高次的轴连接器可以通过包含环绕特征件2242的更多环形特征件来创造。
能够使用多个沟槽。图23包括工件230的一部分的顶视图的图示，该工件230包括管芯衬底232、特征件2341到2346以及在管芯衬底232与它们对应的特征件2341到2346之间的沟槽2361到2366。沟槽/特征件组合(即，沟槽与其对应的特征件的组合)的构造能够是按行和列的。如图所示，将沟槽/特征件组合沿着直的行以及交错的或对角的列来构造。还能够使用其它构造。例如，为了提高的封装效率，构造能够包括直的列或叉指型的列。
虽然已经在图2到23中示出了示例性的物理设计，但是还能够使用其它的物理设计。所示的沟槽和图形的许多方面能够被放入其它的组合中。例如，可以修改在图6到9、11和12中示出的任何单元，使得多个特征件位于单个沟槽之内。在另一个实施例中，多个沟槽/特征件组合，例如在图3到13中示出的任何沟槽能够类似于图23的实施例那样来实现。可以使用此类沟槽/特征件组合的许多不同的构造。在又一个实施例中，管芯衬底可以限定不同的沟槽，其中所述沟槽包括不同数量的特征件。在另一个实施例中，不同形状的特征件能够用于同一管芯衬底，以及在特定的实施例中，不同形状的特征件可以位于同一沟槽之内。
沟槽或沟槽组的许多不同的物理设计能够根据特定的应用来调整。在一个实施例中，沟槽或沟槽组能够位于其上将形成键合焊盘的地方。在另一个实施例中，沟槽或沟槽组可以形成于管芯衬底的未使用部分，例如在集成电路的功能单元之间。例如，沟槽或沟槽组可以位于高电压零件与其关联的控制电路之间，位于存储阵列与处理单元(例如，中央处理单元、图形处理单元等)之间。在又一个实施例中，具有多个特征件的单个沟槽可以环绕包括对信号或者在沟槽之外的不同区域内的其它电子零件的操作相对灵敏的电子零件的区域。接地平面(或其它基本上恒压的结构)或绝缘材料可以形成于沟槽之内。在阅读了本说明书之后，本领域技术人员应当意识到许多其它的物理设计能够根据特定的应用来调整。
不同的物理设计能够允许在要制造的电子零件之间的不同电结构。单个沟槽对形成隔离区或单个电子零件能够是有用的。当单个沟槽包括多个特征件时，沟槽内的体积和表面面积都增大。相对大的通孔或者相对高容量的电容器能够形成于该沟槽内。多个沟槽对制造能够允许某些或所有结构串联地、并联地或串并联结合地连接的结构阵列能够是有用的。该配置能够特别好地适合于为特定的应用调谐集成电路。在一个实施例中，所连接的结构的数量以及它们连接的方式(例如，串联对比于并联)能够影响电感器的匝数、总电阻、总电容等。例如，将要在特定的频率下操作的天线可能需要两匝电感器，而将要在另一特定频率下操作的天线可能需要五匝电感器。可以使用熔丝型或反熔丝型连接器，并且能够使用激光或其它局部能量源来熔吹熔丝或完成电路(用于反熔丝)。具有(或缺少)不同的电连接的性能使具有许多潜在的电路结构的更大的灵活性能够成为可能。在阅读了本说明书之后，本领域技术人员应当能够确定如何给特定的应用实施特定的物理设计。
现在来考虑形成包括沟槽和特征件的电子器件的工艺。图24包括工件241的一部分的截面图的图示，该工件241包括管芯衬底243。管芯衬底243能够包括单晶半导体晶片、绝缘体上半导体晶片、平板显示器(例如，在玻璃板之上的硅层)或者通常用来形成电子器件的其它的衬底。管芯衬底243在图24中示出的部分包括含有n型或p型掺杂剂的第14族元素(例如，碳、硅、锗，或者它们的任意组合)。在另一个实施例中，管芯衬底243包括III-V或II-VI族半导体材料。
管芯衬底243包括由初始厚度分开的主表面2432和2434。有源的或其它电子零件将形成于主表面2432之内或之上。在特定的实施例中，没有电子零件沿着主表面2434形成因为随后的背研磨或其它操作将被执行以显著减小管芯衬底243的厚度。当管芯衬底243为晶片的形状时，初始的厚度基本上对应于在执行任何处理之前的晶片的厚度。在一个实施例中，厚度可以不大于大约2000微米，以及在另一个实施例中，厚度可以不大于大约900微米。在又一个实施例中，厚度为至少大约300微米，以及在另一个实施例中，厚度为至少大约400微米。在特定的实施例中，厚度的范围为大约600～大约800微米。
绝缘层2452和停止层2454(例如，抛光停止层或蚀刻停止层)使用热生长技术、沉积技术或者它们的组合依次形成于衬底243之上。焊盘层2452和停止层2454各自都能够包括氧化物、氮化物、氧氮化物、另外适合的材料或者它们的组合。在一个实施例中，与停止层2454相比，焊盘层2452具有不同的组成。在特定的实施例中，焊盘层2452包括氧化物，以及停止层2454包括氮化物。掩模层247形成于停止层2454之上并且被图形化以限定开口249，在该开口249之下将形成在衬底243内的沟槽。从顶视图(没有示出)看，开口249对应于要形成的沟槽的形状，例如图2到23中的沟槽。在一个实施例中，掩模层247包括有机抗蚀材料并且具有至少0.8微米的厚度。若需要或要求，则能够增大掩模层247的厚度，因为随后将要形成的沟槽可以是显著地深的。例如，掩模层247能够为至少大约1.2微米厚或者至少大约1.5微米厚。此外，掩模层247能够包括多层膜。
蚀刻操作被执行以图形化焊盘层2452、停止层2454及衬底243以限定沟槽252，如图25所示。虽然为简化图形而没有在图25中示出，但是衬底243如图24所示的那样向主表面2434延伸。参考图25，沟槽具有自主表面2432起测量的深度254。深度254能够为至少大约40微米。在一个实施例中，深度254能够为至少大约75微米，以及在另一个实施例中，能够为至少大约110微米，至少大约200微米或更深。沟槽252的形状在沟槽的底部附近与更接近于主表面2432的位置相比能够是稍微较窄的。由此，前面针对图2到23所描述的特征件和沟槽的宽度可以逐渐变小。沟槽的底部一般是平坦的；但是能够使在每个沟槽的侧壁和底部之间的角变圆。蚀刻由许多使用诸如在US 7285228中所描述的工艺那样的蚀刻工艺的深硅蚀刻工具来执行，其中在此以引用的方式将US 7285228全文并入本文。该专利所公开的工艺是用于高纵横比的深硅蚀刻的众所周知的工艺，该深硅蚀刻工艺在沟槽壁的各向同性表面钝化，沟槽底部的反应离子蚀刻钝化清洗以及沟槽底部开口的各向同性硅蚀刻之间循环。在一个实施例中，硅对有机抗蚀材料的选择率(selectivity)的范围能够为大约80∶1～100∶1。如果掩模使用并不被氟显著蚀刻的金属，例如AlN掩模，则选择率可以是充分较高的。垂直的或锥形的或成形状的沟槽可以由蚀刻条件控制。在形成沟槽252之后，掩模层247被去除。
管芯衬底243在沟槽252之间的部分对应于特征件，例如前面针对图2到23所描述的任何特征件。在任意特定的高度，特征件的组成和晶体取向基本上与管芯衬底243相同。因而，如果管芯衬底243是具有沿着主表面2432的(100)晶面的基本上单晶的半导体晶片，则特征件将同样是具有沿着(100)晶面的最上层表面的基本上单晶的半导体。如果管芯衬底243沿着沟槽的深度254在不同的高度具有基本上恒定的掺杂分布，则特征件将同样具有相同的掺杂分布。如果管芯衬底243是绝缘体上半导体晶片(没有示出)并且沟槽252延伸通过绝缘层，则管芯衬底243和特征件每个都将具有基本上相同厚度的设置于体半导体衬底之上的半导体和绝缘层。
图26包括在形成了绝缘层262并以材料264填充了沟槽之后的工件241的截面图的图示。注意，沟槽和特征件的形状使用针对图2到23所描述的形状来形成，在沟槽之间的特征件的形状基本上如之形成。换言之，特征件在沟槽被填充时没有显著弯曲、扭曲，或者另外在沟槽内移动。因而，所观察到的特征件的与现有技术中大致相同大小的移动能够被减小或者甚至基本上被去除。结果，在结构中可以使用更小的尺寸，导致面积的更有效的使用。
能够形成绝缘层262以在形成材料264之前使沟槽的侧壁和底部隔离。在一个实施例中，绝缘层262具有不大于90nm的厚度，以及在另一个实施例中，具有不大于50nm的厚度。在又一个实施例中，绝缘层262具有至少11nm的厚度，以及在另一个实施例中，绝缘层262具有至少20nm的厚度。在又一个实施例中，绝缘层可以不存在。绝缘层262能够包括氧化物、氮化物、或氧氮化物并且能够通过热的方法或沉积来形成。在特定的实施例中，热氧化被执行以形成绝缘层262。当停止层2454包括氮化物时，停止层2454能够充当氧化阻挡层以减少衬底243沿着主表面2432的氧化。
材料264能够包括其形式可以是单层、多层、单层膜或多层膜的单一材料或多种材料。材料264能够是导电的、电阻性的、绝缘体或者它们的组合(例如，当在沟槽内形成电容器时)。实际材料，材料的组成和种类都将取决于要形成的电子零件。在图26所示的特定的实施例中，将形成穿过晶片的通孔，并且因此，材料262是导电的。材料262包括非晶硅、多晶硅、金属(元素金属，相对于分子化合物)、合金、金属氮化物、金属半导体化合物、金属-半导体-氮化合物等。材料262的组成可以取决于材料262形成的时间。区域266能够是其中诸如有源零件(例如，晶体管)、无源零件(例如、电阻器、电容器、二极管等)或者它们的组合那样的电子零件被至少部分地形成于衬底243内的区域。如果材料262在将该电子零件形成于衬底243内之前形成，则材料262可能必须经受住相对高的温度，例如大于800℃。示例性的材料能够包括硅或难熔金属元素。如果材料262在将该电子零件形成于衬底243内之后形成，则材料262可以不需要经受住大于800℃的温度。在特定的实施例中，材料262仅在层间电介质(ILD)/互连序列前面或者作为其一部分形成，并且材料262可以暴露于高为500℃的温度下。示例性的材料能够包括硅或难熔金属元素、铜、银、贵金属元素或者它们的组合。
若需要或要求，能够在形成材料264之前将绝缘层262从沟槽内去除以形成体接触，从而能够将衬底243偏压至与材料264基本上相同的电压。材料264可以包括粘附膜、阻挡膜及导电填充膜。在特定的实施例中，粘附膜包括难熔金属，阻挡层包括难熔金属氮化物，以及导电填充膜包括与粘附膜不同的难熔金属。在另一特定的实施例中，材料264包括掺杂多晶硅。
材料264能够通过使用化学气相沉积、物理气相沉积、电镀、涂布、另外适合的技术或者它们的任意组合来沉积材料264的方式形成。在特定的实施例中，材料264被共形沉积。材料264的厚度足够以基本上填充沟槽，以及在特定的实施例中，材料264基本上完全填充沟槽。实际厚度可以取决于沟槽的宽度。随着沟槽变得更宽，因而可能需要更厚的材料264沉积。在一个实施例中，厚度将至少是宽度的一半，并且考虑到沟槽宽度的不均匀性、横过衬底243的材料264的厚度的不均匀性或两者，能够是更厚的。在特定的实施例中，当沟槽的宽度为大约1.6微米时，材料264的厚度可以为大约0.9微米。在另一特定的实施例中，当沟槽的宽度为大约2.8微米时，材料264的厚度可以为大约1.5微米。在阅读了本说明书之后，本领域技术人员应当意识到使材料264变得过厚比使材料264变得过薄更安全。但是，随着厚度增大，将导致更长的沉积时间、更高的材料264成本以及时间更长且成本更高的后续去除操作。因此，在一个实施例中，材料264的厚度不比最宽的沟槽的大约三倍宽度更厚，以及在另一个实施例中，材料264的厚度不比最宽的沟槽的大约两倍宽度更厚。由于沉积，材料264将覆盖于焊盘层2452和停止层2454(没有示出)之上。
去除操作被执行以去除材料264的覆盖于停止层2454之上的部分。去除操作能够使用蚀刻或抛光技术或者使用图形化蚀刻工艺来执行以使导电布线层留在停止层2454(没有示出)之上。材料264的剩余部分的顶部可以沿着与停止层2454的暴露表面基本上相同的高度铺设(如图所示)或者凹陷到该高度之下(没有示出)。
绝缘层272沿着工件的暴露表面形成并且被图形化以将开口274和276限定于材料264之上，如图27所示。沟槽包括一组更接近图形左侧的沟槽(“左沟槽组”)以及另一组最接近图形右侧的沟槽(“右沟槽组”)。开口274使在左沟槽组的所有沟槽之内的材料264暴露。但是，开口276使右沟槽组中的某些(而不是全部)沟槽内的材料264暴露。开口274和276的重要性将在本说明书的后面更详细地描述。绝缘层272能够包括单层膜或多层膜。绝缘层272能够包括氧化物、氮化物、氧氮化物或者它们的任意组合。
互连284和286分别形成于绝缘层272的开口274和276之内，如图28所示。互连284与左沟槽组的所有沟槽内的材料264电连接。但是，互连286与右沟槽组中的某些(而不是全部)沟槽内的材料264电连接。在特定的实施例中，互连284和286与下层的材料264直接接触。互连284和286能够包括单层膜或多层膜。互连284和286能够包括在此针对材料264所描述的任何材料。与材料264相比，互连284和286可以具有相同的或不同的组成。
绝缘层272与互连284和286的组合可以是结合连接至少部分形成于衬底243之内的其它电子零件(没有示出)来使用的层间介电层(“ILD”)/互连层级的一部分或者可以与任何ILD/互连层级分离。
衬底243的一部分被去除以使绝缘层262、材料264或两者的某些部分暴露。在图29中，使绝缘层262的某些部分暴露，并且主表面2934与主表面2432相反。去除能够使用单一操作或多个操作来执行。在一个实施例中，衬底243的大部分使用相对较快的、非选择性的去除技术(例如背研磨、抛光等)来去除。在使绝缘层262暴露之前，使用相对较慢的、更具选择性的去除技术。在特定的实施例中，可以执行干法蚀刻或湿法蚀刻。
绝缘层302沿着主表面2934形成并且被图形化以限定其中暴露了材料264的某些部分的开口304和306，如图30所示。注意，在图30中的工件的视图由图29的工件视图反转而来(旋转180°)以易于理解。在所示出的实施例中，能够将绝缘层302沉积至使得与绝缘层262和材料264对应的突起被覆盖的厚度。绝缘层302能够包括单层膜或多层膜并且能够包括氧化物、氮化物、氧氮化物或者它们的任意组合。然后图形化绝缘层302以限定开口304和306。在一个实施例中，绝缘层262和302具有相似的或者基本上相同的蚀刻特性，使得在到达绝缘层302时不需要改变蚀刻化学或蚀刻条件。蚀刻可以这样执行：使得当到达材料264时，端点被检测到。可以在检测到端点之后执行定时蚀刻以确保使材料264的某些部分暴露于开口304和306内。在特定的实施例中，在开口内的绝缘层262的残余厚度能够为至少5nm，以及在另一个实施例中，至少11nm。在开口内的残余绝缘层262能够有助于在随后的导电材料形成于开口304和306之内时降低在材料262和衬底243之间形成电短路的可能性。
导电部件314和316形成于部分绝缘层302之上以及于绝缘层302中的开口之内，如图31所示。在所示出的实施例中，导电部件314和316直接接触在绝缘层302的开口内所暴露的材料264。导电部件314与互连284电连接，并且导电部件316与互连286电连接。因而，在一个实施例中，材料264能够是可以将沿着主表面2432的有源零件、无源零件或它们的任意组合与在主表面2934处或较接近主表面2934的不同的零件、不同的管芯、封装衬底、印制线路板等进行连接的穿过衬底的通孔的形式。穿过衬底的通孔能够在管芯衬底243没有受到钻孔或切割操作的情况下于管芯衬底243形成之后形成。
导电部件314和316能够包括凸块下金属化层3122和凸块金属化层3124。凸块下金属化层3122能够包括粘附膜、阻挡膜、另外适合的膜或者它们的任意组合。凸块下金属化层3122能够包括针对材料264所描述的任何材料。在特定的实施例中，凸块下金属化层3122能够包括金属、金属合金、金属氮化物或者它们的任意组合，并且凸块金属化层3124能够包括在不大于大约300℃的温度下可以流动的金属或金属合金，使得凸块金属化层3124能够回流并形成与不同的管芯、封装衬底、印制线路板等的电连接。
导电部件314和316使用沉积技术来形成。在一个实施例中，模板掩模(没有示出)被布置于衬底243之上，其中模板掩模具有其中将要形成导电部件(例如导电部件314和316)的开口。工件和模板掩模的组合被布置于沉积工具内，并且能够依次沉积凸块下金属化层3122和凸块金属化层3124以形成导电部件314和316。模板掩模的使用可以排除在形成导电部件314和316时对分开的图形化步骤的需要。在所示出的实施例中，导电部件314和316具有基本上相同的长度，并且绝缘层302的图形能够确定材料264的哪些部分与导电部件314和316接触。以这种方式，相同的模板掩模可以用于不同的集成电路结构。在另一个实施例(没有示出)中，能够设计模板掩模使得导电部件316被调整成更接近材料264被接触的位置(也就是，导电部件316将具有更短的长度)。
在另一个实施例(没有示出)中，绝缘层302能够被沉积并且不以掩模层来图形化。在该实施例中，将沿着所暴露的表面均匀地蚀刻或抛光绝缘层302直到材料264在图30和31所示的全部12个位置都暴露出。导电元件314和316将如同前面所描述的那样来形成。但是，导电部件316将与材料264的全部6个下层部分接触。因为某些部分电浮动，所以在导电部件316与材料264之间的接触将不会引起电短路。由于与材料264的附加部分的接触，与衬底243的电容耦合将是更高的。该工艺将在沿着主表面2934处理工件时不需要形成和图形化任何抗蚀层。
在又一个实施例中，能够使用剥离工艺。在形成了如图30所示的工件之后，能够形成图形化的抗蚀层使得由抗蚀层所限定的开口覆盖于开口304和306之上。凸块下金属化层能够沉积于图形化的抗蚀层之上以及于图形化的抗蚀层中的开口以及开口304和306之内。能够将图形化的抗蚀层连同覆盖该图形化的抗蚀层的凸块下金属化层的一部分一起去除。部分凸块下金属化层能够保持于开口304和306之内。凸块金属化层能够形成于凸块下金属化层之上。在特定的实施例中，凸块金属化层能够选择性地形成于凸块下金属化层之上，例如选择性电镀。
在另一个实施例中，与沿着工件的相反面的绝缘层272以及互连284和286相似，绝缘层302及导电部件314和316能够由ILD/互连所代替。还能够使用有关互连、凸块及其它结构的其它实施例。
如图31所示，在穿过衬底的通孔的应用中使用了材料264。在另一个实施例中，材料264能够是电阻性的。如图31所示，在互连286和导电部件316之间的电阻大约是在互连284和导电部件314之间的电阻的三倍高。在又一个实施例中，材料264的这些部分能够以不同的方式来连接。例如，材料264的这些部分能够串联连接而不是并联连接以考虑到使用不同的连接结构的不同电阻值。
还能够形成其它电子零件。图32包括含有电容器的工件320的一部分的截面图的图示。如图所示，工件320包括具有主表面3232和3234的管芯衬底322。衬底322中于沟槽之间的部分对应于特征件，例如任何一个或多个前面所描述的特征件。绝缘层3230沿着主表面3232形成，沟槽形成于衬底322之内，并且绝缘层3212沿着沟槽的侧壁形成。沟槽以材料来填充，并且在该实施例中，以组合材料来填充。电容器电极层3242、电容器介电层3244和另一个电容器电极层3246依次形成以基本上填充沟槽。电容器电极层3246和电容器介电层3244被图形化以使电容器电极3242暴露。ILD层3260被沉积并被图形化以限定开口，并且互连3262和3264形成于该开口之内。互连3262直接接触电容器电极层3242，并且互连3264直接接触电容器电极层3246。衬底322被变薄，但是在该特定的实施例中，没有达到沟槽的底部。仍然，沟槽延伸通过了衬底322的大部分。与电容器电极的接触沿着衬底322的同一面。
图33包括含有电容器的工件330的一部分的截面图的图示。如图所示，工件330包括具有主表面3332和3334的管芯衬底332。衬底332中在沟槽之间的部分对应于特征件，例如任何一个或多个前面所描述的特征件。绝缘层3330沿着主表面3332形成，沟槽形成于沟槽332之内，并且绝缘层3312沿着沟槽的侧壁形成。沟槽以材料来填充，并且在该实施例中，以组合材料来填充。电容器电极层3342，电容器介电层3344和另一个电容器电极层3346依次形成以基本上填充沟槽。在该实施例中，较窄的沟槽开口(若使用)将在以电容器电极层3342填充时形成穿过衬底的通孔并且较宽的沟槽开口将形成电容器。电容器电极层3346和电容器介电层3344被图形化以使电容器电极3342暴露。ILD层3360被沉积并被图形化以限定开口，并且互连3364被形成于该开口之内。互连3364直接接触电容器电极层3346。衬底332被变薄，沉积绝缘层3372，并且去除绝缘层3372和绝缘层3312某些部分以使沿着沟槽底部的电容器电极层3342某些部分暴露。金属化层3384沿着衬底332的与互连3364相反的面来形成。金属化层3384与电容器电极层3342直接接触。与电容器电极层的接触沿着衬底332的相反的两个面。
在另一个实施例中，与跟其它电容器电极层的电接触相比，与电容器电极层的电接触既可以由同一面形成也可以由不同的面形成。例如，可以使用沿着管芯衬底的一个面的金属化层来将基本上恒定的电压(例如VDD或VSS)供应给电容器电极并且也将这种基本上恒定的电压供应给至少部分形成于管芯衬底之内的有源零件(例如场效应晶体管的源极或漏极)或无源零件(例如另外的电容器、电阻器或二极管)。
图34包括含有二极管的工件340的一部分的截面图的图示。如图所示，工件340包括具有主表面3432和3434的管芯衬底342。衬底342中在沟槽之间的部分对应于特征件，例如任何一个或多个前面所描述的特征件。绝缘层3430沿着主表面3432形成，沟槽形成于衬底342之内，并且绝缘层3412沿着沟槽的侧壁形成。沟槽以材料来填充，并且在该实施例中，以组合材料来填充。具有一种导电类型的半导体层3442以及具有相反的导电类型的另一半导体层3446被依次形成以基本上填充沟槽。在一个实施例中，能够选择半导体层3442和3446的掺杂浓度以获得所期望的击穿电压。在特定的实施例中，二极管能够是齐纳二极管，该齐纳二极管能够作为静电释放或其它过压保护电路的一部分以提供消散电流通路来减小破坏更多在集成电路内的灵敏电子零件的可能性。通过利用沟槽的深度，可以将管芯衬底的更小的表面面积使用于保护电路。ILD层3460被沉积并被图形化以限定开口，并且互连3464形成于该开口之内。互连3464直接接触电容器电极层3446。衬底342被变薄，沉积绝缘层3472，并且去除绝缘层3472和绝缘层3412的某些部分以使沿着沟槽底部的半导体层3442的某些部分暴露。金属化层3482沿着衬底342的与互连3464相反的面形成。使金属化层3384与电容器电极层3442直接接触。
图35示出了其中示出了螺旋电感器的实施例。图35包括与图23中的工件230相似的工件350的顶视图。如图35所示的实施例包括在以导电材料3542填充的沟槽之内的特征件3534。互连3562是电感器的端子，并且互连3564提供了导电材料的某些部分之间的连接。因为互连3562和3564是可见的(如图所示)，所以它们用实线描绘。互连3582是电感器的另一个端子，并且互连3584提供了导电材料的其它部分之间的连接。因为互连3582和3584沿着管芯衬底的相反的面(不可见，如图所示)，所以它们用虚线描绘。
在此所描述的实施例被用来示出某些能够使用的潜在的物理设计和电子结构。能够选择特定的物理设计和所选的电子结构以满足特定应用的需要或要求。在不脱离在此所描述的概念的范围的情况下能够使用其它无源电子零件和其它配置。在另一个实施例中，电子零件能够是熔丝连接的形式。
在此所描述的实施例能够允许形成具有改进的机械稳定性的特征件。机械稳定性能够通过将所设计的物理布局与在制造期间的某个时刻所获得的实际物理结构进行比较来确定。如果沟槽的宽度被设计成沿着特征件各边是基本上均匀的，并且在物理结构内的实际宽度是显著不同的，则可以认为该特征件不是机械稳定的。作为选择，机械稳定性能够通过比较在制造期间某个时刻所获得的结构之后的尺寸来确定。如果沟槽的宽度被设计成沿着特征件各边是基本上均匀的，并且实际物理结构的实际宽度是显著不均匀的，则可以认为该特征件是机械不稳定的。作为选择，机械稳定性能够通过比较在制造期间不同时刻的实际物理结构的尺寸来确定。如果沟槽的宽度在沉积或热操作期间变化大于10％，则可以认为该特征件是机械不稳定的。作为选择，如果特征件在随后的沉积或热操作期间变成扭曲的、旋转的、弯曲的或者另外改变了形状(不同于单独由特征件自身的氧化所引起的变化)，则机械稳定性能够得以确定。如果特征件显著地改变了形状，则可以认为特征件是机械不稳定的。因而，如果特征件不是机械不稳定的，则能够认为该特征件是机械稳定的。
特征件能够包括显著提高在其对应的沟槽之内的特征件的机械稳定性的段。例如，参见图2到10。作为选择，特征件能够具有环形形状。例如，参见图11到13。对于两组实施例，特征件的形状以及在特征件和管芯衬底之间的间距在填充沟槽之前和之后能够是基本上相同的。因此，能够形成不仅在局部，而且在整个管芯衬底上以及在来自不同生产批量的不同管芯衬底之间都是较均匀成形的电子零件。该均匀性使得能够更好地控制更接近于所设计的电子特性的实际产品的电子特性。
在此所描述的实施例能够利用垂直方向(即深度)以允许将要以相对大的表面面积来形成的电子零件不占用此类沿着管芯衬底的主表面的面积。对于电容器，能够获得相对大的电容，并且该电容器可以具有沿着管芯衬底的单一面或相反的面的电连接。穿过衬底的通孔能够作为管芯制造工艺的一部分在使衬底变薄之前形成。因而，穿过衬底的通孔能够在没有损害的情况下形成，这种损害可能发生在如果穿过衬底的通孔是在管芯衬底被变薄之后形成时。
能够使用许多不同的结构以便形成于沟槽之内的电子零件能够并联或串联连接，并且此类结构可以在为集成电路形成互连和金属化层时实现。因而，可以使用于移动电话内的集成电路可以具有一组用于一种特定的通信标准(例如，CDMA)的连接以及另一组用于另一种特定的通信标准(例如，GSM)的连接。
有关何时限定沟槽，形成特征件以及何时填充沟槽(这称为沟槽及填充序列)存在着灵活性。在一个实施例中，沟槽及填充序列可以在工艺流程的早期执行，例如在场隔离区形成之前。在另一个实施例中，沟槽及填充序列可以在场隔离区形成之后并且在任何不变的层或结构形成于衬底的主表面上之前(例如，在栅极介电层或栅极电极层形成于主表面上之前)执行。在又一个实施例中，沟槽及填充序列可以在集成电路的互连层级之前执行或者作为集成电路的互连层级的一部分来执行。在阅读了本说明书之后，本领域技术人员应当意识到沟槽及填充序列能够集成到用于许多不同应用的工艺流程之内。
许多不同的方面和实施例是可能的。这些方面和实施例中的一些在下面进行了描述。在阅读了本说明书之后，本领域技术人员应当意识到这些方面和实施例只是说明性的并且不限制本发明的范围。
在第一方面，电子器件能够包括限定第一沟槽的管芯衬底，该第一沟槽具有基本上完全延伸穿过管芯衬底的深度，以及布置于第一沟槽之内并且与管芯衬底间隔开的第一特征件，其中第一特征件能够沿着第一沟槽的至少大部分深度延伸。从顶视图看，第一特征件包括第一段以及能够与第一段基本上邻接的第二段，并且与具有第一段没有第二段的另外特征件相比，第二段能够显著提高第一特征件的机械稳定性。
在第一方面的实施例中，第一特征件包括I形梁。在特定的实施例中，I形梁具有是其宽度的大约1.5～大约2.5倍的长度。在更特别的实施例中，I形梁包括具有段宽度(S)的支柱，以及第一沟槽具有沟槽宽度(T)，并且I形梁的长度在等于4S+3T的值的20％以内。在另一个实施例中，从顶视图看，第一特征件具有Y字形状。在特定的实施例中，第一特征件还包括第三段，并且第一、第二和第三段具有基本上相同的长度和宽度。
在第一方面的另一个实施例中，第一特征件的第一或第二段具有段宽度(S)，第一沟槽具有沟槽宽度(T)，并且T的范围为大约1.0～大约5.0倍的S。在特定的实施例中，T为大约1.3～大约3.0倍的S。在又一个实施例中，电子器件还包括在第一沟槽之内的第一电子结构。在特定的实施例中，第一电子结构包括无源零件或通孔。在另一特定的实施例中，电子器件还包括第二特征件和第二电子结构，其中管芯衬底还限定了与第一沟槽间隔开的第二沟槽，第二特征件被沉积于第二沟槽之内并且与第一特征件间隔开，第二电子结构电浮动，并且第一电子结构是电路的一部分。
在第一方面的又一个实施例中，电子器件还包括在第一沟槽之内的第二特征件，其中第二特征件与第一特征件和管芯衬底基本上是等距的。在特定的实施例中，电子器件包括n轴馈通，其中n是至少为2的整数，以及n轴馈通包括第一电子结构和第二电子结构。
在第二方面，电子器件能够包括限定第一沟槽的管芯衬底，该第一沟槽具有基本上完全延伸穿过管芯衬底的深度。电子器件还能够包括布置于第一沟槽之内并且与管芯衬底间隔开的第一特征件。第一特征件能够沿着第一沟槽的至少大部分深度延伸。在相同的高度，第一特征件和管芯衬底能够包括基本上相同的组成和晶体取向。从顶视图看，第一特征件能够具有环形形状。在第二方面的一个实施例中，电子器件还包括基本上填充了由第一特征件所限定的内部部分的层。
在第三方面，形成电子器件的工艺能够包括将掩模层形成于管芯衬底的第一主表面之上，以及蚀刻管芯衬底以限定第一特征件和环绕第一特征件的第一沟槽，其中第一沟槽具有至少大约40微米的深度。从顶视图看，第一特征件能够包括第一段和与第一段基本上邻接的第二段，其中与具有第一段没有第二段的另外特征件相比，第二段能够显著地提高第一特征件的机械稳定性。该工艺还能够包括以材料基本上填充第一沟槽的全部。
在第三方面的一个实施例中，工艺还包括热氧化管芯衬底和第一特征件，以及在另一个实施例中，工艺还包括沉积介电材料。在又一个实施例中，基本上填充第一沟槽的全部包括沉积第一多晶硅或含金属的材料。
在第三方面的另一个实施例中，工艺还包括去除管芯衬底的沿着管芯衬底的第二主表面的部分以使沟槽内的材料暴露，其中第二主表面与第一主表面相反。在特定的实施例中，蚀刻管芯衬底还限定了其它特征件以及环绕该其它特征件的其它沟槽，其中该其它特征件与第一特征件间隔开，并且该其它沟槽与第一沟槽间隔开，基本上填充第一沟槽的全部包括以材料基本上填充其它沟槽的全部。工艺还能够包括去除材料的一部分以在第一和其它沟槽之内形成电子结构，以及将至少某些电子结构选择性地电连接到一起。在更特别的实施例中，在将至少某些电子结构选择性地电连接到一起之后，电子结构的特定电子结构电浮动。在又一个实施例中，深度为至少大约50微米。
注意，并不要求以上在一般的描述或实例中所描述的所有活动，可以不需要一部分具体的活动，并且除了所描述的那些活动之外还可以执行一个或多个另外的活动。更进一步，活动被列出的顺序并不一定是它们所执行的顺序。
这里为清晰起见而在分开的实施例的环境下描述的某些特征件同样可以结合进单个实施例来提供。相反地，为了简洁起见而在单个实施例的情况下描述的各种特征件还可以分开地或在任意子组合中提供。此外，对规定范围的值的引用包括在该范围内的每个或全部值。
上面已经针对具体的实施例描述了益处、其它优点以及问题的解决方案。但是，益处、优点、问题的解决方案以及可以促使任何益处、优点或解决方案出现或者变得更明显的任何特征件都不应被认为是任何或全部保护范围的关键的、必需的或必不可少的特征。
本说明书以及在此所描述的实施例的图示意欲提供对各种实施例的结构的一般性理解。本说明书和图示并不意欲充当对使用在此所描述的结构或方法的装置和系统的全部元件和特征件的穷举的和综合的描述。分开的实施例还可以结合成单个实施例来提供，以及相反地，为了简洁起见在单个实施例的情况下描述的各种特征件还可以分开地或在任意子组合中提供。此外，对规定范围的值的引用包括在该范围内的每个或全部值。只要在阅读了本说明书之后，许多其它的实施例对本领域技术人员而言可以是显然的。可以使用并且从本公开内容中得出其它的实施例，使得结构替换、逻辑替换或者另外的改变可以在不脱离本公开内容的范围的情况下进行。因此，本公开内容应当被看作是说明性的而非限制性的。

Claims (10)

1.一种电子器件，包括：
限定第一沟槽的管芯衬底，所述第一沟槽具有基本上完全延伸穿过所述管芯衬底的深度；以及
布置于所述第一沟槽之内并且与所述管芯衬底间隔开的第一特征件，其中：
所述第一特征件沿着所述第一沟槽的所述深度的至少大部分延伸；以及
从顶视图看，所述第一特征件包括第一段以及与所述第一段基本上邻接的第二段，其中与具有所述第一段没有所述第二段的另外特征件相比，所述第二段显著地提高了所述第一特征件的机械稳定性。
2.根据权利要求1所述的电子器件，其中从顶视图看，所述第一特征件包括I形梁。
3.根据权利要求1所述的电子器件，其中从顶视图看，所述第一特征件具有Y字形状。
4.根据权利要求1所述的电子器件，还包括在所述第一沟槽之内的第一电子结构。
5.根据权利要求4所述的电子器件，其中所述第一电子结构包括无源零件。
6.根据权利要求4所述的电子器件，其中所述第一电子结构包括通孔。
7.根据权利要求4所述的电子器件，还包括第二特征件和第二电子结构，其中：
所述管芯衬底还限定了与所述第一沟槽间隔开的第二沟槽；
所述第二特征件被布置于所述第二沟槽之内并且与所述第一特征件间隔开；
所述第二电子结构电浮动；以及
所述第一电子结构是电路的一部分。
8.一种电子器件，包括：
限定第一沟槽的管芯衬底，所述第一沟槽具有基本上完全延伸穿过所述管芯衬底的深度；以及
布置于所述第一沟槽之内并且与所述管芯衬底间隔开的第一特征件，其中：
所述第一特征件沿着所述第一沟槽的所述深度的至少大部分延伸；
在相同的高度，所述第一特征件和所述管芯衬底包括基本上相同的组成和晶体取向；以及
从顶视图看，所述第一特征件具有环形形状。
9.一种形成电子器件的工艺，包括：
将掩模层形成于管芯衬底的第一主表面之上；
蚀刻所述管芯衬底以限定第一特征件和环绕所述第一特征件的第一沟槽，其中：
所述第一沟槽具有至少大约40微米的深度；并且
从顶视图看，所述第一特征件能够包括第一段和与所述第一段基本上邻接的第二段，其中与具有所述第一段没有所述第二段的另外特征件相比，所述第二段显著地提高了所述第一特征件的机械稳定性；以及
执行操作，包括：
以材料基本上填充所述第一沟槽的全部；或者
热氧化所述特征件。
10.根据权利要求9所述的工艺，还包括去除所述管芯衬底沿着所述管芯衬底的第二主表面的部分暴露所述沟槽内的所述材料，其中所述第二主表面与所述第一主表面相反。
CN201110187023.4A 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件 Active CN102386145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610882887.0A CN106158736B (zh) 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/871,390 2010-08-30
US12/871,390 US8492260B2 (en) 2010-08-30 2010-08-30 Processes of forming an electronic device including a feature in a trench

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610882887.0A Division CN106158736B (zh) 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件

Publications (2)

Publication Number Publication Date
CN102386145A true CN102386145A (zh) 2012-03-21
CN102386145B CN102386145B (zh) 2016-08-31

Family

ID=44674126

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110187023.4A Active CN102386145B (zh) 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件
CN201610882887.0A Active CN106158736B (zh) 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610882887.0A Active CN106158736B (zh) 2010-08-30 2011-07-06 包括沟槽内的特征件的电子器件

Country Status (4)

Country Link
US (2) US8492260B2 (zh)
EP (1) EP2423947B1 (zh)
CN (2) CN102386145B (zh)
TW (1) TWI527162B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346435A (zh) * 2016-12-02 2019-02-15 乐清市风杰电子科技有限公司 可编程多晶硅熔丝结构的制造方法
CN113169263A (zh) * 2018-11-28 2021-07-23 国际商业机器公司 用于带沟槽的量子位的电引线

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP5717681B2 (ja) * 2012-03-23 2015-05-13 株式会社東芝 膜の形成方法及び半導体装置
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
JP6154583B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8981533B2 (en) * 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US8766404B1 (en) * 2013-01-10 2014-07-01 Intermolecular, Inc. Device design for partially oriented rutile dielectrics
US8946000B2 (en) * 2013-02-22 2015-02-03 Freescale Semiconductor, Inc. Method for forming an integrated circuit having a programmable fuse
KR102064863B1 (ko) 2013-08-29 2020-01-10 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자 제조 방법
US9818837B2 (en) 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
US9391135B1 (en) 2015-03-23 2016-07-12 Semiconductor Components Industries, Llc Semiconductor device
CN106158955A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率半导体器件及其形成方法
US9812354B2 (en) * 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US9991338B2 (en) 2015-09-17 2018-06-05 Semiconductor Components Industries, Llc Electronic device including a conductive structure surrounded by an insulating structure
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
CN106653842B (zh) * 2015-10-28 2019-05-17 无锡华润上华科技有限公司 一种具有静电释放保护结构的半导体器件
US9892969B2 (en) 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
US10497602B2 (en) 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
CN107359153A (zh) * 2017-07-10 2017-11-17 宏衍微电子（大连）有限公司 具有沟槽结构的高容量硅电容器的制造方法
EP3588560A1 (en) * 2018-06-21 2020-01-01 Murata Manufacturing Co., Ltd. Semiconductor structure enhanced for high voltage applications
US11728334B2 (en) * 2018-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and method of forming the same
JP7215878B2 (ja) * 2018-10-31 2023-01-31 ラピスセミコンダクタ株式会社 半導体ウェハの製造方法および半導体装置
WO2020181527A1 (zh) * 2019-03-13 2020-09-17 深圳市汇顶科技股份有限公司 电容器及其制作方法
US11276684B2 (en) * 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
EP4283693A1 (en) * 2022-05-27 2023-11-29 Melexis Technologies NV Trench capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043502A (ja) * 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
US20070134819A1 (en) * 2005-12-12 2007-06-14 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
CN101238571A (zh) * 2005-08-11 2008-08-06 皇家飞利浦电子股份有限公司 半导体衬底及其制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US7202152B2 (en) 2002-10-24 2007-04-10 Davies Robert B Semiconductor device with inductive component and method of making
US6621136B2 (en) 2001-09-28 2003-09-16 Semiconductor Components Industries Llc Semiconductor device having regions of low substrate capacitance
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
DE10209763A1 (de) 2002-03-05 2003-10-02 Bosch Gmbh Robert Vorrichtung und Verfahren zum anisotropen Plasmaätzen eines Substrates, insbesondere eines Siliziumkörpers
US6661068B2 (en) 2002-03-20 2003-12-09 Semiconductor Components Industries Llc Semiconductor device and method of providing regions of low substrate capacitance
US6984860B2 (en) 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7087925B2 (en) 2004-02-09 2006-08-08 Semiconductor Components Industries, L.L.C. Semiconductor device having reduced capacitance to substrate and method
US7608534B2 (en) 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
US7315223B2 (en) 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
US7326629B2 (en) 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
JP4803993B2 (ja) * 2004-11-09 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7510907B2 (en) 2005-06-22 2009-03-31 Intel Corporation Through-wafer vias and surface metallization for coupling thereto
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US20070045698A1 (en) 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof
US7839622B2 (en) 2005-11-08 2010-11-23 Ipdia Trench capacitor device suitable for decoupling applications in high-frequency operation
WO2007054858A2 (en) 2005-11-08 2007-05-18 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
US7589390B2 (en) 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US7411266B2 (en) 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7626269B2 (en) 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
US7344959B1 (en) 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
JP4267010B2 (ja) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
US7704874B1 (en) 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure
US7675162B2 (en) 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
US7741722B2 (en) 2007-03-23 2010-06-22 International Business Machines Corporation Through-wafer vias
US7829462B2 (en) 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US7645701B2 (en) 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US7485965B2 (en) 2007-05-25 2009-02-03 International Business Machines Corporation Through via in ultra high resistivity wafer and related methods
US8093102B2 (en) 2007-06-28 2012-01-10 Freescale Semiconductor, Inc. Process of forming an electronic device including a plurality of singulated die
US7727887B2 (en) 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US8292690B2 (en) 2008-09-08 2012-10-23 Semiconductor Components Industries, Llc Thinned semiconductor wafer and method of thinning a semiconductor wafer
US7998852B2 (en) * 2008-12-04 2011-08-16 Freescale Semiconductor, Inc. Methods for forming an RF device with trench under bond pad feature
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043502A (ja) * 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
CN101238571A (zh) * 2005-08-11 2008-08-06 皇家飞利浦电子股份有限公司 半导体衬底及其制造方法
US20070134819A1 (en) * 2005-12-12 2007-06-14 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346435A (zh) * 2016-12-02 2019-02-15 乐清市风杰电子科技有限公司 可编程多晶硅熔丝结构的制造方法
CN109346435B (zh) * 2016-12-02 2023-09-05 深圳市威能腾达科技有限公司 可编程多晶硅熔丝结构的制造方法
CN113169263A (zh) * 2018-11-28 2021-07-23 国际商业机器公司 用于带沟槽的量子位的电引线

Also Published As

Publication number Publication date
EP2423947A2 (en) 2012-02-29
TWI527162B (zh) 2016-03-21
US9117802B2 (en) 2015-08-25
TW201209968A (en) 2012-03-01
EP2423947B1 (en) 2019-09-11
US8492260B2 (en) 2013-07-23
CN106158736A (zh) 2016-11-23
EP2423947A3 (en) 2014-02-26
US20120049320A1 (en) 2012-03-01
US20130277807A1 (en) 2013-10-24
CN106158736B (zh) 2020-01-03
CN102386145B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN102386145A (zh) 包括沟槽内的特征件的电子器件
US9911730B2 (en) Transient voltage suppressor and manufacture method thereof
US8004066B2 (en) Crack stop and moisture barrier
US9941276B2 (en) Method of producing a semiconductor component arrangement comprising a trench transistor
CN109585539B (zh) 双极性接面型晶体管、其形成方法以及相关的集成电路
US9947574B2 (en) Semiconductor device
TW202011608A (zh) 用於接觸件之不同上部與下部間隔件
US20160358999A1 (en) Capacitors in Integrated Circuits and Methods of Fabrication Thereof
US9406543B2 (en) Semiconductor power devices and methods of manufacturing the same
US20240290824A1 (en) Semiconductor device and manufacturing method thereof
US8546918B2 (en) Semiconductor device
US9646875B2 (en) Methods of forming memory arrays
US9576881B2 (en) Semiconductor device
US9455318B2 (en) Semiconductor device and manufacturing method thereof
US20130313710A1 (en) Semiconductor Constructions and Methods of Forming Semiconductor Constructions
US10269812B1 (en) Forming contacts for VFETs
CN208315547U (zh) 基于bjt的集成电路抗静电转接板
CN108109996A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
KR100829789B1 (ko) 반도체 장치 및 이의 제조 방법
CN108321155A (zh) 基于bjt的集成电路抗静电转接板
CN108321146A (zh) 基于bjt的集成电路抗静电转接板及其制备方法
CN118632543A (zh) 制造包括存储器电路的电子芯片的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant