CN107359153A - 具有沟槽结构的高容量硅电容器的制造方法 - Google Patents

Abstract

本发明涉及具有沟槽结构的高容量硅电容器的制造方法，属于电容器技术领域。主要技术方案如下：形成沟槽结构；修复沟槽结构粗糙表面；沟槽绝缘层；叠层电极层和介电层；蚀刻电极层和介电层；形成保护层和连接通道；形成外部端子。本发明采用连续叠层的方法形成电极层和介电层，然后连续进行蚀刻，可以防止叠层蚀刻的损伤。采用十字型的沟槽结构，可以防止硅柱子倒下；另外，采用本发明的方法形成硅电容器时只需要一次过孔操作，节约了操作成本。

Description

具有沟槽结构的高容量硅电容器的制造方法

技术领域

本发明涉及电容器技术领域，具体为具有沟槽结构的高容量硅电容器的制造方法。

背景技术

众所周知，为了制造出高容量的电容器，需要增加上、下部电极之间的有效面积，或增加两个电极之间介质层的介电常数，或减少介电层的厚度使两个电极之间的距离缩短。

第一，为增加电极有效面积，最常用的方法是通过对基板进行狭深形状的蚀刻处理即使用沟槽(Trench)结构的方法。通常，沟槽结构的截面与“U”字形类似，另外，为了增加静电容量，将沟槽在硅基板上以一定间隔重复形成阵列(Array)。

第二，使用介电常数较大的材料，通常会存在因为膜结构不够致密而导致泄漏电流的问题，尤其在沟槽等弯曲的结构中更加严重。由于介电常数较大，为使沟槽内部也能够形成均匀致密的薄膜，所以常使用低压化学气相沉积(LPCVD)法或原子层沉积(ALD)法。

通常，电极层采用物理气相沉积(PVD)法或蒸发(evaporation)法进行沉积。虽然使用此类方法制成的膜结构具有致密、比电阻低等优点，但是在沟槽的纵横比(宽度和深度的比例)较高的情况下，很难在沟槽内部形成均匀的沉积。因此在高纵横比情况下，常使用低压化学气相沉积法的多晶硅(Poly silicon)膜作为电极层，但是其经过高温热处理之后的比电阻仍比常规材料的膜的比电阻高出数百倍左右。此外，最近还开发出了利用原子层沉积法的电极层，但使用该方法，膜的形成速度过慢，很难形成较厚的膜。因此对于纵横比较高的沟槽结构，目前还没有同时满足厚度均匀以及比电阻特性适当的方法。

在叠层型电容器中还需要将电极层和介电层进行连接：如图2所示，首先蚀刻形成介电层上、下部电极层之间的连接通道，又称过孔(via)，再对每一个介电层实施图案化工程和蚀刻工程，复杂程度较高，所以不适用于多层叠层结构。此外，因为在对介电层或电极层进行蚀刻时必须在未关闭沟槽的开放状态下实施，所以容易造成光刻胶(PR)流入到沟槽内部而导致介质层或电极层发生损伤，如图3所示。

发明内容

为解决现有技术存在的问题，本发明提供一种具有沟槽结构的高容量硅电容器的制备方法，采用连续叠层的方法形成电极层和介电层，然后连续进行蚀刻，可以防止叠层蚀刻的损伤。

本发明的技术方案如下：具有沟槽结构的高容量硅电容器的制造方法，包括如下步骤：

(1)形成沟槽结构；

(2)修复沟槽结构粗糙表面；

(3)形成沟槽绝缘层；

(4)叠层电极层和介电层；

(5)蚀刻电极层和介电层；

(6)形成保护层和连接通道；

(7)形成外部端子。

进一步的，所述的沟槽结构为‘十字型’。所述沟槽结构的纵横比为(10-50):1；在所述沟槽结构上依次为沟槽绝缘层、第1电极层、第1介电层、第2电极层、第2介电层、第3电极层、第3介电层、第4电极层，第4电极层上方为保护层，所述的第1电极层、第3电极层通过外部端子种晶层A连接外部端子A，所述的第2电极层、第4电极层通过外部端子种晶层B连接外部端子B。所述沟槽结构的长与宽的长度之比为2，相邻沟槽结构之间间隔与宽的长度相同。所述沟槽结构的宽为3微米。所述的沟槽绝缘层厚度小于1微米。所述的第1电极层、第2电极层、第3电极层、第4电极层厚度均小于1微米。所述的外部端子种晶层A、外部端子种晶B层厚度均小于1微米。所述的第1介电层、第2介电层、第3介电层厚度小于0.1微米。

进一步的，利用热氧化膜沉积和湿蚀刻特性，对沟槽结构蚀刻过程中发生损伤的硅表面进行修复。

进一步的，所述的介电层采用原子层沉积法获得，所述的介电层中包含硅元素。

进一步的，在所述的介电层内插入二氧化硅膜。

进一步的，所述的电极层使用无电解镀金进行沉积获得。

进一步的，对保护层进行蚀刻的同时形成电极层与外部端子的连接通道。

进一步的，奇数电极层与偶数电极层分别连接到不同的外部端子。

进一步的，对电极层和介电层连续进行沉积后，再依次进行蚀刻。

本发明的有益效果如下：本发明采用连续叠层的方法形成电极层和介电层，然后连续进行蚀刻，可以防止叠层蚀刻的损伤。采用十字型的沟槽结构，可以防止硅柱子倒下；另外，采用本发明的方法形成硅电容器时只需要一次过孔操作，节约了操作成本。

附图说明

图1为本发明沟槽结构电路图；

其中：101、蚀刻部分，102、蚀刻后剩下部分，103、硅柱子宽，104、硅柱子长，105、硅柱子之间间隔。

图2为现有技术中利用过孔进行电极层连接的示意图；

其中：201、硅基板，202、过孔，203、外部端子。

图3为现有技术沟槽结构中由于PR流失所导致的薄膜损伤示意图；其中：301、硅基板，302、薄膜，303、PR，304、损伤的薄膜。

图4为本发明的截面图；

其中：401、硅基板，402、沟槽绝缘层，403、第1电极层，404、第1介电层，405、第2电极层，406、第2介电层，407、第3电极层，408、第3介电层，409、第4电极层，410、保护层，411、外部端子种晶层B，412、外部端子B，413、外部端子种晶层A，414、外部端子A。

图5为本发明的电极层与外部端子的连接通道位置图；

其中：501、第1电极层与外部端子连接处，502、第2电极层与外部端子连接处，503、第3电极层与外部端子连接处，504、第4电极层与外部端子连接处，505、其他单数电极层与外部端子连接处，506、其他双数电极层与外部端子连接处，507、外部端子区域A，508、外部端子区域B。

图6为本发明实施例2的结构示意图；

其中：601、硅基板(第1电极层)，602、第1介电层，603、第2电极层，604、第2介电层，605、第3电极层，606、第3介电层，607、第4电极层，608、保护层，609、外部端子种晶层，610、外部端子。

具体实施方式

下面结合附图对用于解决上述问题的较佳实施例进行说明。在此过程中为了说明的明确性和便利性，附图中的线条厚度或结构大小可能会被夸张图示。

此外，后述的术语均为根据在本发明中的功能而做出定义的术语，根据使用者、应用者的意图或惯例可能会有所不同。

实施例1

第一步，利用预先设计的电路在硅基板401中形成十字型沟槽结构。该步骤利用在半导体领域中通常使用的PR图形化(patterning)法进行蚀刻。在本发明中为了形成高纵横比的沟槽，进行双重蚀刻。即，首先在硅上部沉积形成热氧化膜，然后利用预先设计的电路(如图1所示)在其上部实施PR图形化处理，从而对热氧化膜进行图形化；然后，利用图形化的热氧化膜对硅进行最终的蚀刻处理。本发明中的硅蚀刻是在纵横比大于30:1的情况实施。现有技术的硅柱子多是圆型，经后端洗净后硅柱子容易倒下，但本发明‘十字型’能防止硅柱子倒下并可扩大沟槽的表面积。

第二步，利用热氧化膜的沉积特性，对由于硅沟槽蚀刻而发生损伤的粗糙硅表面进行修复。在发生损伤的硅表面上方沉积形成热氧化膜之后再采用湿蚀刻方式对沉积的膜进行彻底清除，可防止因为硅表面的粗糙而导致电压破坏问题的产生。

第三步，沟槽绝缘层402，可使硅基板401与第1电极层403实现电气绝缘。所使用的沟槽绝缘层402，优先选用热氧化膜或热氮化膜。

第四步，在沟槽绝缘层402上方形成第1电极层403之后，反复叠层介电层和电极层的叠层。即，按照第1电极层、第2介电层404、第2电极层405、第2介电层406、第3电极层407、第3介电层408、第4电极层409等步骤进行叠层。重复的次数可根据静电容量的需求进行人为调整。在该叠层步骤中需要注意的是，必须对电极层的厚度进行调整以使沟槽形成闭合状态。可以防止随后对电极层或介电层的蚀刻时，PR流入到沟槽内部，从而避免发生蚀刻损伤。此时所使用的电极层厚度计算方法如下：当沟槽的宽度为3um且共使用如上所述的4个电极层和3个介电层时，首先从宽度3um减去沟槽绝缘层402的厚度和预先规定的介电层的整体厚度得到剩余部分，然后将剩余部分除以电极层叠层数得到结果值，此结果值为单层电极层的厚度。

介电层采用原子层沉积法沉积得到，该沉积法能在沟槽内部的厚度均匀的介电层，电极层则使用无电解镀金法进行沉积得到。现有技术中介电层通常使用二氧化铪膜或二氧化锆膜等，虽然它们的介电常数高但加热时容易变换晶体，导致漏电，所以为了改善耐热特性及防止漏电，向介电膜(二氧化铪膜或二氧化锆膜等)的金属有机化合物材料中添加硅元素成分，或者向介电层中插入二氧化硅膜。无电解镀金法可以使用物理气相沉积法中所使用的比电阻特性好的材料，该方法能在沟槽内部实现均匀的沉积效果。但是因为与下层之间的贴合力比现有的物理气相沉积法薄弱，所以为了对其进行补充，基本上都需要实施如钯(palladium)离子处理等特殊的前处理，该前处理步骤为本领域的常规处理。

第五步，对电极层和介电层进行图案化。经过上述一系列的叠层步骤之后，针对每一个双层(将电极层和介电层视为一个双层)，利用预先准备好的设计电路按照从上层(第4电极层、第3介电层)至下层(第1电极层)的顺序连续实施PR图案化和蚀刻处理，从而最终完成电极层和介电层。

第六步，形成电极层和连接通道。首先，为了保护已完成的电极层和介电层不会受到外部物质的污染而形成保护层(410)。此时，为了使经过多次不同图案化处理的下层实现扁平化，保护层应尽可能优先选用具有流动性的聚酰亚胺膜。

在形成保护层之后，利用预先设计好的电路(如图5所示)对保护层进行蚀刻得到电极层和外部端子之间的连接通道。本步骤中，必须将电极层分为单数层和双数层，并设计分别连接到不同的外部端子。即，使第1电极层、第3电极层分别延伸到外部端子507区域内部的不同部分501、503，第2电极层、第4电极层分别延伸到外部端子508区域内部的不同部分502、504，该处理是基于叠层电容器的基本原理，单数的电极层和双数的电极层之间不可相互连接。通过使用如上所述的电极层连接方法，即使是在进行非常多的叠层处理的状态下，通过使其延伸到相同外部端子区域内部的不同部分，也可以通过单次对保护层进行蚀刻，同时形成多个不同的连接通道。

第七步，形成外部端子。在步骤六所述的连接通道上采用物理气相沉积方式形成种晶层(seed layer)，然后利用预先设计好的电路采用电子镀金方式外部端子，以后去除不必要的种晶层，从而形成外部端子时同时实现了与电极层之间的连接。

本发明提供的方法相对于现有技术中利用过孔的连接方法，可以一次性地形成所有电极层之间以及电极层和外部端子之间的连接。并且在为了实现高容量目的而增加叠层层数时，生产操作方便。此外，本发明利用相同的材料一次性完成连接，所以可以避免现有技术中因为多次连接而导致的使用性能差问题。通过如上所述的步骤，可最终制造出具有高生产性能和高品质特性的高容量硅电容器。

如图4-5所示，具有沟槽结构的高容量硅电容器，在硅基板401上蚀刻沟槽结构，所述的沟槽结构为“十字型”，所述沟槽结构的纵横比为30:1；在所述沟槽结构上依次为沟槽绝缘层402、第1电极层403、第1介电层404、第2电极层405、第2介电层406、第3电极层407、第3介电层408、第4电极层409，第4电极层409上方为保护层410，所述的第1电极层403、第3电极层407通过外部端子种晶层A413连接外部端子A414，所述的第2电极层405、第4电极层409通过外部端子种晶层B 411连接外部端子B 412。所述沟槽结构的硅柱子的长104与宽103的长度之比为2，相邻硅柱子之间间隔105与宽103的长度相同。所述的沟槽结构的硅柱子的宽103为3微米。所述的沟槽绝缘层402厚度小于1微米。所述的第1电极层403、第2电极层405、第3电极层407、第4电极层409厚度均小于1微米。所述的外部端子种晶层A413、外部端子种晶B 411层厚度均小于1微米。所述的保护层厚度为8微米。所述的第1介电层404、第2介电层406、第3介电层408厚度小于0.1微米。

实施例2

如图6所示，作为实施例1的可替代性方案，将硅基板作为第1电极层使用。在这种情况下，基板应使用比电阻较低的低电阻硅基板。通常，小于0.001Ω·㎝为宜。

Claims (9)

1.具有沟槽结构的高容量硅电容器的制造方法，其特征在于，包括如下步骤：

(1)形成沟槽结构；

(2)修复沟槽结构粗糙表面；

(3)形成沟槽绝缘层；

(4)叠层电极层和介电层；

(5)蚀刻电极层和介电层；

(6)形成保护层和连接通道；

(7)形成外部端子。

2.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，所述的沟槽结构为‘十字型’。

3.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，对沟槽结构蚀刻过程中发生损伤的硅表面进行修复。

4.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，所述的介电层采用原子层沉积法获得，所述的介电层中包含硅元素。

5.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，在所述的介电层内插入二氧化硅膜。

6.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，所述的电极层使用无电解镀金进行沉积获得。

7.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，对保护层进行蚀刻的同时形成电极层的外部端子连接通道。

8.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，奇数电极层与偶数电极层分别连接到不同的外部端子。

9.如权利要求1所述的具有沟槽结构的高容量硅电容器的制造方法，其特征在于，对电极层和介电层连续进行沉积后，再依次进行蚀刻。