CN104066520A - 电容式微机械换能器及其制造方法 - Google Patents

电容式微机械换能器及其制造方法 Download PDF

Info

Publication number
CN104066520A
CN104066520A CN201380006571.XA CN201380006571A CN104066520A CN 104066520 A CN104066520 A CN 104066520A CN 201380006571 A CN201380006571 A CN 201380006571A CN 104066520 A CN104066520 A CN 104066520A
Authority
CN
China
Prior art keywords
layer
dielectric
film
electrode
medelling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380006571.XA
Other languages
English (en)
Inventor
P·迪克森
R·毛奇斯措克
K·卡拉卡亚
J·H·克鲁特威克
B·马赛利斯
M·米尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN104066520A publication Critical patent/CN104066520A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0027—Structures for transforming mechanical energy, e.g. potential energy of a spring into translation, sound into translation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H04R31/003—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor for diaphragms or their outer suspension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Physics & Mathematics (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Measuring Fluid Pressure (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明涉及一种制造电容式微机械换能器(100)，尤其制造CMUT的方法，所述方法包括：在衬底(1)上沉积第一电极层(10)；在所述第一电极层(10)上沉积第一介电膜(20)；在所述第一介电膜(20)上沉积牺牲层(30)，所述牺牲层(30)是可去除的，以形成所述换能器的腔(35)；在所述牺牲层(30)上沉积第二介电膜(40)；在所述第二介电膜(40)上沉积第二电极层(50)；以及将所沉积的层和膜(10、20、30、40、50)中的至少一个模式化，其中，所述的沉积步骤是通过原子层沉积执行的。本发明还涉及一种通过这样的方法制造的电容式微机械换能器(100)，尤其是CMUT。

Description

电容式微机械换能器及其制造方法
技术领域
本发明涉及一种制造电容式微机械换能器的方法，所述换能器尤其是用于发送和/或接收超声波的电容式微机械超声换能器(CMUT)。本发明还涉及一种电容式微机械换能器，尤其是用于发送和/或接收超声的电容式微机械超声换能器(CMUT)。
背景技术
任何超声(成像)系统的核心在于将电能转换成声能以及将声能转换成电能的换能器。传统上，这些换能器由按照线性(1-D)换能器阵列布置的压电晶体构成，并且以高达10MHz的频率工作。然而，朝向矩阵(2-D)换能器阵列发展的趋势以及将超声(成像)功能集成到导管和导丝中的微型化努力方向带来了所谓的电容式微机械超声换能器(CMUT)的发展。CMUT包括膜片(或隔膜)、处于膜片下面的腔以及形成电容器的电极。对于接收超声波而言，超声波令膜片移动或者振动，并能够检测到电极之间的电容变化。由此，将超声波变换成对应的电信号。相反，施加至电极的电信号令膜片移动或者振动，由此发射超声。
然而，充电是电容式微机械超声换能器的已知缺点。WO 2010/032156A2描述了一种电容式微机械超声换能器，其具有特定的层结构来解决充电问题。包括介电质的第一隔离层被布置到第一电极和第二电极之间。此外，包括介电质的第二隔离层能够被布置到第二电极和腔之间。尤其是，所谓的ONO(氧化物－氮化物－氧化物)介电层提出了针对充电的解决方案。
在WO 2010/032156 A2中，第一介电隔离层和第二介电隔离层使第一电极和第二电极电隔离。这样的介电隔离层在相当大的程度上确定了CMUT设备的总体性能。在理想的情况下，介电隔离层非常薄并且具有高介电常数和高击穿电压。然而，ONO介电层具有其局限性，并且仅能够以相对厚的层(例如，使用PECVD大约为250nm)并且以低介电常数被沉积，因为氮化物的介电常数约为5到7。因而，CMUT的性能受到ONO介电层的最小厚度、电击穿电压及其介电常数的限制。这样的CMUT设备的具体问题能够是工作电压相当高，并且输出压力相对较低。因此，需要进一步改进这样的CMUT。
发明内容
本发明的目的在于提供一种改进的电容式微机械换能器(尤其是CMUT)，具体而言，其具有提高的性能(例如，降低了工作电压和/或提高了输出压力)和/或更易于制造。本发明的另一目的在于提供一种制造这样的电容式微机械换能器(尤其是CMUT)的改进方法。
在本发明的第一方面中，提出了一种制造电容式微机械换能器，尤其是制造CMUT的方法，所述方法包括：在衬底上沉积第一电极层；在所述第一电极层上沉积第一介电膜；在所述第一介电膜上沉积牺牲层，所述牺牲层是可去除的，以形成所述换能器的腔；在所述牺牲层上沉积第二介电膜；在所述第二介电膜上沉积第二电极层；以及将所沉积的层和膜中的至少一个模式化，其中，所述的沉积步骤是通过原子层沉积执行的。
在本发明的另一方面中，提出了一种通过本发明的方法制造的电容式微机械换能器，尤其是CMUT。
在本发明的另一方面中，提出了一种电容式微机械换能器，尤其是CMUT，其包括：处于衬底上的第一电极层；处于所述第一电极层上的第一介电膜；形成于所述第一介电膜上面的腔；覆盖所述腔的第二介电膜；以及处于所述第二介电膜上的第二电极层，其中，所沉积的层和膜中的至少一个被模式化。
本发明的基本思想是将原子层沉积(ALD)用于所述制造方法。所述ALD技术提供了克服当前工艺限制，并因此克服了CMUT性能限制的优点和选择。提供了一种制造方法，其中，在一个单个的工艺序列中沉积了所有的CMUT功能层，尤其是在受控环境下，而无需使衬底暴露至周围环境，而在现有技术处理工艺中这一点一般是必须的。具体而言，所述CMUT功能层为第一电极层(提供第一电极)、第一介电膜(提供电绝缘)、牺牲层(形成腔)、第二介电膜(提供电绝缘)以及第二电极膜(提供第二电极)。这一工艺又被称为所有层ALD(AL-ALD)CMUT工艺。通过这种方式获得了具有沉积层(或膜)的堆叠的晶片。由于在生长层的堆叠时晶片不离开ALD机器，因而能够获得非常干净的材料界面。此外，可以通过对各个层和界面的例如，应力和充电特性进行控制和细调，来获得性能的提高。
所述制造方法尤其使用“顶部到底部”模式化。所述顶部到底部模式化为CMUT提供了特征金字塔形结构，尤其是阶梯金字塔形结构。能够通过使用例如FIB或SEM(扫描电子显微镜)横截面的分析来识别出这一典型横截面。模式化意味着使所述结构(例如，所沉积的层的堆叠)形成模式。例如，其可以能够是使用暴露出光敏的光刻技术执行的。曝光工具被称为步进光刻机(Stepper)。对被称为抗蚀剂的光敏层显影。能够将该模式蚀刻到层中。蚀刻工艺可以是“湿法”或者“干法”工艺。
原子层沉积是一种基于气相化学工艺的顺次使用的薄膜沉积技术。大部分ALD反应使用两种化学制品，所述化学制品通常被称为“前体(precursors)”。这些前体按照相继的方式每次一种地与表面发生反应。通过反复使所述前体暴露至生长表面而沉积薄膜。ALD是自限制的(即，在每一反应周期中沉积的薄的材料的量是恒定的)顺次表面化学工艺，其向各种成分的衬底上沉积材料的共形薄膜。ALD沉积层一般是非晶的。ALD沉积层一般具有高质量，无针孔，并且能够在低温下沉积。由于低工艺温度的原因，ALD是CMOS相容的。更薄的介电隔离层将在更低的工作电压以及提高的接收灵敏度下产生更大的输出压力。这是因为膜片被电极之间的电力沿朝向腔的底部的方向所吸引。薄介电膜或者具有高介电常数的材料(又称为高ε材料或高k材料)显著地提高了这一电力，其生成更大的输出功率或者提高的接收灵敏度(基于库仑平方反比定律)。这一点对于以塌缩模式(即，膜片在操作期间部分地触及腔的底部，例如，通过向电极之间施加偏压)操作的CMUT尤其成立，但是对于处于非塌缩模式中的CMUT也成立。
在从属权利要求中界定了本发明的优选实施例。应当理解，所要求保护的CMUT具有与所要求保护的方法相似和/或等同的如从属权利要求中界定的优选实施例。同样地，应当理解，所要求保护的方法具有与所要求保护的方法相似和/或等同的如从属权利要求中界定的优选实施例。
在尤其优选的实施例中，第一介电膜和/或第二介电膜包括含有氧化物的第一层、含有高k材料的第二层以及含有氧化物的第三层。因而，所述介电隔离层包括氧化物层(O)、高k层和另一氧化物层(O)。换言之，高k层夹在两个氧化物层(尤其是硅酮氧化物)之间。这是所谓的层压。高k是指高介电常数(例如，8或更高)。通常将介电常数缩写为字母k(或者εr)。与ONO介电隔离层相比，通过这种方式能够显著提高换能器性能(例如，在更低的工作电压下具有更大的输出压力)。因而，通过由借助原子层沉积(ALD)而沉积的高k材料代替ONO介电隔离层，实现了就工作电压和输出压力而言的CMUT性能的显著提高。此外，与ONO介电隔离层相比能够就设备的稳定性(尤其是相对于时间的稳定输出)而言获得类似的性能。换言之，层压不存储将令超声输出漂移的电荷。
在本实施例的变型中，高k材料是氧化铝(Al2O3)和/或氧化铪(HfO2)。氧化铝(k或εr处于7和9之间，尤其约为8或9)或氧化铪(k或εr处于12和27之间，尤其是约为14或20)具有高介电常数。在一个范例中，能够通过这种方式提供氧化物－氧化铝－氧化物(缩写为OAO)的层压(交替层)。在另一范例中，能够通过这种方式提供氧化物－氧化铪－氧化物(缩写为OHO)的层压(交替层)。
在本实施例的另一变型中，第二层包括含有氧化铝的第一子层、含有氧化铪的第二子层以及含有氧化铝的第三子层。通过这种方式，能够提供氧化物－氧化铝－氧化铪－氧化铝－氧化物(缩写为OAHAO)的层压(交替层)。氧化铝(又称为矾土)具有与高电击穿电压组合的高介电常数。氧化铪甚至具有更高的介电常数，但是其击穿电压低。因此，OAHAO介电隔离层组合了低应力、高介电常数和高击穿电压。
在另一种变型中，第二层具有低于100nm的厚度。通过这种方式，能够提供非常薄的高k层，尤其是使用ALD。
在一个实施例中，模式化包括将第二电极层模式化的步骤。通过这种方式，能够界定第二电极的横向尺寸。例如，能够将第二电极层模式化为小于第一电极层。通过这种方式，执行“顶部到底部”模式化(例如，使用第一蚀刻掩模)。因而提供了一种特征金字塔形结构，尤其是阶梯金字塔形结构。
在另一实施例或变型中，模式化包括将牺牲层和/或第一电极层模式化的步骤。通过将牺牲层模式化，能够界定腔的横向尺寸。通过这种方式，进一步执行“顶部到底部”模式化(例如，使用第二蚀刻掩模)。能够在与将第二电极层模式化的步骤分开的步骤中执行牺牲层的模式化。或者，能够在共同的步骤中执行牺牲层的模式化和第二电极层的模式化。通过将第一电极层模式化，能够界定第一电极的横向尺寸。通过这种方式，进一步执行“顶部到底部”模式化(例如，使用第三蚀刻掩模)。能够在将第二电极层模式化的步骤和/或将牺牲层模式化的步骤分开的步骤中执行第一电极层的模式化。或者，能够在共同的步骤中执行第一电极层的模式化和牺牲层的模式化。也能够在与第二电极层的模式化共同的步骤中执行这一操作。
在另一实施例中，将所沉积的层和膜的大部分或所有模式化。具体而言，在ALD沉积之后，将通过ALD沉积的层和膜的大部分或所有模式化。尤其是将CMUT功能层的所有模式化。更具体而言，将第一电极层、第一介电膜、牺牲层、第二介电膜和第二电极层模式化。这一模式化能够包括多个步骤，例如，将最顶部的(一个或多个)层模式化的第一步骤以及将最底部的(一个或多个)层模式化的第二步骤。在每一步骤中，能够将所述层模式化为具有不同的横向尺寸(沿与所述层的(一个或多个)顶表面平行的方向)。通过这种方式，能够建立(阶梯)金字塔形结构。或者，能够在单个步骤中执行模式化，其中，将所述层模式化为具有相同的横向尺寸。
在另一实施例中，所述方法还包括沉积覆盖所沉积的层和膜的介电层。尤其可以使用原子层沉积执行这一沉积步骤。所述介电层尤其能够以基本相同的覆盖度覆盖所沉积的层和膜的顶表面和侧表面。其提供了非常好的阶梯覆盖度，尤其是通过原子层沉积。
在另一实施例中，所述方法还包括通过提供蚀刻孔并对牺牲层进行蚀刻来去除所述牺牲层，以形成所述腔。通过这种方式，通过简便的方式提供了CMUT的腔(例如，使用第四蚀刻掩模)。
在另一实施例中，第一电极层和/或第二电极层包括非金属导电材料。通过这种方式，原子层沉积技术能够提供在一个单个工艺序列期间沉积CMUT的所有功能层的特有的选择。例如，所述非金属导电材料能够是半导体。
在本实施例的变型中，所述非金属导电材料是选自包括下述材料的组中的至少一种材料：TiN(氮化钛)、TaN(氮化钽)、TaCN、IrO2(氧化铱)、ITO(氧化铟锡)、LaNiO3、和SrRuO3(钌酸锶)。这些材料适于原子层沉积。在这一变型的变型中，所述非金属导电材料是TiN(氮化钛)。氮化钛尤其适合于原子层沉积。例如，氮化钛具有低电阻(例如，与聚硅酮相比)，和/或能够沉积为非常薄的层(例如，与聚硅酮相比)。
在备选实施例中，第一电极层和/或第二电极层包括金属导电材料。具体而言，所述金属导电材料能够包括选自包括下述材料的组中的至少一种材料：Ni(镍)、Cu(铜)、W(钨)、Pt(铂)、Ir(铱)和Al(铝)。例如，所述金属能够是它们的合金。
在另一实施例中，第一介电膜和/或第二介电膜包括工艺残余，例如，碳或氯残余。这些残余可以是ALD工艺中使用的前体的残余。其表明CMUT已经使用原子层沉积被制造。例如，能够使用XPS(X射线光电子能谱)或者诸如SIMS(二次离子质谱)的其他表征方法检测所述残余。
在另一实施例中，至少一个模式化的层和/或膜在其侧面陡直地或者不连续地终止。换言之，层的顶表面和侧表面基本上相互正交。其表明所述CMUT已经使用模式化被制造。理想地，层的顶表面和侧表面相互正交(90°)或者成直角。然而，在实际中，所述层可能由于模式化(尤其是蚀刻)工艺不完美的原因而具有一定的斜度，或者可以有意施加一定的斜度。而且，对各种材料的蚀刻率也是不等的。因而，在将具有不同特性的层的堆叠模式化(尤其是蚀刻)时，所述层的顶表面和侧表面在其末端处将不是理想的直角。例如，能够建立悬伸结构。因而，能够将基本正交理解为是处于70°和110°(90°±20°)之间的，或者80°和100°(90°±10°)之间的，或者85°和95°(90°±5°)之间的角。
在另一实施例中，将第二电极层模式化为比第一电极层小。其表明所述CMUT已经使用“顶部到底部”模式化被制造。因而提供了一种特征金字塔形结构，尤其是阶梯金字塔形结构。
在另一实施例中，所述CMUT还包括从第一电极层和/或第二电极层沿与所述层的顶表面正交的方向延伸的至少一个导电通孔。因而，所述导电通孔与沉积层正交或成直角。通过这种方式，能够为第一电极、第二电极或两者提供电连接。例如，可以将导电通孔电连接至CMUT下面的ASIC。
在另一实施例中，所述CMUT还包括覆盖所沉积的层和膜的介电层。具体而言，所述介电层以基本相同的覆盖度覆盖所沉积的层和膜的顶表面和侧表面。其表明CMUT提供了非常好的阶梯覆盖度，尤其是使用原子层沉积。具体而言，所述介电层的垂直部分能够基本上正交于所沉积的层和/或膜而延伸。如上文所述，能够将基本正交理解为是处于70°和110°(90°±20°)之间的，或者80°和100°(90°±10°)之间的，或者85°和95°(90°±5°)之间的角。
附图说明
本发明的这些和其他方面将从下文描述的实施例变得显而易见并参考下文描述的实施例加以阐述。在以下附图中：
图1a-1j示出了根据第一实施例的制造CMUT的方法；
图1j示出了根据第一实施例的CMUT的示意性横截面；
图2a-2j示出了根据第二实施例的制造CMUT的方法；
图2j示出了根据第二实施例的CMUT的横截面；
图3a-3h示出了根据第三实施例的制造CMUT的方法；
图3h示出了根据第三实施例的CMUT的示意性横截面；
图4示出了介电常数(ε)相对于CMUT的相对声输出压力的图；并且
图5示出了跨介电质的电场相对于流经所述介电质的电流的示范性图。
具体实施方式
图1a-1j示出了根据第一实施例的制造CMUT100的方法。具体而言，图1b-1j示出了在已经通过使用原子层沉积(ALD)在一个工艺序列中沉积了所有的功能CMUT层(参考图1a)之后的示意性顶部到底部工艺流程。
所述方法开始于使用ALD的工艺序列(参考图1a)。首先，将第一电极层10沉积到衬底(未示出)或介电层11上。在图1a所示的实施例中，在衬底和第一电极层10之间提供或沉积介电层11。在这种情况下，介电层11是处于衬底上的第一层。在这种情况下，例如，介电层能够由(硅)氧化物或(硅)氮化物构成，尤其是在ASIC上进行处理时，其中，通常使用平面化步骤建立平滑表面。然而，也能够省略介电层11。之后，将第一介电膜20沉积到第一电极层10上，并且将牺牲层30沉积到第一介电膜30上。牺牲层30是可去除的，以在之后形成换能器的腔。随后，将第二介电膜40沉积在牺牲层30上。之后，将第二电极层50沉积在第二介电膜40上。在图1a的实施例中，将额外的介电层51沉积在第二电极层50上。介电层51覆盖或保护第二电极层40，尤其是在执行牺牲蚀刻以去除牺牲层30时。然而，也能够省略介电层51。通过原子层沉积(ALD)执行上文所述的这些沉积步骤中的每步。通过这种方式提供了介电材料和导电材料的交替层的堆叠(参考图1a)。因而，在一个单个工艺序列中沉积了所有的CMUT功能层(AL-ALD CMUT)，一个单个工艺序列即ALD机器中的单次运行，其中，晶片不离开机器，但是可以发生若干(处理或沉积)步骤。因而，能够在一个工艺序列中在彼此上堆叠各种材料，但是在这一工艺序列内是通过各种(处理或沉积)步骤依次沉积各种材料的。这一工艺或工艺序列也被称为所有层ALD(AL-ALD)CMUT工艺。
所述方法还包括将所沉积的层和膜10、20、30、40、50、51中的至少一个模式化。将参考图1b-d解释这样的模式化的范例。所述制造方法使用了“顶部到底部”模式化。顶部到底部模式化为CMUT提供了特征金字塔形结构，尤其是阶梯金字塔形结构(例如，能够经由利用FIB或SEM横截面的分析方法来识别出该典型横截面)。至少一个模式化的层和/或膜在其侧面陡直地或者不连续地终止。换言之，层的顶表面和侧表面基本上相互正交。其表明CMUT已经使用模式化被制造。理想地，层的顶表面和侧表面相互正交(90°)。然而，在实际中，所述层由于模式化(尤其是蚀刻)工艺不完美的原因而具有一定的斜度，或者可以有意施加一定的斜度。而且，对各种材料的蚀刻率也是不等的。因而，在对具有不同属性的层的堆叠模式化(尤其是蚀刻)时，所述层的顶表面和侧表面在其末端处将不是完美的直角。例如，能够建立悬伸结构。因而，能够将基本上正交理解为是处于70°和110°(90°±20°)之间的，或者处于80°和100°(90°±10°)之间的，或者处于85°和95°(90°±5°)之间的角度。
在第一实施例中，从图1b能够看出，模式化包括将第二电极层50模式化的第一步骤。这一步骤是使用第一蚀刻掩模(利用“掩模1”标示)执行的。通过这种方式，界定了第二电极50的横向尺寸(沿与所述层的顶表面或者衬底的顶表面平行的方向)或者长度。在本范例中，在第一模式化步骤中，还将第二介电膜40模式化(以及第二电极层50上的额外介电层51)。能够看出，将第二电极层50模式化为小于第一电极层10。例如，能够按照环形电极的形式将第二电极层50模式化。其对声性能是有利的。模式化还包括将牺牲层30模式化的第二(独立)步骤，如图1c所示。这一步骤是使用第二蚀刻掩模(利用“掩模2”标示)执行的。通过这种方式，能够界定CMUT的腔的横向尺寸(沿与所述层的顶表面或者衬底的顶表面平行的方向)或者长度。此外，如图1d所示，模式化包括将第一电极层10模式化的第三(独立)步骤。这一步骤是使用第三蚀刻掩模(利用“掩模3”标示)执行的。通过这种方式，界定了第一电极30的横向尺寸(沿与所述层的顶表面或者衬底的顶表面平行的方向)或者长度。在本范例中，在第三模式化步骤中还将第一介电膜20模式化。在这一范例中，唯独没有将衬底上的介电层11模式化。因而，现在所沉积的层和膜中的大多数(除了介电层11之外)都被模式化。现在，完成了ALD沉积之后的模式化步骤。现在所有的所沉积的功能CMUT层和膜10、20、30、40、50、51都被模式化。
在随后步骤中，现在参考图1e，所述方法包括沉积覆盖所沉积的层和膜10、20、30、40、50、51的介电层60。能够再次使用原子层沉积(ALD)执行这一沉积步骤。或者，能够使用诸如PECVD的另一技术。介电层60以基本相同的覆盖度(例如，介电层60的水平部分的厚度和介电层60的垂直部分的厚度基本上相同)覆盖所沉积的层和膜10、20、30、40、50、51的顶表面和侧表面。通过这种方式，提供了非常好的阶梯覆盖度。换言之，介电层60的垂直部分和介电层60的水平部分具有大约相同的覆盖度或厚度(参考图1e)。介电层60的垂直部分(沿与所述各个层的顶表面或者所述衬底的顶表面正交的方向)基本上正交于所沉积的层和膜10、20、30、40、50、51而延伸。理想地，介电层60的垂直部分与所沉积的层和/或膜正交(90°)或者成直角。然而，实际上介电层60具有一定的斜度。因此，介电层60的垂直部分将不会处于完美的直角。因而，能够将基本上正交理解为是处于70°和110°(90°±20°)之间的，或者处于80°和100°(90°±10°)之间的，或者处于85°和95°(90°±5°)之间的角度。
随后，所述方法包括通过提供蚀刻孔32(参考图1f)，尤其是多个蚀刻孔(例如，三个或更多)，并对牺牲层30进行蚀刻而去除牺牲层30，以形成腔35(参考图1g)。使用第四蚀刻掩模(利用“掩模4”标示)执行蚀刻孔32的提供。蚀刻孔32提供于介电层60中。所述腔的高度(沿与所述层的顶表面或者所述衬底的顶表面正交的方向)是由所去除的牺牲层30的厚度界定的。之后，参考图1h，能够提供覆盖介电层60的额外层70，尤其是额外的介电层。额外层70将蚀刻孔32关闭或密封。
此外，所述方法包括提供至少一个导电通孔15、55，所述导电通孔分别从第一电极层10和第二电极层50沿与所述层的顶表面(或者所述衬底的顶表面)正交的方向延伸。因而，导电通孔15、55与所沉积的层正交或成直角。在本范例中，这是通过提供蚀刻孔62并利用导电材料填充蚀刻孔62以形成导电通孔15、55而执行的。因而，提供了(通过额外层70、介电层60和第一介电膜20)通往第一电极层10的第一蚀刻孔62。提供了(通过介电层60和额外层70)通往第二电极层50的第二蚀刻孔62。利用导电材料填充第一蚀刻孔62，以形成从第一电极层10开始的通孔15。利用导电材料填充第二蚀刻孔62，以形成从第二电极层50开始的通孔55。此外，提供导电部分16、56，所述导电部分用于分别从通孔15、55提供外部电连接(例如，通往ASIC和/或电源，例如以连接至偏压，或者是通往线缆或丝焊的连接)。通过这种方式，为第一电极10和第二电极50两者都提供了电连接(例如，通往CMUT下面的ASIC)。应当理解，也能够仅提供第一蚀刻孔或者第二蚀刻孔。例如，也能够在衬底中形成从第一电极10开始的导电通孔15。
图1j示出了根据第一实施例的CMUT100的示意性横截面。图1j的CMUT100具体而言已经使用上文参考图1所述的方法被制造。CMUT100包括处于衬底(未示出)上的第一(底部)电极层10、处于第一电极层10上的第一介电膜20、形成于第一介电膜20上的腔35、覆盖腔35的第二介电膜40以及处于第二介电膜40上的第二(顶部)电极层50。任选地，CMUT100可以包括介电层11和介电层51。所沉积的层和膜中的大多数都被模式化。在这一实施例中，所有的所沉积的CMUT功能层和膜10、20、30、40、50都被模式化。因而，所沉积的CMUT功能层和膜10、20、30、40、50中的每者都被模式化。第二电极层50被模式化为小于第一电极层10(例如，是按照环形电极的形式模式化的)，这对声性能有利。将第二电极层50模式化为小于腔35。将腔35模式化为小于第一电极层10。通过这种方式，提供了特征(阶梯)金字塔形结构。CMUT100还包括覆盖所沉积的层和膜10、20、30、40、50的介电层60。如上文所述，介电层60以基本相同的覆盖度或厚度覆盖所沉积的层和膜10、20、30、40、50的顶表面和侧表面。介电层60的垂直部分基本上正交于所沉积的层10、20、30、40、50而延伸。CMUT100还包括覆盖介电层60的额外层70。具体而言，与其他层或膜相比，额外层70要厚得多，例如，多于2倍或更多倍，或者多于5倍或更多倍(例如，与大约1μm的层70的厚度相比，层40的厚度大约为200nm)。此外，CMUT包括导电通孔15，所述导电通孔从第一电极层10沿与所述层的顶表面正交的方向(图1j中的垂直方向)延伸。而且，CMUT100包括导电通孔55，所述导电通孔从第二电极层50沿与所述层的顶表面正交的方向(图1j中的垂直方向)延伸。此外，CMUT100还包括导电部分16、56，所述导电部分用于分别从通孔15、55提供外部电连接(例如，通往ASIC和/或电源，例如以连接至偏压，或者是通往线缆或丝焊的连接)。通孔15、55沿垂直方向(与所述层或衬底的(一个或多个)顶表面正交)延伸，并且导电部分56沿水平方向(平行于所述层或衬底的(一个或多个)顶表面)延伸。
图2a-2j示出了根据第二实施例的CMUT的制造方法。在这一实施例中，衬底1包括集成于其中的ASIC2以及处于该衬底中的导电通孔15。或者，ASIC2也能够附着至衬底1。所述方法开始于将第一电极层10沉积到所述衬底1上。之后，将第一介电膜20沉积到第一电极层10上，并且将牺牲层30沉积到第一介电膜20上。牺牲层30是可去除的，以在之后形成换能器的腔。随后，将第二介电膜40沉积在牺牲层30上。之后，将第二电极层50沉积在第二介电膜40上。通过原子层沉积(ALD)执行这些沉积步骤中的每者。通过这种方式提供了介电材料和导电材料的交替层的堆叠(参考图2b)。因而，在一个单个工艺序列中沉积了所有的CMUT功能层(AL-ALD CMUT)。
所述方法还包括将所有的所沉积的层和膜10、20、30、40、50，尤其是将所有的所沉积的CMUT功能层10、20、30、40、50模式化。在这一实施例中，模式化包括将第二电极层50模式化的第一步骤(参考图2c)以及将牺牲层30和第一电极层10以及第一介电膜20和第二介电膜40模式化的第二(独立)步骤(参考图2d)。于是，在这一实施例中，在共同的步骤中将牺牲层30和第一电极层10模式化。将第二电极层50模式化的第一步骤是使用第一蚀刻掩模(掩模1)执行的。第二模式化步骤能够是使用第二蚀刻掩模(掩模2)执行的。能够看出，(例如，按照环形电极的形式)将第二电极层50模式化为小于第一电极层10。现在，完成了模式化步骤。
在随后的步骤中，现在参考图2e，所述方法包括沉积覆盖所沉积的层和膜10、20、30、40、50的介电层60。再次使用原子层沉积(ALD)执行这一沉积步骤。如上文所述，介电层60以基本相同的覆盖度或厚度覆盖所沉积的层和膜10、20、30、40、50的顶表面和侧表面。通过这种方式，提供了非常好的阶梯覆盖度。换言之，介电层60的垂直部分和介电层60的水平部分具有大约相同的覆盖度或厚度(参考图2e)。介电层60的垂直部分基本上正交于所沉积的层10、20、30、40、50而延伸。
随后，所述方法包括通过提供蚀刻孔32(参考图2f)，并对牺牲层30进行蚀刻而去除牺牲层30，以形成腔35(参考图2g)。将蚀刻孔32提供于介电层60和第二介电隔离膜40中。能够使用第三蚀刻掩模(掩模3)提供蚀刻孔32。之后，参考图2h，能够提供覆盖介电层60的额外层70，尤其是额外的介电层。额外层70将蚀刻孔32关闭或密封。
此外，所述方法还包括提供导电通孔55，所述导电通孔从第二电极层50沿与所述层的顶表面正交的方向延伸。因而，导电通孔55与所沉积的层正交或者成直角。在本范例中，这是提供蚀刻孔62(参考图2i)并利用导电材料填充蚀刻孔62以形成导电通孔55(参考图2j)而执行的。能够使用第四蚀刻掩模(掩模4)执行蚀刻孔62的提供。在衬底1中形成通往第一电极10的导电通孔15。此外，提供了用于从通孔55提供外部电连接的导电部分56。这能够通过在额外层70上沉积导电层，之后将所述导电层模式化而执行。这能够使用第五蚀刻掩模(掩模5)而执行。
图2j示出了根据第二实施例的CMUT100的横截面。图2j的CMUT100具体而言已经使用上文参考图2所述的方法被制造。CMUT100包括处于衬底1上的第一电极层10、处于第一电极层10上的第一介电膜20、形成于第一介电膜20上面的腔35、覆盖腔35的第二介电膜30以及处于第二介电膜40上的第二电极层50。任选地，CMUT100可以包括处于衬底上的介电层11和处于第二电极层50上的介电层51，如参考第一实施例所解释的。在图2j所示的实施例中，所有的所沉积的CMUT功能层和膜10、20、30、40、50都被模式化。将第二电极层50模式化为比第一电极层10和腔35小或者具有更小的横向尺寸(沿平行于所述层或衬底的(一个或多个)顶表面的方向)，例如，就圆形而言具有较小的直径。通过这种方式，提供了特征(阶梯)金字塔形结构。CMUT100还包括覆盖所沉积的层和膜10、20、30、40、50的介电层60。如上文所述，介电层60以基本相同的覆盖度覆盖所沉积的层和膜10、20、30、40、50的顶表面和侧表面。介电层60的垂直部分基本上正交于所沉积的层10、20、30、40、50而延伸。CMUT100还包括覆盖介电层60的额外层70。具体而言，与其他层或膜相比，额外层70要厚得多，例如，多于2倍或更多倍，或者多于5倍或更多倍(例如，与大约1μm的层70的厚度相比，层40的厚度大约为200nm)。应当指出，在图2j中，只是示意性地指示了额外层70，而且其能够相当遵循层60的形状，这与相对于图1j图示的额外层70类似。此外，CMUT包括导电通孔55，所述导电通孔从第二电极层50沿与所述层的顶表面正交的方向(图2j中的垂直方向)延伸。CMUT100还包括导电部分56，所述导电部分用于从通孔55提供外部电连接(例如，通往ASIC和/或电源，例如以连接至偏压，或者是通往线缆或丝焊的连接)。而且，CMUT100包括从第一电极10开始的导电通孔15。导电通孔15形成于衬底1中。通孔15、55沿垂直方向(与所述层或衬底的(一个或多个)顶表面正交)延伸，并且导电部分56沿水平方向(平行于所述层或衬底的(一个或多个)顶表面)延伸。
图3a-3h示出了根据第三实施例的制造CMUT的方法。图3a-3h的第三实施例的方法与图2a-2j的第二实施例的方法类似。然而，与第二实施例相比，省略了图2c的单独将第二电极层50模式化的步骤。因此，在第三实施例中，使用的蚀刻掩模更少。
而且，在该第三实施例中，衬底1包括集成于其中的ASIC2以及处于衬底1中的导电通孔15。所述方法开始于将第一电极层10沉积到衬底1上。之后，将第一介电膜20沉积到第一电极层10上，并且将牺牲层30沉积到第一介电膜20上。牺牲层30是可去除的，以在之后形成换能器的腔。随后，将第二介电膜40沉积在牺牲层30上。之后，将第二电极层50沉积在第二介电膜40上。通过原子层沉积(ALD)执行这些沉积步骤中的每者。通过这种方式提供了介电材料和导电材料的交替层的堆叠(参考图3a)。因而，在一个单个工艺序列中沉积了所有的CMUT功能层(AL-ALD CMUT)。
所述方法还包括将所有的所沉积的层和膜10、20、30、40、50，尤其是将所有的所沉积的CMUT功能层10、20、30、40、50模式化。在这一实施例中，模式化包括将第二电极层50、牺牲层30和第一电极层10模式化的共同步骤(参考图3b)。因而，在这一实施例中，在共同的步骤中将所有的所沉积的层(第二电极层50、第二介电隔离层40、牺牲层30、第一介电隔离层20和第一电极层10)模式化。能够看出，所有的所沉积的层和膜10、20、30、40、50都具有相同的横向尺寸(沿与所述层或衬底的(一个或多个)顶表面平行的方向)，例如，就圆形而言具有相同的直径。能够使用第一蚀刻掩模(掩模1)执行共同的模式化步骤。现在，完成了模式化步骤。
在随后的步骤中，现在参考图3c，所述方法包括沉积覆盖所沉积的层和膜10、20、30、40、50的介电层60。再次使用原子层沉积(ALD)执行这一沉积步骤。介电层60以基本相同的覆盖度覆盖所沉积的层和膜10、20、30、40、50的顶表面和侧表面。通过这种方式，提供了非常好的阶梯覆盖度。换言之，介电层60的垂直部分和介电层60的水平部分具有大约相同的覆盖度或厚度(参考图3c)。
随后，所述方法包括通过提供蚀刻孔32(参考图3d)，并对牺牲层30进行蚀刻而去除牺牲层30，以形成腔35(参考图3e)。将蚀刻孔32提供于介电层60和第二介电隔离膜40中。如图3d和3e所示，蚀刻孔32优选不提供在第二电极层50中，而是提供在与之毗邻的某处。如图3d和图3e中的虚线所示，蚀刻孔32从介电层60延伸经过第二电极层50到达第二介电膜40。能够使用第二蚀刻掩模(掩模2)提供蚀刻孔32。之后，参考图3f，能够提供覆盖介电层60的额外层70，尤其是额外的介电层。额外层70将蚀刻孔32关闭或密封。
此外，所述方法还包括提供导电通孔55，所述导电通孔从第二电极层50沿与所述层的顶表面正交的方向延伸。因而，导电通孔55与所沉积的层正交或者成直角。在本范例中，这是通过提供蚀刻孔62(参考图3g)并利用导电材料填充蚀刻孔62以形成导电通孔55(参考图3h)而执行的。能够使用第三蚀刻掩模(掩模3)执行蚀刻孔62的提供。在衬底1中形成通往第一电极10的导电通孔15。此外，提供用于从通孔55提供外部电连接的导电部分56。这能够通过在额外层70上沉积导电层，之后将所述导电层模式化而执行。这能够使用第四蚀刻掩模(掩模4)而执行。
图3h示出了根据第三实施例的CMUT100的示意性横截面。图3h的CMUT100具体而言已经使用上文参考图3所述的方法被制造。CMUT100包括处于衬底1上的第一电极层10、处于第一电极层10上的第一介电膜20、形成于第一介电膜20上面的腔35、覆盖腔35的第二介电膜30以及处于第二介电膜40上的第二电极层50。任选地，CMUT100可以包括处于衬底上的介电层11和处于第二电极层50上的介电层51，如参考第一实施例所解释的。在图3h所示的实施例中，所有的所沉积的CMUT功能层和膜10、20、30、40、50都在共同步骤中被模式化。因而，将所有的所沉积的层和膜10、20、30、40、50模式化为具有相同的横向尺寸(沿与所述层或衬底的(一个或多个)顶表面平行的方向)，例如，就圆形而言具有相同的直径。因而，在这一实施例中未提供特征(阶梯)金字塔形结构。CMUT100还包括覆盖所沉积的层和膜10、20、30、40、50的介电层60。介电层60以基本相同的覆盖度覆盖所沉积的层和膜10、20、30、40、50的顶表面和侧表面，如上文所述。介电层60的垂直部分基本上正交于所沉积的层10、20、30、40、50而延伸。CMUT100还包括覆盖介电层60的额外层70。具体而言，与其他层或膜相比，额外层70要厚得多，例如，多于2倍或更多倍，或者多于5倍或更多倍(例如，与大约1μm的层70的厚度相比，层40的厚度大约为200nm)。应当指出，在图3h中，只是示意性地指示了额外层70，而且其能够相当遵循层60的形状，这与相对于图1j图示的额外层70类似。此外，CMUT包括导电通孔55，所述导电通孔从第二电极层50沿与所述层的顶表面正交的方向(图3h中的垂直方向)延伸。此外，CMUT100还包括导电部分56，所述导电部分用于从通孔55提供外部电连接(例如，通往ASIC和/或电源，例如以连接至偏压，或者是通往线缆或丝焊的连接)。而且，CMUT100包括从第一电极10开始的导电通孔15。导电通孔15形成于衬底1中。通孔15、55沿垂直方向(与所述层或衬底的(一个或多个)顶表面正交)延伸，并且所述导电部分沿水平方向(平行于所述层或衬底的(一个或多个)顶表面)延伸。
优选地，在所示出的实施例中的任何实施例中，第一介电膜20和第二介电膜40中的每者包括含有氧化物的第一层、含有高k材料的第二层以及含有氧化物的第三层。因而，介电隔离层20、40包括氧化物层(O)、高k层和另一氧化物层(O)。换言之，高k层夹在两个氧化物层(尤其是硅酮氧化物)之间。具体而言，所述高k材料能够是氧化铝(Al2O3)和/或氧化铪(HfO2)。例如，能够提供氧化物－氧化铝－氧化物(缩写为OAO)的层压(交替层)。在另一个范例中，第二层包括含有氧化铝的第一子层、含有氧化铪的第二子层以及含有氧化铝的第三子层。通过这种方式，能够提供氧化物－氧化铝－氧化铪－氧化铝－氧化物(缩写为OAHAO)的层压(交替层)。
所沉积的层的介电常数大体取决于材料密度，并因而取决于沉积或处理设置，例如，处理温度(形成所述层的温度)。氧化铝具有处于7和9之间的介电常数(k或εr)，具体取决于沉积或处理设置。例如，氧化铝的介电常数可以是7.5(例如，是在大约265℃的低温下沉积的)，或者8(例如，是在大约350℃的高温下沉积的)，或者9。氧化铪具有处于12和27之间的介电常数(k或εr)，具体取决于沉积或处理设置。例如，氧化铪的介电常数能够是14或20或25。例如，氧化铝－氧化铪－氧化铝的压蹭的介电常数能够是10。
优选地，在所示出的实施例的每者当中，第一电极层10和第二电极层50的每者包括非金属导电材料(例如，半导体)。例如，所述非金属导电材料能够是选自包括下述材料的组中的至少一种(或者确切一种)材料：TiN(氮化钛)、TaN(氮化钽)、TaCN、IrO2(氧化铱)、ITO(氧化铟锡)、LaNiO3和SrRuO3(钌酸锶)。这些材料适于原子层沉积。具体而言，所述非金属导电材料能够是氮化钛(TiN)。氮化钛(TiN)具有大约30到70μΩcm的导电性，其被看作是良导体。也能够使用多晶硅(具有约为500μΩcm的导电性)。应当理解，电极层的材料也能够是任何其他导电材料，例如，金属，尤其包括选自包括下述材料的组中的至少一种(或者确切一种)材料：Ni(镍)、Cu(铜)、W(钨)、Pt(铂)、Ir(铱)和Al(铝)。例如，所述金属能够是其合金。例如，铝具有约为3μΩcm的导电性。在任何情况下，所述电极的金属和非金属的导电材料必须适于通过ALD被沉积(例如，在ALD机器中)。
介电层60和/或额外层70例如能够是或者包括氧化物(尤其是氧化硅)、氮化物(尤其是氮化硅)或者两者的组合。例如，介电层60能够是或者包括(硅)氧化物和(硅)氮化物的组合。例如，额外层70能够是或者包括(硅)氮化物。然而，应当理解，能够使用任何其他适当的介电材料。例如，能够通过ALD或者PECVD沉积介电层60。尤其能够通过PECVD沉积额外层70，因为其具有较大的厚度。具体而言，牺牲层30由不同于介电隔离层20、40的材料(具有不同的蚀刻属性)构成。通过这种方式，能够选择性地去除牺牲层。
图4示出了介电常数(ε)相对于CMUT的相对声输出压力的图。图4基于模拟。假定所有的尺寸(缝隙厚度、介电质厚度等)均恒定。实心圆指示通过ALD沉积的氧化铪(HfO2)(这里具有14的ε)。空心圆指示ONO。菱形指示通过ALD沉积的氧化铝(Al2O3)(这里具有8的ε)。能够看出，假设能够施加偏压，那么高k材料几乎使输出压力加倍(例如，对于Al2O3约为70％)。
图5示出了跨介电质的电场相对于流经所述介电质的电流的示范性图。针对ONO和高温下的氧化铝Al2O3中的每者示出了场相对于电流的图。从图5能够看出，对于相同的场值而言，氧化铝Al2O3(高温下)与ONO相比具有较小的漏电流。而且，对于氧化铝Al2O3(高温下)而言，至少能够施加相比ONO相同的偏压。
已经表明，提供高k介电层以及使用原子层沉积(ALD)技术制造的层堆叠显著提高了CMUT的性能(例如，通过降低工作电压和/或提高(声)输出压力)。具体而言，通过提供非金属电极(例如，TiN)代替金属电极，ALD技术提供了在一个单个工艺步骤中沉积所有的CMUT功能层的特有选择。因而，具有较高有效介电常数的介电堆叠提供了性能改善，所述性能改善应与由于介电层中的电荷俘获而产生的CMUT的类似或较低的漂移相组合。所有层ALD(AL-ALD)CMUT工艺是非常有利的，因为其提供了通过调谐各体层以及它们的界面的特性属性而进一步提高CMUT性能的选择。AL-ALD技术连同顶部到底部模式化确保了各种介电质的高质量界面，而且需要更少的操作员干预。
在CMUT中，能够检测是否已经通过ALD沉积了层，在一个范例中，如果是通过ALD沉积的，那么第一介电膜20和/或第二介电膜40包括工艺残余物，例如，碳或氯残余。例如，能够使用XPS(X射线光电子能谱)或者诸如SIMS(二次离子质谱)的其他表征方法检测所述残余。在另一范例中，介电隔离层20、40的第二层具有低于100nm的厚度。这样的非常薄的高k层(只)能够使用ALD来提供。
在文中描述的方法(AL-ALD)中，几乎整个的层堆叠首先被沉积，之后被模式化(最后沉积还对腔进行密封的介电层)。因而，对于通过这一方法制造的CMUT而言，在CMUT的横截面中，在毗邻膜片的区域中，介电层的所有或者大部分均被去除或者不存在。然而，对于通过其他方法(非ALD)，例如，使用溅射制造的CMUT而言，在CMUT的横截面中，在毗邻膜片的区域中，构成CMUT的介电层的所有或者大部分都是存在的。
通过ALD沉积的层(尤其是Al2O3和/或HfO2的层)能够表现出下述特征中的一个或多个：
(1)例如，与溅射的Al2O3不同，ALD沉积的Al2O3的阶梯覆盖度非常好，而且非常共形。例如，其可在(横截面)SEM中检测到。
(2)ALD氧化物允许更好地控制充电效应，而且漏电流低得多(因为它们无针孔)，这一点显示在电容式电压测量(CV曲线)中。
(3)Al2O3的组成方式(compoistion)是不同的(例如，与溅射Al2O3相比)，能够通过RBS和/或XPS被检测。
(4)诸如碳的典型工艺残余物(在例如溅射Al2O3中找不到)，其由XPS或SIMS检测。
只是作为范例，能够使用SIMS(二次离子质谱)检测溅射氧化铝和通过ALD沉积的氧化铝之间的差异。例如，在溅射过程中，使用氩，并且在溅射层中发现了一些残余物(例如，几个百分点)。其能够通过SIMS(二次离子质谱)容易地检测到。
与ONO介电隔离层中的氧化物层(O)相比，OAO介电隔离层中的氧化物层(O)的功能是极为不同的。ONO介电隔离层中的氧化物层(O)存在于该处是出于电的原因。在没有氧化物层(O)的情况下，那么将存在CMUT设备的显著充电，其将使性能严重劣化。在实践当中，单个O层(通过PECVD沉积)的最小厚度约为50nm。ONO介电隔离层中的氧化物层(O)存在于该处是出于处理的原因。已经发现，在没有氧化物层的情况下(即，仅氧化铝层)，那么所述层将遭受非常大的机械应力，从而导致极度的膜片变形，且CMUT设备将无法工作。然而，使用OAO介电隔离层则提供了低应力水平。氧化物层能够是薄的。此外，OAO介电隔离层与仅氧化铝层相比甚至具有更好的电行为。
已经按照涉及超声的CMUT描述了所述电容式微机械换能器。然而，应当理解，也能够将所述电容式微机械换能器用于其他应用，例如，作为压力传感器或压力换能器。
所述电容式微机械换能器，尤其是CMUT能够包括或者能够是单个单元，尤其是CMUT单元。然而，应当理解，所述电容式微机械换能器，尤其是CMUT还能够包括多个单元(尤其是CMUT单元)或者单元(尤其是CMUT单元)阵列。所述电容式微机械换能器，尤其是CMUT和/或其层能够具有圆形。然而，也能够使用其他形状，例如，方形或者六边形。
尽管已经在附图和前面的描述中详细说明和描述了本发明，但这样的说明和描述被认为是说明性或示范性的而非限制性的；本发明不限于公开的实施例。通过研究附图、说明书和权利要求书，本领域的技术人员在实践请求保护的本发明时能够理解和实现所公开实施例的其他变型。
在权利要求中，“包括”一词不排除其他元件或步骤，并且量词“一”或“一个”不排除多个。单个元件或其他单元可以完成权利要求中记载的若干项目的功能。在互不相同的从属权利要求中记载特定措施并不指示不能有利地使用这些措施的组合。
权利要求中的任何附图标记不得被解释为对范围的限制。

Claims (15)

1.一种制造电容式微机械换能器(100)，尤其是制造CMUT的方法，所述方法包括：
-在衬底(1)上沉积第一电极层(10)，
-在所述第一电极层(10)上沉积第一介电膜(20)，
-在所述第一介电膜(20)上沉积牺牲层(30)，所述牺牲层(30)是可去除的，以形成所述换能器的腔(35)，
-在所述牺牲层(30)上沉积第二介电膜(40)，
-在所述第二介电膜(40)上沉积第二电极层(50)，以及
-将所沉积的层和膜(10、20、30、40、50)中的至少一个模式化，其中，所述的沉积的步骤是通过原子层沉积执行的。
2.根据权利要求1所述的方法，其中，模式化包括将所述第二电极层(50)模式化的步骤。
3.根据权利要求2所述的方法，其中，模式化包括将所述牺牲层(30)和/或所述第一电极层(10)模式化的步骤。
4.根据权利要求1所述的方法，其中，所沉积的层和膜(10、20、30、40、50)中的大多数或全部被模式化。
5.根据权利要求1所述的方法，还包括沉积介电层(60)，所述介电层(60)覆盖所沉积的层和膜(10、20、30、40、50)。
6.根据权利要求1所述的方法，还包括通过提供蚀刻孔(32)并对所述牺牲层(30)进行蚀刻而去除所述牺牲层(30)，以形成所述腔(35)。
7.一种通过权利要求1所述的方法制造的电容式微机械换能器(100)，尤其是CMUT。
8.一种电容式微机械换能器(100)，尤其是CMUT，包括：
-衬底(1)上的第一电极层(10)，
-所述第一电极层(10)上的第一介电膜(20)，
-形成于所述第一介电膜(20)的上面的腔(35)，
-覆盖所述腔(35)的第二介电膜(40)，以及
-所述第二介电膜(40)上的第二电极层(50)，
其中，所沉积的层和膜(10、20、30、40、50)中的至少一个被模式化。
9.根据权利要求8所述的换能器，其中，所述第一电极层(10)和/或所述第二电极层(50)包括非金属导电材料。
10.根据权利要求9所述的换能器，其中，所述非金属导电材料是选自包括下述材料的组中的至少一种材料：TiN、TaN、TaCN、IrO2、ITO、LaNiO3和SrRuO3，尤其是，其中，所述非金属导电材料为TiN。
11.根据权利要求8所述的换能器，其中，所述的至少一个被模式化的层和/或膜(10、20、30、40、50)在其侧面陡直地或者不连续地终止。
12.根据权利要求8所述的换能器，其中，所述第二电极层(50)被模式化为比所述第一电极层(10)小。
13.根据权利要求8所述的换能器，还包括从所述第一电极层(10)和/或所述第二电极层(50)沿与所述层的顶表面正交的方向延伸的至少一个导电通孔(15、55)。
14.根据权利要求8所述的换能器，还包括覆盖所沉积的层和膜(10、20、30、40、50)的介电层(60)，其中，所述介电层(60)以基本相同的覆盖度覆盖所沉积的层和膜(10、20、30、40、50)的顶表面和侧表面。
15.根据权利要求8所述的换能器，其中，所述第一介电膜(20)和/或所述第二介电膜(40)包括含有氧化物的第一层、含有高k材料的第二层以及含有氧化物的第三层。
CN201380006571.XA 2012-01-27 2013-01-23 电容式微机械换能器及其制造方法 Pending CN104066520A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261591308P 2012-01-27 2012-01-27
US61/591,308 2012-01-27
PCT/IB2013/050572 WO2013111063A1 (en) 2012-01-27 2013-01-23 Capacitive micro-machined transducer and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN104066520A true CN104066520A (zh) 2014-09-24

Family

ID=47884432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380006571.XA Pending CN104066520A (zh) 2012-01-27 2013-01-23 电容式微机械换能器及其制造方法

Country Status (8)

Country Link
US (1) US9828236B2 (zh)
EP (1) EP2806983B1 (zh)
JP (1) JP6190387B2 (zh)
CN (1) CN104066520A (zh)
BR (1) BR112014018080A8 (zh)
MX (1) MX2014008852A (zh)
RU (1) RU2627062C2 (zh)
WO (1) WO2013111063A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105249988A (zh) * 2014-07-09 2016-01-20 三星电子株式会社 利用引线接合的电容式微机械超声换能器探头
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578810B2 (ja) * 2009-06-19 2014-08-27 キヤノン株式会社 静電容量型の電気機械変換装置
US10293375B2 (en) * 2013-09-24 2019-05-21 Koninklijke Philips N.V. CMUT device manufacturing method, CMUT device and apparatus
US20160296207A1 (en) * 2013-11-18 2016-10-13 Koninklijke Philips N.V. Ultrasound transducer assembly
JP6932085B2 (ja) 2015-07-02 2021-09-08 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． マルチモード容量性マイクロマシン超音波トランスデューサ並びに関連するデバイス、システム及び方法
CN110100294B (zh) 2016-12-22 2022-03-29 皇家飞利浦有限公司 电容式射频微机电开关的系统和操作方法
WO2020163595A1 (en) * 2019-02-07 2020-08-13 Butterfly Network, Inc Bi-layer metal electrode for micromachined ultrasonic transducer devices
US11684951B2 (en) 2019-08-08 2023-06-27 Bfly Operations, Inc. Micromachined ultrasonic transducer devices having truncated circle shaped cavities

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050177045A1 (en) * 2004-02-06 2005-08-11 Georgia Tech Research Corporation cMUT devices and fabrication methods
US20080283945A1 (en) * 2007-05-16 2008-11-20 Hitachi, Ltd Semiconductor device
CN101578686A (zh) * 2005-05-18 2009-11-11 科隆科技公司 微机电装置的制造方法
US20100202254A1 (en) * 2007-07-31 2010-08-12 Koninklijke Philips Electronics N.V. Cmuts with a high-k dielectric

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
KR100648860B1 (ko) 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
JP4724505B2 (ja) * 2005-09-09 2011-07-13 株式会社日立製作所 超音波探触子およびその製造方法
US20080315331A1 (en) * 2007-06-25 2008-12-25 Robert Gideon Wodnicki Ultrasound system with through via interconnect structure
WO2009026499A1 (en) * 2007-08-23 2009-02-26 Purdue Research Foundation Intra-occular pressure sensor
WO2010097729A1 (en) * 2009-02-27 2010-09-02 Koninklijke Philips Electronics, N.V. Pre-collapsed cmut with mechanical collapse retention
EP2263078B1 (en) * 2008-03-31 2015-05-13 Nxp B.V. A sensor chip and a method of manufacturing the same
JP5305993B2 (ja) * 2008-05-02 2013-10-02 キヤノン株式会社 容量型機械電気変換素子の製造方法、及び容量型機械電気変換素子
EP2326432A2 (en) 2008-09-16 2011-06-01 Koninklijke Philips Electronics N.V. Capacitive micromachined ultrasound transducer
FR2939003B1 (fr) * 2008-11-21 2011-02-25 Commissariat Energie Atomique Cellule cmut formee d'une membrane de nano-tubes ou de nano-fils ou de nano-poutres et dispositif d'imagerie acoustique ultra haute frequence comprenant une pluralite de telles cellules
JP2011054708A (ja) 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
US8617078B2 (en) * 2010-03-12 2013-12-31 Hitachi Medical Corporation Ultrasonic transducer and ultrasonic diagnostic device using same
US8530322B2 (en) * 2010-12-16 2013-09-10 Intermolecular, Inc. Method of forming stacked metal oxide layers
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound
US8794075B2 (en) * 2011-08-11 2014-08-05 Nxp, B.V. Multilayered NONON membrane in a MEMS sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050177045A1 (en) * 2004-02-06 2005-08-11 Georgia Tech Research Corporation cMUT devices and fabrication methods
CN101578686A (zh) * 2005-05-18 2009-11-11 科隆科技公司 微机电装置的制造方法
US20080283945A1 (en) * 2007-05-16 2008-11-20 Hitachi, Ltd Semiconductor device
US20100202254A1 (en) * 2007-07-31 2010-08-12 Koninklijke Philips Electronics N.V. Cmuts with a high-k dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105249988A (zh) * 2014-07-09 2016-01-20 三星电子株式会社 利用引线接合的电容式微机械超声换能器探头
CN109665488A (zh) * 2018-12-29 2019-04-23 杭州士兰集成电路有限公司 Mems器件及其制造方法

Also Published As

Publication number Publication date
WO2013111063A1 (en) 2013-08-01
MX2014008852A (es) 2014-10-06
EP2806983A1 (en) 2014-12-03
RU2627062C2 (ru) 2017-08-03
US9828236B2 (en) 2017-11-28
US20140332911A1 (en) 2014-11-13
BR112014018080A8 (pt) 2017-07-11
JP2015506641A (ja) 2015-03-02
EP2806983B1 (en) 2020-04-01
RU2014134901A (ru) 2016-03-27
JP6190387B2 (ja) 2017-08-30
BR112014018080A2 (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN104066520A (zh) 电容式微机械换能器及其制造方法
CN104066521B (zh) 电容式微机械换能器及制造所述电容式微机械换能器的方法
US8765547B2 (en) Area-efficient capacitor using carbon nanotubes
CN107170745A (zh) 半导体装置及其制造方法
US9818930B2 (en) Size-controllable opening and method of making same
EP2922707B1 (en) Capacitive micro-machined transducer and method of manufacturing the same
CN110164851A (zh) 三维固态电容器的制造方法、三维固态电容器及电子设备
CN104022073B (zh) 微电子器件的制造方法
US8551856B2 (en) Embedded capacitor and method of fabricating the same
CN111199956A (zh) 一种半导体器件及其形成方法
KR20080029636A (ko) 원자층증착법에 의한 이중 유전막을 구비하는 캐패시터제조 방법
CN115472433A (zh) 具有明确限定的绝缘区域的高密度电容性器件
KR20090067471A (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924