CN1196831A - 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 - Google Patents
用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 Download PDFInfo
- Publication number
- CN1196831A CN1196831A CN96197043A CN96197043A CN1196831A CN 1196831 A CN1196831 A CN 1196831A CN 96197043 A CN96197043 A CN 96197043A CN 96197043 A CN96197043 A CN 96197043A CN 1196831 A CN1196831 A CN 1196831A
- Authority
- CN
- China
- Prior art keywords
- layer
- word line
- polysilicon
- oxide layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 210000000352 storage cell Anatomy 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
在一个快速存储单元(1)中,场隔离是通过一个氧化物－多晶硅－氧化物叠层隔离结构(11、12、13)进行的。通过涉及两个相邻的存储单元(1)的字线(6)自对准地注入掺杂物,用于制造源区(3)和源连接路径,可缩小存储单元(1)的面积。通过发明的场隔离,掺杂区(8)和隔离层中的多晶硅层(12)之间的电容被建立,该电容可改善存储单元(1)的读特性。
Description
在制作传统的快速电可擦可编只读存储器(EEPROM)的存储单元时，半导体衬底的表面被局部氧化，即漏区、沟道区和源区以及源连接路径被空出。随后，栅区被热氧化并且浮栅被沉积到该栅氧化物上。一个隔离层被沉积到浮栅上并且控制栅电极被沉积到该隔离层上。其中，控制栅电极起字线作用并在许多并列的存储单元的浮栅上伸展。存储单元是分别成对地沿垂直于字线的伸展方向设置的，使其漏区相邻并使这些对存储单元分别具有一个共同的漏极接口。所有的存储单元的漏极接口通过连接路径平行于字线地相互连接。人们把这种配置称为“或非”门电路。
在下一个制作步骤中，控制栅电极在涉及该控制栅电极自对准地掺杂漏区和源区时用作掩膜。其中，源连接路径和相互平行伸展的字线之间的间距取决于场氧化物棱及制造字线时的调整精度。
为了缩短两个相邻的存储单元的字线的间距，也已公开的是，把字线用于自对准地注入处于字线之间的源区。
然而，这个源区的和位于字线之间的源连接路径的电阻比较高，使存储单元的读特性变坏。
US 4 513 397公开了一种EEPROM，其中，每个存储单元具有一个自已的源区和漏区，并公开了该EEPROM的制作方法。在制作过程中，为了限定各个存储单元的位置，也是首先让衬底的表面局部氧化。字线在相邻的存储单元的沟道区的上方伸展并形成控制栅。在字线之下方分别有一多晶硅路径伸展，此多晶硅路径只在相应的沟道区的部分范围上有一空档，位于字线和多晶硅层之间的、用于积蓄电荷的浮栅电极伸过此空档。字线和多晶硅路径是电气互连的。
DE 33 08 09 2 A1也公开了一个具有浮栅电极的存储单元，其中，在浮栅电极之下设有一个多晶硅层，该多晶硅层有一空档，浮栅电极伸过该空档。而在此，多晶硅层用作控制栅电极。
WO 83/03167也公开了一种具有DE 33 08 092A1和US 4 513 397所描述的特征的、具有浮栅的存储单元，其中，控制栅电极也或者是由位于浮栅电极之下的多晶硅层构成，或者是由位于浮栅电极之上和之下的多晶硅层构成。
因此，本发明的任务在于提供一种用于制作快速存储单元的方法，该方法可使每个单元的面积尽可能地小，并且可获得良好的读特性。
解决以上任务的技术方案在于权利要求1所描述的方法。
在从属权利要求中描述了本发明的优选实施形式。
按照发明，为了实现场隔离，一个氧化硅-多晶硅-氧化硅叠层结构被沉积到半导体衬底上。为了掺杂出源区和源连接路径，敷上一个空出一个相应的字线对的字线之间的区域的光刻胶掩膜。届时，该光刻胶掩膜必须仅覆盖字线的一部分并因此无需对该掩膜进行精确调准。通过高能注入，掺杂物则被自对准地朝字线注入。在隔离叠层过厚的情况下，多晶硅层上方的氧化硅在注入之前也可自对准地、各向同性地被刻蚀。
按照发明，隔离叠层中的多晶硅层连同源区形成较大的、短时接收电荷的电容，并据此产生存储单元的较好的读特性。其中，隔离叠层中的多晶硅层与相应的阱电位相连。
为了进一步缩小存储单元的面积，隔离叠层中的限定沟道区的沟槽是很窄的。按照发明，为此而需要的结构宽度不是通过光刻制造的，而是作为各向异性刻蚀沉积到一个棱上的第一层和去除构成这个棱的结构的结果，通过制造一个微结构建立的。
下面借助附图通过一个实施例详细说明本发明。附图所示为：
图1一个在半导体衬底中实现的快速存储单元的俯视图；
图2沿图1中的线AA′的横断面图；
图3和4图2所示的、经过其它工艺步骤后的横断面图；
图5A至5H在有氧化物-多晶硅-氧化物叠层隔离的情况下，一个快速存储单元的沟道的按本发明的制造工艺次序示意图；
图6沿图1所示的一个快速存储单元中的线BB′的横断面图，其中有一个位于氧化物-多晶硅-氧化物叠层隔离层中的、发明的、窄的沟道。
在图1中示出了用发明方法制出的快速存储单元1的俯视图。在图中，存储单元1的大小是用点划线表示的。在未详细绘出的半导体衬底中，一个漏区2和一个源区3是通过注入掺杂物限定的。一个被一个用划线表示的浮栅覆盖的沟道区4在漏区2和源区3之间伸展。其中，浮栅5是通过一个未详细绘出的栅氧化物隔离的。在浮栅5之上敷有另一也未详细绘出的隔离层。一个同时起字线6作用的控制栅电极6在该另一隔离层之上伸展。
其它的存储单元沿所有的方向与图1所示的快速存储单元1直接相接。其中，沿一个存储单元的源-沟道-漏方向并排设置的存储单元分别或是具有一个共同的漏区2或是具有一个共同的源区3。在图1中示出了相邻的，具有同一源区3的存储单元的字线6。
图2示出了沿图1中的线AA′的横断面图。图2表明，在半导体衬底10上敷有一薄的氧化层11。在该氧化层11上敷有一导电的多晶硅层12。在多晶硅层12上敷盖有一氧化硅层13。导电的多晶硅层12有屏蔽作用。在上方的氧化硅层13上示意地示出了两个相邻的存储单元的字线6。
通过在半导体衬底10中的掺杂，源区3和在源区3之间伸展的源连接路径应在字线6之间的范围内被制造。
为此，如图3所示，首先把一个光刻胶掩膜敷到字线6和氧化硅层13上。该光刻胶层7借助光刻技术可不严格地被制造并在待制造的源区和源连接路径的上方被去除。其中，光刻胶掩膜多宽地覆盖字线是不重要的，据此，为了光刻胶掩膜7结构化，无需对为此需要的曝光掩膜进行精确对准。
如图4中的箭头所示，通过高能注入掺杂物，半导体衬底10中的掺杂区8被制造。根据其具体位置，这些掺杂区或者是构成源区3或者是构成源连接路径。如果隔离叠层结构11、12、13太厚，在注入掺杂物之前，上方的氧化层13也可自对准地被刻蚀。
掺杂区8和导电的多晶硅层12形成积蓄电荷的电容，据此，存储单元的读特性被显著改善，从而按照发明，可大大减少因源区8的导电性不好造成的影响。
在图5A至5H中示出了，用于在半导体衬底上制造快速存储单元的沟道区的沟槽的制造工艺的各个步骤。其中，相同的层标有相同的标号。
在半导体衬底100上制造了一薄的氧化层200。在该氧化层200上沉积了一掺杂的多晶硅层300。在该多晶硅层300上制造了氧化层400。在该氧化物-多晶硅-氧化物叠层隔离层200、300、400上又沉积了一多晶硅层500。在多晶硅层500上沉积了一TEOS(四乙基正硅烷)(Tetra-Ethvlen-Ortho-Silan)层并借助光刻技术制造出一个带一个陡棱的结构700。在该结构700和多晶硅层500的暴露面上沉积出一氧化硅层600。这一状态是在图5A中示出的。
氮化硅层600被各向异性的再刻蚀，使其在靠结构700的棱边只保留该氮化硅层600的残余800，即一个所谓的侧墙。然后去除结构700并使其下方的多晶硅层500氧化。靠结构700的棱边残留的侧墙800起氧化屏障作用，据此，只有围在该侧墙周围的多晶硅层500被氧化并在侧墙800周围形成一氧化层900。该状态是在图5B中示出的。
然后，侧墙800被去除。但相对于氧化硅和多晶硅，须均能选择性地对侧墙800进行刻蚀。通过把氮化硅用于第一层使该条件得到满足。也可采用其它的材料，主要的是，这些材料可相对选择性地被刻蚀。
在图5C中示出的是，在建立小的结构宽度的同时，如何能以传统方式借助光刻掩膜20制造另一结构。光刻掩膜20用于在氧化硅层900中刻蚀出一些区域。随后再去除光刻掩膜20，并借助用作刻蚀掩膜的氧化层900，使位于其下方的多晶硅层500各向异性地被刻蚀。该状态是在图5D中示出的。
如图5E所示，随后，氧化硅层900各向异性地被刻蚀，据此，氧化层400同时被部分刻蚀。
随后，多晶硅层500各向异性地被刻蚀，据此，多晶硅层300同时被结构化。该状态是在图5F中示出的。
如图5G所示的那样，薄的氧化层200被刻蚀，据此，上方的氧化层400也被刻蚀。随后，如图5H所示，半导体衬底100的暴露部分被热氧化至所需的氧化厚度。据此，多晶硅层200的事前曾暴露的棱也被氧化物覆盖并从而重新被隔离。
在图5H的右部示出了一个“正常的”结构宽度，该结构宽度可通过一个传统的光刻步骤制造，并且譬如快速存储单元的漏区需要该结构宽度。在图5H的左部示出了可用发明的方法制造的很小的结构宽度，该结构宽度是特别有利于快速存储单元的沟道区的。
为了实现一个快速存储单元，如在图6中所示的那样，其中相同的部位标有与在以上的图中的相同的标号，一导电层5作为浮栅必须被沉积，在该导电层5上，在隔有隔离层9的情况下沉积有另一作为控制栅的导电层6。通过这个小的结构宽度4可产生一个很窄的隧道区，据此，大的耦合系数成为可能并从而可缩小编程电压和清除电压。此外，由于沟道窄小，存储单元也随之变小。
Claims (6)
1.用于制造快速EEPROM单元阵列的源区的方法，具有如下步骤：
a)形成一个氧化硅-多晶硅-氧化硅层结构(11、12、13)，
b)通过刻蚀一个通过层结构(11、12、13)中的至少位于上部的氧化硅层(13)和多晶硅层(12)的沟槽，各一个单元(1)的一个沟道区(4)被限定，
c)通过热氧化，单元的位于下部的氧化硅层(11)的厚度被限定并在多晶硅层(12)和沟槽之间造成隔离，
d)分别有一个伸入单元(1)的沟槽中的浮栅电极(5)被形成，
e)一隔离层(9)被建立在单元的浮栅电极(5)上，
f)在隔离层(9)上伸展的字线(6)被形成，这些字线(6)在浮栅电极(5)的上方起控制栅电极作用，
g)一个光刻掩膜(7)被如此地敷上，使该光刻掩膜(7)至少部分地覆盖字线(6)并空出字线(6)间的、构成源区(3、8)的范围，
h)通过注入掺杂物，源区自对准地在相应的字线(6)之间被制造。
2.按照权利要求1所述的方法，其特征在于，在注入掺杂物之前，层结构(11、12、13)中的位于上部的氧化硅层(13)涉及字线(6)自对准地被去除。
3.按照权利要求1或2所述的方法，其特征在于，限定沟道区(4)的沟槽是很窄的，并作为各向异性地刻蚀一个沉积到一个棱上的第二层(600)和去除构成该棱的结构(700)的结果，通过制造一个侧墙结构(800)被制造，其中，侧墙结构(800)的宽度大致等于沉积的第二层(600)的厚度，并且该侧墙结构(800)在位于侧墙结构(800)下方的第一层(500)氧化时是氧化屏障，使旁侧与侧墙结构(800)相邻的氧化层(900)在去除侧墙(800)后，用作位于其下方的第一层(500)和其下各层的刻蚀掩膜，其中，第一和第二层(500，600)及氧化层(900)的材料应具备的性能在于，这些材料能分别选择性地被刻蚀。
4.按照权利要求3所述的方法，其特征在于，第二层(600)含有氮化硅并且第一层(500)含有多晶硅。
5.按照权利要求3或4所述的方法，其特征在于，第一层(500)被敷盖到氧化硅-多晶硅-氧化硅层结构(200、300、400)上。
6.按照权利要求3至5之一所述的方法，其特征在于，一分别位于最上方的层被用作一位于其下方的层的刻蚀掩膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19534778.1 | 1995-09-19 | ||
| DE19534778A DE19534778C1 (de) | 1995-09-19 | 1995-09-19 | Verfahren zum Erzeugen der Sourcebereiche eines Flash-EEPROM-Speicherzellenfeldes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1196831A true CN1196831A (zh) | 1998-10-21 |
Family
ID=7772593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96197043A Pending CN1196831A (zh) | 1995-09-19 | 1996-09-10 | 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6090665A (zh) |
| EP (1) | EP0852066B1 (zh) |
| JP (1) | JPH11512567A (zh) |
| KR (1) | KR19990045751A (zh) |
| CN (1) | CN1196831A (zh) |
| AT (1) | ATE204404T1 (zh) |
| DE (2) | DE19534778C1 (zh) |
| ES (1) | ES2163045T3 (zh) |
| RU (1) | RU2168241C2 (zh) |
| WO (1) | WO1997011489A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653601B (zh) * | 2002-05-09 | 2010-05-05 | 爱特梅尔公司 | 用来制作具有超小型薄窗口的eeprom结构的方法 |
| CN106298790A (zh) * | 2016-09-18 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN110838491A (zh) * | 2018-08-15 | 2020-02-25 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| US7026697B2 (en) * | 2000-03-31 | 2006-04-11 | Shipley Company, L.L.C. | Microstructures comprising a dielectric layer and a thin conductive layer |
| US6698295B1 (en) * | 2000-03-31 | 2004-03-02 | Shipley Company, L.L.C. | Microstructures comprising silicon nitride layer and thin conductive polysilicon layer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417264A (en) * | 1982-03-09 | 1983-11-22 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
| SE8301227L (sv) * | 1982-03-09 | 1983-09-10 | Rca Corp | Halvledarminne med frisvevande styre |
| US4513397A (en) * | 1982-12-10 | 1985-04-23 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
| DE3816358A1 (de) * | 1988-05-13 | 1989-11-23 | Eurosil Electronic Gmbh | Nichtfluechtige speicherzelle und verfahren zur herstellung |
| JP3065164B2 (ja) * | 1992-03-18 | 2000-07-12 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5297082A (en) * | 1992-11-12 | 1994-03-22 | Micron Semiconductor, Inc. | Shallow trench source eprom cell |
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US5598367A (en) * | 1995-06-07 | 1997-01-28 | International Business Machines Corporation | Trench EPROM |
| US5861333A (en) * | 1996-10-25 | 1999-01-19 | United Microelectonics Corp. | Method of tunnel window process for EEPROM cell technology |
| US5930627A (en) * | 1997-05-05 | 1999-07-27 | Chartered Semiconductor Manufacturing Company, Ltd. | Process improvements in self-aligned polysilicon MOSFET technology using silicon oxynitride |
| US5888870A (en) * | 1997-10-22 | 1999-03-30 | Advanced Micro Devices, Inc. | Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate |
-
1995
- 1995-09-19 DE DE19534778A patent/DE19534778C1/de not_active Expired - Fee Related
-
1996
- 1996-09-10 JP JP9512302A patent/JPH11512567A/ja not_active Ceased
- 1996-09-10 DE DE59607510T patent/DE59607510D1/de not_active Expired - Fee Related
- 1996-09-10 WO PCT/DE1996/001696 patent/WO1997011489A1/de not_active Application Discontinuation
- 1996-09-10 AT AT96938008T patent/ATE204404T1/de not_active IP Right Cessation
- 1996-09-10 CN CN96197043A patent/CN1196831A/zh active Pending
- 1996-09-10 KR KR1019980701994A patent/KR19990045751A/ko not_active Application Discontinuation
- 1996-09-10 EP EP96938008A patent/EP0852066B1/de not_active Expired - Lifetime
- 1996-09-10 ES ES96938008T patent/ES2163045T3/es not_active Expired - Lifetime
- 1996-09-10 RU RU98107256/28A patent/RU2168241C2/ru active
-
1998
- 1998-03-19 US US09/044,542 patent/US6090665A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653601B (zh) * | 2002-05-09 | 2010-05-05 | 爱特梅尔公司 | 用来制作具有超小型薄窗口的eeprom结构的方法 |
| CN106298790A (zh) * | 2016-09-18 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN106298790B (zh) * | 2016-09-18 | 2018-11-27 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN110838491A (zh) * | 2018-08-15 | 2020-02-25 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
| CN110838491B (zh) * | 2018-08-15 | 2022-05-10 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2163045T3 (es) | 2002-01-16 |
| JPH11512567A (ja) | 1999-10-26 |
| US6090665A (en) | 2000-07-18 |
| DE59607510D1 (de) | 2001-09-20 |
| EP0852066B1 (de) | 2001-08-16 |
| RU2168241C2 (ru) | 2001-05-27 |
| EP0852066A1 (de) | 1998-07-08 |
| WO1997011489A1 (de) | 1997-03-27 |
| DE19534778C1 (de) | 1997-04-03 |
| ATE204404T1 (de) | 2001-09-15 |
| KR19990045751A (ko) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304896B1 (en) | Non-volatile semiconductor memory device and method of the manufacture thereof | |
| CN1251324C (zh) | 具有浮动栅间壁的非易失性存储器及制造方法 | |
| JP2001102467A (ja) | フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 | |
| CN1659696A (zh) | 具有应变模的绝缘体上硅装置及用于形成应变模的方法 | |
| CN1877858A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| CN1087501C (zh) | 制作非易失性存储器的方法 | |
| US6018195A (en) | MOS gate structure semiconductor device | |
| US6984557B2 (en) | Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region | |
| KR100231962B1 (ko) | 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀 | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| CN1196831A (zh) | 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 | |
| US20050062095A1 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| WO2003015152A2 (en) | Method of manufacturing a semiconductor non-volatile memory | |
| KR19990045444A (ko) | 불휘발성 반도체 메모리소자와 그 제조방법 | |
| US20040084713A1 (en) | Structure with composite floating gate by poly spacer in flash | |
| CN1202981A (zh) | 用于在半导体衬底上制成很小结构宽度的方法 | |
| JP2959412B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6472259B1 (en) | Method of manufacturing semiconductor device | |
| CN1076520C (zh) | 半导体器件及其制造方法 | |
| CN1236484C (zh) | 半导体器件的金属接触结构及其形成方法 | |
| JP2904107B2 (ja) | 電荷転送装置の製造方法 | |
| JPH09298247A (ja) | 半導体装置及びその製造方法 | |
| JPH10261777A (ja) | 半導体基板上に集積化させたメモリ装置におけるワードラインを実現するための自己整合型エッチングプロセス | |
| JP3204449B2 (ja) | 半導体装置 | |
| US6420746B1 (en) | Three device DRAM cell with integrated capacitor and local interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |