CN207303087U - 具有沟槽结构的高容量硅电容器 - Google Patents
具有沟槽结构的高容量硅电容器 Download PDFInfo
- Publication number
- CN207303087U CN207303087U CN201720825198.6U CN201720825198U CN207303087U CN 207303087 U CN207303087 U CN 207303087U CN 201720825198 U CN201720825198 U CN 201720825198U CN 207303087 U CN207303087 U CN 207303087U
- Authority
- CN
- China
- Prior art keywords
- groove structure
- electrode layer
- layer
- high power
- power capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型涉及具有沟槽结构的高容量硅电容器，属于电容器技术领域。主要技术方案如下：在硅基板上蚀刻沟槽结构，所述的沟槽结构为“十字型”，所述沟槽结构的纵横比为(10‑50):1；在所述沟槽结构上依次为沟槽绝缘层、第1电极层、第1介电层、第2电极层、第2介电层、第3电极层、第3介电层、第4电极层，第4电极层上方为保护层，所述的第1电极层、第3电极层通过外部端子种晶层A连接外部端子A。本实用新型提供的硅电容器，采用十字型沟槽结构，具有容量大的特点，并且各电极层及介电层的在蚀刻过程中不会有任何的损伤，电极层与外部端子通过种晶层进行连接，结构相对简单，生产制造成本低。
Description
技术领域
本实用新型涉及电容器技术领域，具体为一种具有沟槽结构的高容量硅电容器。
背景技术
众所周知，为了制造出高容量的电容器，需要增加上、下部电极之间的有效面积，或增加两个电极之间介质层的介电常数，或减少介电层的厚度使两个电极之间的距离缩短。
第一，为增加电极有效面积，最常用的方法是通过对基板进行狭深形状的蚀刻处理即使用沟槽(Trench)结构的方法。通常，沟槽结构的截面与“U”字形类似，另外，为了增加静电容量，将沟槽在硅基板上以一定间隔重复形成阵列(Array)。
第二，使用介电常数较大的材料，通常会存在因为膜结构不够致密而导致泄漏电流的问题，尤其在沟槽等弯曲的结构中更加严重。由于介电常数较大，为使沟槽内部也能够形成均匀致密的薄膜，所以常使用低压化学气相沉积(LPCVD)法或原子层沉积(ALD)法。
通常，电极层采用物理气相沉积(PVD)法或蒸发(evaporation) 法进行沉积。虽然使用此类方法制成的膜结构具有致密、比电阻低等优点，但是在沟槽的纵横比(宽度和深度的比例)较高的情况下，很难在沟槽内部形成均匀的沉积。因此在高纵横比情况下，常使用低压化学气相沉积法的多晶硅(Poly silicon)膜作为电极层，但是其经过高温热处理之后的比电阻仍比常规材料的膜的比电阻高出数百倍左右。此外，最近还开发出了利用原子层沉积法的电极层，但使用该方法，膜的形成速度过慢，很难形成较厚的膜。因此对于纵横比较高的沟槽结构，目前还没有同时满足厚度均匀以及比电阻特性适当的方法。
在叠层型电容器中还需要将电极层和介电层进行连接：如图2所示，首先蚀刻形成介电层上、下部电极层之间的连接通道，又称过孔 (via)，再对每一个介电层实施图案化工程和蚀刻工程，复杂程度较高，所以不适用于多层叠层结构。此外，因为在对介电层或电极层进行蚀刻时必须在未关闭沟槽的开放状态下实施，所以容易造成光刻胶 (PR)流入到沟槽内部而导致介质层或电极层发生损伤，如图3所示。
实用新型内容
为解决现有技术存在的问题，本实用新型提供一种具有沟槽结构的高容量硅电容器，具有结构简单，容量大的特点。
本实用新型的技术方案如下：具有沟槽结构的高容量硅电容器，在硅基板上蚀刻沟槽结构，所述的沟槽结构为“十字型”，所述沟槽结构的纵横比为(10-50):1；在所述沟槽结构上依次为沟槽绝缘层、第 1电极层、第1介电层、第2电极层、第2介电层、第3电极层、第3介电层、第4电极层，第4电极层上方为保护层，所述的第1电极层、第3电极层通过外部端子种晶层A连接外部端子A，所述的第2 电极层、第4电极层通过外部端子种晶层B连接外部端子B。
进一步的，所述沟槽结构的硅柱子长与硅柱子宽的长度之比为2，相邻硅柱子间隔与硅柱子宽的长度相同。
进一步的，所述沟槽结构的纵横比为30:1，此处所述的横为硅槽结构的宽，纵是指沟槽结构的深度。
进一步的，所述的沟槽结构的硅柱子宽为0.5-10微米。
进一步的，所述的沟槽结构的硅柱子宽为3微米。
进一步的，所述的沟槽绝缘层厚度小于1微米。
进一步的，所述的第1电极层、第2电极层、第3电极层、第4 电极层厚度均小于1微米。
进一步的，所述的外部端子种晶层A、外部端子种晶层B厚度均小于1微米。
进一步的，所述的保护层厚度为1-10微米。
进一步的，所述的第1介电层、第2介电层、第3介电层厚度小于0.1微米。
本实用新型的有益效果如下：本实用新型提供的硅电容器，采用十字型沟槽结构，具有容量大的特点，并且各电极层及介电层的在蚀刻过程中不会有任何的损伤，电极层与外部端子通过种晶层进行连接，结构相对简单，生产制造成本低。
附图说明
图1为本实用新型沟槽结构电路图；
其中：101、蚀刻部分，102、蚀刻后剩下部分，103、硅柱子宽，104、硅柱子长，105、硅柱子间隔。
图2为现有技术中利用过孔进行电极层连接的示意图；
其中：201、硅基板，202、过孔，203、外部端子。
图3为现有技术沟槽结构中由于PR流失所导致的薄膜损伤示意图；
其中：301、硅基板，302、薄膜，303、PR，304、损伤的薄膜。
图4为本实用新型的截面图；
其中：401、硅基板，402、沟槽绝缘层，403、第1电极层，404、第1介电层，405、第2电极层，406、第2介电层，407、第3电极层， 408、第3介电层，409、第4电极层，410、保护层，411、外部端子种晶层B，412、外部端子B，413、外部端子种晶层A，414、外部端子A。
图5为本实用新型的电极层与外部端子的连接通道位置图；
其中：501、第1电极层与外部端子连接处，502、第2电极层与外部端子连接处，503、第3电极层与外部端子连接处，504、第4电极层与外部端子连接处，505、其他单数电极层与外部端子连接处，506、其他双数电极层与外部端子连接处，507、外部端子区域A，508、外部端子区域B。
图6为本实用新型实施例2的结构示意图；
其中：601、硅基板(第1电极层)，602、第1介电层，603、第2电极层，604、第2介电层，605、第3电极层，606、第3介电层，607、第4电极层，608、保护层，609、外部端子种晶层，610、外部端子。
具体实施方式
下面，结合附图对用于解决上述问题的较佳实施例进行说明。在此过程中为了说明的明确性和便利性，附图中的线条厚度或结构大小可能会被夸张图示。
此外，后述的术语均为根据在本实用新型中的功能而做出定义的术语，根据使用者、应用者的意图或惯例可能会有所不同。
实施例1
如图4-5所示，具有沟槽结构的高容量硅电容器，在硅基板401 上蚀刻沟槽结构，所述的沟槽结构为“十字型”，所述沟槽结构的纵横比为30:1；在所述沟槽结构上依次为沟槽绝缘层402、第1电极层403、第1介电层404、第2电极层405、第2介电层406、第3电极层407、第3介电层408、第4电极层409，第4电极层409上方为保护层410，所述的第1电极层403、第3电极层407通过外部端子种晶层A 413 连接外部端子A 414，所述的第2电极层405、第4电极层409通过外部端子种晶层B 411连接外部端子B 412。所述硅柱子长104与硅柱子宽103的长度之比为2，相邻硅柱子间隔105与硅柱子宽103的长度相同。所述的沟槽结构的硅柱子宽103为3微米。所述的沟槽绝缘层402厚度小于1微米。所述的第1电极层403、第2电极层405、第3电极层407、第4电极层409厚度均小于1微米。所述的外部端子种晶层A 413、外部端子种晶层B 411层厚度均小于1微米。所述的保护层厚度为1-10微米。所述的第1介电层404、第2介电层406、第3介电层408厚度小于0.1微米。
实施例2
如图6所示，作为实施例1的可替代性方案，将硅基板作为第1 电极层使用。在这种情况下，基板应使用比电阻较低的低电阻硅基板。通常，小于0.001Ω·㎝为宜。
Claims (10)
1.具有沟槽结构的高容量硅电容器，其特征在于，在硅基板(401)上蚀刻沟槽结构，所述的沟槽结构为“十字型”，所述沟槽结构的纵横比为(10-50):1；在所述沟槽结构上依次为沟槽绝缘层(402)、第1电极层(403)、第1介电层(404)、第2电极层(405)、第2介电层(406)、第3电极层(407)、第3介电层(408)、第4电极层(409)，第4电极层(409)上方为保护层(410)，所述的第1电极层(403)、第3电极层(407)通过外部端子种晶层A(413)连接外部端子A(414)，所述的第2电极层(405)、第4电极层(409)通过外部端子种晶层B(411)连接外部端子B(412)。
2.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述沟槽结构的硅柱子长(104)与硅柱子宽(103)的长度之比为2，相邻硅柱子间隔(105)与硅柱子宽(103)的长度相同。
3.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述沟槽结构的纵横比为30:1。
4.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的沟槽结构的硅柱子宽(103)为0.5-10微米。
5.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述沟槽结构的硅柱子宽(103)为3微米。
6.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的沟槽绝缘层(402)厚度小于1微米。
7.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的第1电极层(403)、第2电极层(405)、第3电极层(407)、第4 电极层(409)厚度均小于1微米。
8.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的外部端子种晶层A(413)、外部端子种晶层B(411)层厚度均小于1微米。
9.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的保护层厚度为1-10微米。
10.如权利要求1所述的具有沟槽结构的高容量硅电容器，其特征在于，所述的第1介电层(404)、第2介电层(406)、第3介电层(408)厚度小于0.1微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720825198.6U CN207303087U (zh) | 2017-07-10 | 2017-07-10 | 具有沟槽结构的高容量硅电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720825198.6U CN207303087U (zh) | 2017-07-10 | 2017-07-10 | 具有沟槽结构的高容量硅电容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207303087U true CN207303087U (zh) | 2018-05-01 |
Family
ID=62450364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720825198.6U Active CN207303087U (zh) | 2017-07-10 | 2017-07-10 | 具有沟槽结构的高容量硅电容器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207303087U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7385949B2 (ja) | 2021-11-08 | 2023-11-24 | ウィズメムズ カンパニー リミテッド | トレンチキャパシタ及びその製造方法 |
-
2017
- 2017-07-10 CN CN201720825198.6U patent/CN207303087U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7385949B2 (ja) | 2021-11-08 | 2023-11-24 | ウィズメムズ カンパニー リミテッド | トレンチキャパシタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683318B (zh) | 硅电容器内部多层电极连接结构及连接方法 | |
| US10490356B2 (en) | Capacitor and method of manufacturing the same | |
| CN101946304B (zh) | 包括在衬底的两个面上形成的平面形状电容器的超高密度容量 | |
| US10991793B2 (en) | Double-sided capacitor and method for fabricating the same | |
| CN110504284A (zh) | 柱状电容器阵列结构及制备方法 | |
| CN106653754A (zh) | 动态随机存取存储器 | |
| CN103295898A (zh) | 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法 | |
| CN207303087U (zh) | 具有沟槽结构的高容量硅电容器 | |
| KR950021710A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| CN105448814A (zh) | 半导体结构的形成方法 | |
| CN107359153A (zh) | 具有沟槽结构的高容量硅电容器的制造方法 | |
| IT9020416A1 (it) | Dispositivo a semiconduttore e relativo metodo di fabbricazione | |
| CN208142182U (zh) | 柱状电容器阵列结构 | |
| CN202905470U (zh) | 多层硅基电容器电极连接结构 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
| CN214956872U (zh) | 一种硅基电容半导体结构 | |
| CN106298975B (zh) | 一种肖特基二极管及制作方法 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| CN104659031B (zh) | Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法 | |
| CN103094124A (zh) | 高压结型场效应管的结构及制造方法 | |
| CN113130444A (zh) | 一种半导体结构及其形成方法 | |
| CN108123040A (zh) | Mim电容器及其制作方法 | |
| JPS6156444A (ja) | 半導体装置 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |