CN106298975B - 一种肖特基二极管及制作方法 - Google Patents
一种肖特基二极管及制作方法 Download PDFInfo
- Publication number
- CN106298975B CN106298975B CN201510289005.5A CN201510289005A CN106298975B CN 106298975 B CN106298975 B CN 106298975B CN 201510289005 A CN201510289005 A CN 201510289005A CN 106298975 B CN106298975 B CN 106298975B
- Authority
- CN
- China
- Prior art keywords
- layer
- type epitaxy
- type
- epitaxy layer
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000407 epitaxy Methods 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Abstract
本发明提供了一种肖特基二极管及制作方法，其中，肖特基二极管的制作方法包括：制成N型重掺杂衬底；在N型重掺杂衬底的一侧上依次制作M层掺杂浓度不同的N型外延层，其中，与N型重掺杂衬底相接触的为第一个N型外延层，距离N型重掺杂衬底最远的为第M个N型外延层，第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，第M个N型外延层的掺杂浓度低于或等于第一个N型外延层的掺杂浓度，M为大于等于3的正整数；在N型外延层的基础上依次制作多晶硅层、接触层和金属层。本发明使得肖特基二极管中两个沟槽中线位置处电场均匀，并且使得沟槽底部及侧壁不会提前击穿，提高了肖特基二极管的耐压性能。
Description
技术领域
本发明涉及半导体芯片制作工艺技术领域，尤其是涉及一种肖特基二极管及制作方法。
背景技术
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求，对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等要求越来越高。
通常应用的有普通整流二极管、肖特基二极管、PIN二极管等。它们相互比较各有特点，其中肖特基整流管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。应用非常广泛。
目前肖特基二极管主要有横向肖特基二极管和纵向肖特基二极管两种做法。其中横向肖特基二极管可以提供较高的击穿电压，低的漏电流，但对于面积的浪费是不可避免的，同时由于引入了PN结，因此正向导通压降偏高。而纵向肖特基二极管(沟槽型)由于具有低的正向导通压降，高的管芯面积利用率，受到越来越大的关注。但由于纵向肖特基二极管由于采用了沟槽结构，击穿电压很难做高，因此限制了器件的发展。
由于沟槽结构从下至上，栅氧两侧的压降越来越低，也就是说，沿两个沟槽中线方向的电场是不平衡的，这就极易造成栅氧两侧耗尽层形貌不对称，局部电场过高，尤其沟槽底部这种电场集中的部位提前击穿，器件失效的后果。
发明内容
为了使得肖特基二极管中两个沟槽中线位置处电场均匀，并且使得沟槽底部及侧壁不会提前击穿，提高肖特基二极管的耐压性能，本发明提供了一种肖特基二极管及制作方法。
为了实现上述目的，本发明提供了一种肖特基二极管的制作方法，该制作方法包括：
制成N型重掺杂衬底；
在所述N型重掺杂衬底的一侧上依次制作M层掺杂浓度不同的N型外延层，其中，与所述N型重掺杂衬底相接触的为第一个N型外延层，距离所述N型重掺杂衬底最远的为第M个N型外延层，所述第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，所述第M个N型外延层的掺杂浓度低于或等于所述第一个N型外延层的掺杂浓度，M为大于等于3的正整数；
在N型外延层的基础上依次制作多晶硅层、接触层和金属层。
可选的，所述N型重掺杂衬底的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，所述第一个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，第二个N型外延层的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，第三个N型外延层的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，第四个N型外延层的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，第五个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度。
可选的，所述第二个N型外延层、所述第三个N型外延层和所述第四个N型外延层的厚度范围均为0.5um～2um，所述第五个N型外延层的厚度范围为0.5um～1um。
可选的，其特征在于，在N型外延层的基础上制作多晶硅层的具体步骤为：对所述第M个N型外延层做沟槽刻蚀处理，形成沟槽，所述沟槽的底部延伸至所述第一个N型外延层内，其中，所述沟槽的底部延伸至所述第一个N型外延层内的深度范围为1um～5um；在所述第M个N型外延层的表面和所述沟槽的表面形成栅极氧化层，所述栅极氧化层的厚度为在所述栅极氧化层上沉淀一层多晶硅并在所述沟槽内填满多晶硅，所述栅极氧化层上的多晶硅的厚度为所述沟槽宽度的一倍；做多晶硅淀积及回刻处理，形成多晶硅层。
可选的，在N型外延层的基础上制作接触层的具体步骤为：在所述第M个N型外延层上淀积氧化物介质层，其中，所述氧化物介质层的厚度为 对所述氧化物介质层进行光刻和刻蚀处理，形成接触层。
可选的，在N型外延层的基础上制作金属层的具体步骤为：在所述接触层上制作表面金属；对所述表面金属进行金属层刻蚀，得到金属层。
依据本发明的另一个方面，还提供了一种肖特基二极管，包括：
N型重掺杂衬底；
位于所述N型重掺杂衬底一侧的M层掺杂浓度不同的N型外延层，其中，与所述N型重掺杂衬底相接触的为第一个N型外延层，距离所述N型重掺杂衬底最远的为第M个N型外延层，所述第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，所述第M个N型外延层的掺杂浓度低于或等于所述第一个N型外延层的掺杂浓度，M为大于等于3的正整数；
沟槽，所述沟槽由所述第M个N型外延层延伸至所述第一个N型外延层内；
多晶硅层，形成在所述沟槽的内部；
栅极氧化层，形成在所述沟槽的内部且填充在所述多晶硅层和所述N型外延层之间；
接触层，位于所述第M个N型外延层上，且形成第一构形图形；
氧化物介质层，位于所述第M个N型外延层上，且形成第二构形图形；
金属层，位于所述第M个N型外延层上，填充在所述第一构形图形和所述第二构形图形之间的空间，且所述金属层覆盖在所述沟槽的上方。
可选的，所述N型重掺杂衬底的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，所述第一个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，第二个N型外延层的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，第三个N型外延层的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，第四个N型外延层的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，第五个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度。
可选的，所述第二个N型外延层、所述第三个N型外延层和所述第四个N型外延层的厚度范围均为0.5um～2um，所述第五个N型外延层的厚度范围为0.5um～1um。
可选的，沟槽延伸至所述第一个N型外延层内的深度范围为1um～5um。
可选的，所述栅极氧化层的厚度为
可选的，所述氧化物介质层的厚度为
本发明的有益效果是：
本发明中的肖特基二极管的制作方法首先在N型重掺杂衬底的一侧依次制作M层掺杂浓度不同的N型外延层，且距N型重掺杂衬底最远的第M个N型外延层的掺杂浓度小于或等于与N型重掺杂衬底相接触的第一个N型外延层的掺杂浓度，第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，然后在N型外延层的基础上依次制作多晶硅层、接触层和金属层。本发明采用浓度渐变的N型外延层，并在浓度渐变的N型外延层内形成沟槽结构，在保证了肖特基二极管正向电流的同时，使得肖特基二极管中的两个沟槽中线位置处电场均匀，且沟槽的底部及侧壁不会提前击穿，提高了肖特基二极管的耐压性能。
附图说明
图1表示本发明的实施例中肖特基二极管的制作方法的步骤流程图；
图2表示本发明的实施例中肖特基二极管的制作方法的实现示意图之一；
图3表示本发明的实施例中肖特基二极管的制作方法的实现示意图之二；
图4表示本发明的实施例中肖特基二极管的制作方法的实现示意图之三；
图5表示本发明的实施例中肖特基二极管的制作方法的实现示意图之四；
图6表示本发明的实施例中肖特基二极管的制作方法的实现示意图之五；
图7表示本发明的实施例中肖特基二极管的制作方法的实现示意图之六；
图8表示本发明的实施例中肖特基二极管的制作方法的实现示意图之七；
图9表示本发明的实施例中肖特基二极管的制作方法的实现示意图之八；
图10表示本发明的实施例中肖特基二极管的制作方法的实现示意图之九。
其中图中：
1-N型重掺杂衬底，2-第一个N型外延层，3-第二个N型外延层，4-第三个N型外延层，5-第四个N型外延层，6-第五个N型外延层，7-氧化层，8-沟槽刻蚀窗口，9-沟槽，10-栅极氧化层，11-多晶层，12-氧化物介质层，13-接触层，14-金属层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
目前肖特基二极管主要有横向肖特基二极管和纵向肖特基二极管两种做法，而纵向肖特基二极管由于采用了沟槽结构，击穿电压很难做高，因此限制了器件的发展。本发明采用在N型重掺杂衬底的一侧依次制作至少三层掺杂浓度不同的N型外延层的方式，有效提高了肖特基二极管的耐压性能。
如图1所示，为本发明的实施例中肖特基二极管的制作方法的步骤流程图，主要包括如下步骤：
步骤S101，制成N型重掺杂衬底。
步骤S102，在N型重掺杂衬底的一侧上依次制作M层掺杂浓度不同的N型外延层。
在本步骤中，在N型重掺杂衬底的一侧上依次制作M层掺杂浓度不同的N型外延层，其中，与N型重掺杂衬底相接触的为第一个N型外延层，距离N型重掺杂衬底最远的为第M个N型外延层，第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，第M个N型外延层的掺杂浓度低于或等于第一个N型外延层的掺杂浓度，且M为大于等于3的正整数。
具体的，参见图2，M的数值可以为5，即N型重掺杂衬底的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，第一个N型外延层2的厚度设计可以视肖特基二极管的耐压性能而决定，耐压性能越高，则厚度越大。具体的，第一个N型外延层2的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，优选为注入5×1012离子所得到的掺杂浓度；第二个N型外延层3的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，优选为注入5×1013离子所得到的掺杂浓度，且厚度可以为0.5um～2um；第三个N型外延层4的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，优选为注入5×1014离子所得到的掺杂浓度，且厚度可以为0.5um～2um；第四个N型外延层5的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，优选为注入5×1015离子所得到的掺杂浓度，且厚度可以为0.5um～2um；为了优化肖特基二极管表面的肖特基接触，制作了第五个N型外延层6，第五个N型外延层6的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，优选为注入1×1012离子所得到的掺杂浓度，且厚度可以为0.5um～1um。
步骤S103，在N型外延层的基础上依次制作多晶硅层、接触层和金属层。
在本步骤中，首先在N型外延层的基础上制作多晶硅层。
如图3～图7所示，为得到多晶硅层的实现示意图。制作多晶硅层的步骤如下：
步骤S1031，对第M个N型外延层做沟槽刻蚀处理，形成沟槽，在本实施例中，为对第五个N型外延层6做沟槽刻蚀处理。优选的，如图3所示，为了避免第五个N型外延层6被反蚀，可以在第五个N型外延层6上生长一层氧化层7，氧化层7的厚度视后续的沟槽深度决定，沟槽深度越大，氧化层7的厚度越大。进一步的，形成氧化层7后，通过光刻工艺刻蚀氧化层7，形成沟槽刻蚀窗口8。
步骤S1032，如图4所示，在氧化层7的遮蔽下，在沟槽刻蚀窗口处做沟槽刻蚀，形成沟槽9，其中，沟槽9的底部延伸至第一个N型外延层2内，优选的，为了避免沟槽9的底部延伸的深度过大，给工艺带来较大难度，同时为了避免沟槽9的底部延伸的深度过小，不能保证沟槽9底部的耗尽层提前夹断，沟槽9的底部延伸至第一个N型外延层2的深度范围为1um～5um，其中，优选为2um～3um。
步骤S1033，如图5所示，在第五个N型外延层6的表面和沟槽9的表面形成栅极氧化层10，栅极氧化层10的厚度在范围内，优选为具体的，在形成栅极氧化层10之前，可以先用湿法去除图4中的氧化层7。
步骤S1034，如图6所示，在栅极氧化层10上沉淀一层多晶硅，并在图5中的沟槽9内填满多晶硅，优选的，可以采用化学气相沉积等方法沉淀多晶硅，且栅极氧化层10上的多晶硅的厚度为沟槽9宽度的一倍。
步骤S1035，如图7所示，做多晶淀积及回刻处理，形成多晶硅层11。具体的，可以通过刻蚀工艺将图6中第五外延层6上栅极氧化层10上的多晶硅去除，形成多晶硅层11。
进一步的，在形成多晶硅层11之后，在N型外延层的基础上制作接触层。
如图8和图9所示，为得到接触层的实现示意图。制作接触层的步骤如下：
步骤S1036，在第M个N型外延层上淀积氧化物介质层，在本实施例中，如图8所示，即为在第五个N型外延层6上淀积氧化物介质层12，优选的，氧化物介质层12的成分可以为二氧化硅，且厚度可以为
步骤S1037，如图9所示，对图8中的氧化层介质层12进行光刻和刻蚀处理，形成接触层13。
进一步的，在形成接触层13之后，在N型外延层的基础上制作金属层。
如图10所示，为得到金属层的实现示意图。得到金属层的步骤为：
步骤S1038，在图9中的接触层13上制作表面金属，且表面金属与氧化物介质层12相接触，做金属层刻蚀，得到金属层14。具体的，金属层14与第五个N型外延层6相接触的地方，形成肖特基接触，金属层14与多晶硅层11相接处的地方形成欧姆接触。
至此，在经过上述步骤后，完成肖特基二极管的制作。
本发明通过在N型重掺杂衬底的一侧依次制作M层掺杂浓度不同的N型外延层，使得肖特基二极管中的两个沟槽中线位置处电场均匀，且沟槽的底部及侧壁不会提前击穿，提高了肖特基二极管的耐压性能。
下面对本发明的具体实施例进行举例说明。
本发明实施例的肖特基二极管的制作方法，如图2所示，首先在N型重掺杂衬底1上依次制作第一个N型外延层2、第二个N型外延层3、第三个N型外延层4、第四个N型外延层5和第五个N型外延层6。其中，第一个N型外延层2至第四个N型外延层5的掺杂浓度的值依次增加一个数量级，第五个N型外延层6的掺杂浓度的数量级与第一个N型外延层2的掺杂浓度的数量级相等，均为1012。
进一步的，如图3所示，在第五个N型外延层6上生长一层氧化层7，且通过光刻工艺刻蚀氧化层7，形成沟槽刻蚀窗口8。
进一步的，如图4所示，在氧化层7的遮蔽下，在沟槽刻蚀窗口8处做沟槽刻蚀，形成沟槽9，其中，沟槽9的底部延伸至第一个N型外延层2内，且延伸深度为1um～5um，优选为2um～3um。
进一步的，如图5所示，湿法去除图4中的氧化层7，然后在第五个N型外延层6的表面和沟槽9的表面形成栅极氧化层10，栅极氧化层10的厚度在范围内，优选为
进一步的，如图6所示，采用化学气相沉积等方法在栅极氧化层10上沉淀一层多晶硅，并在图5中的沟槽9内填满多晶硅，其中，栅极氧化层10上的多晶硅的厚度为沟槽9宽度的一倍。
进一步的，如图7所示，做多晶淀积及回刻处理，通过刻蚀工艺将图6中第五外延层6上栅极氧化层10上的多晶硅去除，形成多晶硅层11。
进一步的，如图8所示，在第五个N型外延层6上淀积氧化物介质层12，氧化物介质层12的成分为二氧化硅，且厚度为
进一步的，如图9所示，对图8中的氧化层介质层12进行光刻和刻蚀处理，形成接触层13。
进一步的，如图10所示，在图9中的接触层13上制作表面金属，且表面金属与氧化物介质层12相接触，做金属层刻蚀，得到金属层14。具体的，金属层14与第五个N型外延层6相接触的地方，形成肖特基接触，金属层14与多晶硅层11相接处的地方形成欧姆接触。
至此，经过上述步骤后，完成本发明实施例中肖特基二极管的制作。
如图10所示，本发明的实施例中还提供了一种肖特基二极管，包括：
N型重掺杂衬底1；
位于N型重掺杂衬底1一侧的M层掺杂浓度不同的N型外延层，其中，与N型重掺杂衬底1相接触的为第一个N型外延层2，距离N型重掺杂衬底1最远的为第M个N型外延层，第一个N型外延层2至第M－1个N型外延层的掺杂浓度依次增大，第M个N型外延层的掺杂浓度低于或等于第一个N型外延层2的掺杂浓度，M为大于等于3的正整数；
沟槽9，沟槽9由第M个N型外延层延伸至第一个N型外延层2内；
多晶硅层11，形成在沟槽9的内部；
栅极氧化层10，形成在沟槽9的内部且填充在多晶硅层11和N型外延层之间；
接触层13，位于第M个N型外延层上，且形成第一构形图形；
氧化物介质层12，位于第M个N型外延层上，且形成第二构形图形；
金属层14，位于第M个N型外延层上，填充在第一构形图形和第二构形图形之间的空间，且金属层14覆盖在沟槽9的上方。
可选的，所述N型重掺杂衬底1的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，第一个N型外延层2的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，第二个N型外延层3的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，第三个N型外延层4的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，第四个N型外延层5的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，第五个N型外延层6的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度。
可选的，第二个N型外延层3、第三个N型外延层4和第四个N型外延层5的厚度范围均为0.5um～2um，第五个N型外延层6的厚度范围为0.5um～1um。
可选的，沟槽9延伸至第一个N型外延层2内的深度范围为1um～5um。
可选的，栅极氧化层10的厚度为
可选的，氧化物介质层12的厚度为
需要说明的是，该肖特基二极管是应用上述肖特基二极管的制作方法制作而成的，上述肖特基二极管的制作方法实施例的实现方式适用于该肖特基二极管，也能达到相同的技术效果。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。
Claims (12)
1.一种肖特基二极管的制作方法，其特征在于，所述制作方法包括：
制成N型重掺杂衬底；
在所述N型重掺杂衬底的一侧上依次制作M层掺杂浓度不同的N型外延层，其中，与所述N型重掺杂衬底相接触的为第一个N型外延层，距离所述N型重掺杂衬底最远的为第M个N型外延层，所述第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，所述第M个N型外延层的掺杂浓度低于或等于所述第一个N型外延层的掺杂浓度，M为大于等于3的正整数；
在N型外延层的基础上依次制作多晶硅层、接触层和金属层；
其中，在N型外延层的基础上制作多晶硅层的步骤包括：
对所述第M个N型外延层做沟槽刻蚀处理，形成沟槽，所述沟槽的底部延伸至所述第一个N型外延层内；
在所述第M个N型外延层的表面和所述沟槽的表面形成栅极氧化层；
在所述栅极氧化层上沉淀一层多晶硅并在所述沟槽内填满多晶硅；
做多晶硅淀积及回刻处理，形成多晶硅层。
2.根据权利要求1所述的制作方法，其特征在于，所述N型重掺杂衬底的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，所述第一个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，第二个N型外延层的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，第三个N型外延层的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，第四个N型外延层的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，第五个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度。
3.根据权利要求2所述的制作方法，其特征在于，所述第二个N型外延层、所述第三个N型外延层和所述第四个N型外延层的厚度范围均为0.5μ m ～2μ m ，所述第五个N型外延层的厚度范围为0.5μ m ～1μ m 。
4.根据权利要求1所述的制作方法，其特征在于，
所述沟槽的底部延伸至所述第一个N型外延层内的深度范围为1μ m ～5μ m ；
所述栅极氧化层的厚度为
所述栅极氧化层上的多晶硅的厚度为所述沟槽宽度的一倍。
5.根据权利要求4所述的制作方法，其特征在于，在N型外延层的基础上制作接触层的具体步骤为：
在所述第M个N型外延层上淀积氧化物介质层，其中，所述氧化物介质层的厚度为
对所述氧化物介质层进行光刻和刻蚀处理，形成接触层。
6.根据权利要求5所述的制作方法，其特征在于，在N型外延层的基础上制作金属层的具体步骤为：
在所述接触层上制作表面金属；
对所述表面金属进行金属层刻蚀，得到金属层。
7.一种肖特基二极管，其特征在于，包括：
N型重掺杂衬底；
位于所述N型重掺杂衬底一侧的M层掺杂浓度不同的N型外延层，其中，与所述N型重掺杂衬底相接触的为第一个N型外延层，距离所述N型重掺杂衬底最远的为第M个N型外延层，所述第一个N型外延层至第M－1个N型外延层的掺杂浓度依次增大，所述第M个N型外延层的掺杂浓度低于或等于所述第一个N型外延层的掺杂浓度，M为大于等于3的正整数；
沟槽，所述沟槽由所述第M个N型外延层延伸至所述第一个N型外延层内；
多晶硅层，形成在所述沟槽的内部；
栅极氧化层，形成在所述沟槽的内部且填充在所述多晶硅层和所述N型外延层之间；
接触层，位于所述第M个N型外延层上，且形成第一构形图形；
氧化物介质层，位于所述第M个N型外延层上，且形成第二构形图形；
金属层，位于所述第M个N型外延层上，填充在所述第一构形图形和所述第二构形图形之间的空间，且所述金属层覆盖在所述沟槽的上方。
8.根据权利要求7所述的肖特基二极管，其特征在于，所述N型重掺杂衬底的一侧上依次制作五层掺杂浓度不同的N型外延层，其中，所述第一个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度，第二个N型外延层的掺杂浓度为注入1013～9×1013离子所得到的掺杂浓度，第三个N型外延层的掺杂浓度为注入1014～9×1014离子所得到的掺杂浓度，第四个N型外延层的掺杂浓度为注入1015～9×1015离子所得到的掺杂浓度，第五个N型外延层的掺杂浓度为注入1012～9×1012离子所得到的掺杂浓度。
9.根据权利要求8所述的肖特基二极管，其特征在于，所述第二个N型外延层、所述第三个N型外延层和所述第四个N型外延层的厚度范围均为0.5μ m ～2μ m ，所述第五个N型外延层的厚度范围为0.5μ m ～1μ m 。
10.根据权利要求7所述的肖特基二极管，其特征在于，沟槽延伸至所述第一个N型外延层内的深度范围为1μ m ～5μ m 。
11.根据权利要求7所述的肖特基二极管，其特征在于，所述栅极氧化层的厚度为
12.根据权利要求7所述的肖特基二极管，其特征在于，所述氧化物介质层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510289005.5A CN106298975B (zh) | 2015-05-29 | 2015-05-29 | 一种肖特基二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510289005.5A CN106298975B (zh) | 2015-05-29 | 2015-05-29 | 一种肖特基二极管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298975A CN106298975A (zh) | 2017-01-04 |
| CN106298975B true CN106298975B (zh) | 2019-08-06 |
Family
ID=57656005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510289005.5A Active CN106298975B (zh) | 2015-05-29 | 2015-05-29 | 一种肖特基二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298975B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910380A (zh) * | 2017-12-07 | 2018-04-13 | 中芯集成电路（宁波）有限公司 | 肖特基二极管及其形成方法、半导体器件 |
| CN114361262B (zh) * | 2021-12-31 | 2022-09-20 | 先之科半导体科技(东莞)有限公司 | 一种具有深沟槽的肖特基二极管及其生产方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740641A (zh) * | 2009-12-24 | 2010-06-16 | 杭州立昂电子有限公司 | 一种半导体器件 |
| CN103632959A (zh) * | 2013-11-15 | 2014-03-12 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
-
2015
- 2015-05-29 CN CN201510289005.5A patent/CN106298975B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740641A (zh) * | 2009-12-24 | 2010-06-16 | 杭州立昂电子有限公司 | 一种半导体器件 |
| CN103632959A (zh) * | 2013-11-15 | 2014-03-12 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298975A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106133889A (zh) | 半导体装置 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN110473916A (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN106298975B (zh) | 一种肖特基二极管及制作方法 | |
| CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN103137710A (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN105409006A (zh) | 半导体装置 | |
| CN104465628B (zh) | 一种沟槽功率mosfet器件及其制作方法和静电保护结构 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN106298973A (zh) | 一种肖特基二极管的制作方法及肖特基二极管 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN108091702A (zh) | Tmbs器件及其制造方法 | |
| CN204230248U (zh) | 一种沟槽功率mosfet器件及其静电保护结构 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN107346733A (zh) | 沟槽型肖特基二极管的制备方法 | |
| CN106158983A (zh) | 一种超结二极管的制作方法及超结二极管 | |
| CN207834305U (zh) | 瞬态电压抑制器 | |
| CN208674123U (zh) | 一种低压大电流功率vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |