CN107910380A - 肖特基二极管及其形成方法、半导体器件 - Google Patents
肖特基二极管及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN107910380A CN107910380A CN201711287896.6A CN201711287896A CN107910380A CN 107910380 A CN107910380 A CN 107910380A CN 201711287896 A CN201711287896 A CN 201711287896A CN 107910380 A CN107910380 A CN 107910380A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- schottky diode
- schottky
- conductive part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 182
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000009826 distribution Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 50
- 150000002500 ions Chemical class 0.000 claims description 24
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种肖特基二极管及其形成方法、半导体器件。通过形成掺杂浓度呈梯度分布的半导体层，以弱化半导体层在平衡状态下其内部的自建电场的电场强度，从而可有效降低肖特基二极管的正向导通压降。并且，通过在半导体层中形成沟槽，以使肖特基接触层从半导体层的表面上进一步延伸至半导体层的内部中，从而在反向偏压下，使所形成的耗尽区从半导体层的界面区域扩展到半导体层的内部，拓宽了承受电压的区域，进而有利于减小反向漏电流并增大反向击穿电压。可见，本发明中的肖特基二极管，能够同时优化其反向漏电流、反向击穿电压和正向导通压降，从而可提高肖特基二极管的整体性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种肖特基二极管及其形成方法、以及一种半导体器件。
背景技术
二极管是电力电子应用领域中不可或缺的组成部分。近年来，具有高频、大电流、低功耗特性的肖特基二极管以其独特的性能优势越来越引人注目。
肖特基势垒二极管是利用金属与半导体接触形成的金属－半导体结原理制作的。与PN结二极管相比，肖特基势垒二极管具有正向导通电压低和开关速度快的优点，这使其非常适合应用于开关电源以及高频场合。肖特基势垒二极管的反向恢复时间非常短，该时间主要由器件的寄生电容决定，而不像PN结二极管那样由少子复合时间决定。因此，肖特基势垒二极管整流器件可以有效的降低开关功率损耗。
但是，在另一方面，与PN结二极管相比，肖特基势垒二极管在反向偏压下却往往会呈现出反向漏电流大以及反向击穿电压低等缺陷，从而影响了肖特基二极管的整体性能。而在实现肖特基二极管具有较小的反向漏电流和更高的反向击穿电压这一目的时，常常需要相应的牺牲所述肖特基二极管的正向导通压降。即，肖特基二极管中反向漏电流与反向击穿电压的性能和正向导通电压的性能之间相互制约，从而使肖特基二极管的整体性受到限制而无法达到较大的改进。
发明内容
本发明的目的在于提供一种肖特基二极管，以解决现有的肖特基二极管在实现具有较小的正向导通电压时，需以牺牲其反向漏电流和反向击穿电压为代价，进而不利于提高肖特基二极管的整体性能的问题。
为解决上述技术问题，本发明提供一种肖特基二极管，包括：
一第一掺杂类型的半导体层，所述半导体层具有一第一表面和一与所述第一表面相背的第二表面，并且在所述半导体层中掺杂离子的掺杂浓度从所述第一表面至所述第二表面依次递增而呈现浓度梯度分布，以及在所述半导体层中还形成有多个沟槽，所述沟槽从所述半导体层的所述第二表面延伸至所述半导体层中；
一欧姆接触层，形成在所述半导体层的所述第一表面上；以及，
一肖特基接触层，形成在所述半导体层的所述第二表面上并填充所述沟槽。
可选的，所述半导体层的材质为氧化锌、氮化镓和碳化硅中的其中一种。
可选的，在所述半导体层中沿着从所述第一表面至所述第二表面的高度方向上依次分布有4个掺杂区，所述4个掺杂区的掺杂浓度沿着所述高度方向依次递增，而呈现浓度梯度分布。
可选的，所述沟槽延伸至所述4个掺杂区中最靠近所述第一表面的掺杂区中。
可选的，所述肖特基接触层包括一第一导电部和一第二导电部，所述第一导电部填充在所述沟槽中，所述第二导电部形成在所述半导体层的所述第二表面上并覆盖所述第一导电部。
可选的，所述第一导电部的材质为掺杂多晶硅，在所述沟槽的底部和侧壁上还形成有一绝缘层。
可选的，所述第一导电部的材质为金属，在所述沟槽的底部和侧壁上还形成有一金属扩散阻挡层。
本发明的又一目的在于，提供一种肖特基二极管的形成方法，包括：
提供一支撑衬底；
在所述支撑衬底上形成一第一掺杂类型的半导体层，所述半导体层具有一靠近所述支撑衬底的第一表面和一远离所述支撑衬底的第二表面，在所述半导体层中掺杂离子的掺杂浓度从所述第一表面至所述第二表面依次递增而呈现浓度梯度分布，以及在所述半导体层中还形成有多个沟槽，所述沟槽从所述半导体层的所述第二表面延伸至所述半导体层中；
在所述半导体层的所述第二表面上形成一肖特基接触层，所述肖特基接触层填充所述沟槽；以及，
在所述半导体层的所述第一表面上形成一欧姆接触层。
可选的，所述半导体层的材质为氧化锌、氮化镓和碳化硅中的其中一种。
可选的，所述半导体层的形成方法包括：
在所述支撑衬底上形成一第一掺杂类型的外延材料层；以及，
利用光刻工艺和刻蚀工艺，在所述外延材料层中形成多个所述沟槽。
可选的，所述第一掺杂类型的外延材料层的形成方法包括：
在所述支撑衬底上形成一非掺杂的外延材料层；以及，
利用离子注入工艺在所述非掺杂的外延材料层的不同高度位置中依次注入相应浓度的掺杂离子以构成多个掺杂浓度呈梯度分布的掺杂区，进而构成所述第一掺杂类型的外延材料层。
可选的，所述第一掺杂类型的外延材料层的形成方法包括：
通过外延工艺依次在所述支撑衬底上生长多个第一掺杂类型的外延叠层，多个所述外延叠层中的掺杂浓度依次增加，以构成所述第一掺杂类型的外延材料层。
可选的，所述肖特基接触层的形成方法包括：
在所述半导体层的所述沟槽中填充一第一导电部；以及，
在所述半导体层的所述第二表面上形成一第二导电部，所述第二导电部覆盖所述第一导电部，所述第一导电部和所述第二导电部构成所述肖特基接触层。
可选的，所述第一导电部的材质为掺杂多晶硅，在形成所述第一导电部之前还包括：在所述沟槽的底部和侧壁上形成一绝缘层。
可选的，所述第一导电部的材质为金属，在形成所述第一导电部之前还包括：在所述沟槽的底部和侧壁上形成一金属扩散阻挡层。
可选的，所述欧姆接触层的形成方法包括：
在形成所述半导体层之前，在所述支撑衬底上形成一导电层；以及，
在所述半导体层和所述肖特基接触层依次形成在所述导电层上之后，去除所述支撑衬底以暴露出所述导电层，构成所述欧姆接触层。
可选的，所述欧姆接触层的形成方法包括：
在形成所述半导体层和所述肖特基接触层之后，去除所述支撑衬底以暴露出所述半导体层的所述第一表面；以及，
在所述半导体层的所述第一表面上形成所述欧姆接触层。
此外，基于以上所述的肖特基二极管，本发明还提供了一种半导体器件，所述半导体器件具备如上所述的肖特基二极管。
在本发明提供的肖特基二极管及其形成方法中，通过对半导体层中的掺杂浓度进行优化(即，使半导体层中的掺杂离子的掺杂浓度由第一表面至第二表面依次增加而呈现梯度分布)，从而可有效减小半导体层在平衡状态下(例如，在不施加外加电压的状态下)的自建电场的电场强度，进而可实现更小的正向导通压降。此外，通过在半导体层中形成沟槽，并使肖特基接触层从半导体层的表面上进一步延伸至半导体层的内部中，从而在反向偏压下，使所形成的耗尽区从靠近半导体层的第二表面的区域扩展到半导体层的内部，有效增加了耗尽区的面积从而相应地拓宽了承受电压的区域，如此即可增强反向阻断能力，从而有利于减小了反向漏电流并增大反向击穿电压。可见，本发明中的肖特基二极管，能够在确保其反向漏电流和反向击穿电压的基础上，有效减低其正向导通压降，从而可提高肖特基二极管的整体性能。
进一步的，在本发明提供的肖特基二极管的形成方法中，可利用氧化锌等宽禁带半导体材料形成半导体层，从而可在确保所形成的肖特基二极管的性能的基础上，降低半导体层的制备难度，进而可有效减少肖特基二极管的制备成本。
附图说明
图1为一种肖特基二极管的结构示意图；
图2为本发明实施一中的肖特基二极管的结构示意图；
图3a为一种传统的肖特基二极管其半导体层中的掺杂离子的掺杂浓度不是呈现梯度分布时在正向导通需施加的正向偏压的示意图；
图3b为本发明实施例一中的肖特基二极管在正向导通时需施加的正向偏压的示意图；
图4为本发明实施例一中的肖特基二极管在施加反向偏压时在半导体层中所形成的耗尽区的示意图；
图5为本发明实施例二中的肖特基二极管的形成方法的流程示意图；
图6a～图6f为本发明实施例二中的肖特基二极管的形成方法在其制备过程中的结构示意图。
具体实施方式
如背景技术所述，现有的肖特基二极管中反向漏电流与反向击穿电压的性能和正向导通电压的性能之间相互制约，从而导致无法同时对这三者进行改善，进而使肖特基二极管的整体性受到限制。具体的说，在评估肖特基二极管的性能时，其主要性能参数包括反向漏电流、反向击穿电压、正向导通压降。对于理想中的肖特基二极管而言，反向漏电流越小越好，反向击穿电压越大越好，正向导通压降越小越好。
图1为一种肖特基二极管的结构示意图，如图1所示，肖特基势垒二极管器件通常包括：一具有低掺杂浓度的半导体层10；形成在所述半导体层10的底表面上的欧姆接触层20，所述欧姆接触层构成肖特基二极管的阴极；以及，形成在所述半导体层10的顶表面上的肖特基接触层30，所述肖特基接触层构成肖特基二极管的阳极。利用肖特基接触层30与半导体层10之间的功函数差形成肖特基势垒，该肖特基势垒的高低决定了肖特基势垒二极管的特性，较低的肖特基势垒可以减小正向导通电压，但是会使反向漏电增大，反向击穿电压降低；反之，较高的肖特基势垒会增大正向导通的开启电压，同时使反向漏电减小，反向击穿电压增加并使反向阻断能力增强。
可见，在实现肖特基二极管的低反向漏电流和更好的反向击穿电压这一目的时，通常需要相应的牺牲所述肖特基二极管的正向导通压降，即，针对肖特基二极管的整体而言其性能并没有得到提升。因此，人们往往需要根据肖特基二极管的不同需求来决定二极管的工艺参数。
为此，本发明提供了一种肖特基二极管，所述肖特基二极管能够在确保其反向击穿电压不变的情况下，进一步降低其正向导通压降，从而有利于提高肖特基二极管的整体性能。具体的，所述肖特基二极管包括：
第一掺杂类型的半导体层，所述半导体层具有第一表面和与所述第一表面相对的第二表面，在所述半导体层中掺杂离子的掺杂浓度从所述第一表面至所述第二表面呈浓度梯度分布并且掺杂浓度依次递增，以及在所述半导体层中还形成有多个沟槽，所述沟槽从所述半导体层的所述第二表面延伸至所述半导体层中；
欧姆接触层，形成在所述半导体层的所述第一表面上；以及，
肖特基接触层，形成在所述半导体层的所述第二表面上并填充所述沟槽。
即，本发明提供的肖特基二极管中，由于半导体层中的掺杂离子的掺杂浓度呈梯度分布并依次增加，从而有利于减小肖特基二极管的正向导通压降。以及，通过将肖特基接触层从半导体层的表面延伸至半导体层内部，从而在反向偏压下，可使耗尽区从半导体层的界面出扩展到半导体层内部中，增强了反向阻断能力，从而有利于减小了反向漏电流并增大反向击穿电压。
以下结合附图和具体实施例对本发明提出的肖特基二极管及其形成方法做进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明实施一中的肖特基二极管的结构示意图，如图2所示，所述肖特基二极管包括：第一掺杂类型的半导体层100、欧姆接触层200 和肖特基接触层300。
其中，第一掺杂类型的半导体层100具有第一表面100a和与所述第一表面100a相对的第二表面100b，在所述半导体层100中掺杂离子的掺杂浓度从所述第一表面100a至所述第二表面100b呈浓度梯度分布并且掺杂浓度依次递增。即，所述半导体层100中掺杂离子的掺杂浓度从第一表面 100a至第二表面100b呈现多个阶段性浓度的分布，并且该多个阶段性浓度之间从第一表面100a至第二表面100b浓度依次增加，进而使半导体层 100中的掺杂离子从第一表面100a至第二表面100b呈现梯度分布并且依次递增。
以及，在所述半导体层100中还形成有多个沟槽110，所述沟槽110 从所述半导体层100的所述第二表面100b延伸至所述半导体层100中；其中，第一掺杂类型的半导体层100例如可以为N型半导体层。
所述欧姆接触层200形成在所述半导体层100的所述第一表面100a 上，用于构成所述肖特基二极管的阴极；以及，
所述肖特基接触层300形成在所述半导体层100的所述第二表面100b 上并填充所述沟槽110，用于构成所述肖特基二极管的阳极。
当对肖特基二极管施加正向偏压时，会逐渐削弱肖特基接触层300和半导体层100之间的肖特基势垒，进而实现肖特基二极管的导通；反之，当对肖特基二极管施加反向偏压时，会增加肖特基接触层300和半导体层 100之间的肖特基势垒，进而使所述肖特基二极管的通路截断。
图3a为一种传统的肖特基二极管其半导体层中的掺杂离子的掺杂浓度不是呈现梯度分布时在正向导通需施加的正向偏压的示意图；图3b为本发明实施例一中的肖特基二极管在正向导通时需施加的正向偏压的示意图。
首先参考图3a所示，在传统的肖特基二极管中，当其处于平衡状态下时(例如，不施加电压的状况下)，在半导体层中会形成一自建电场V1，所述自建电场V1的方向由第二表面100b’指向第一表面100a’；具体的说，由于形成在第二表面100b’上的肖特基接触层(阳极)中的电子较少，从而会使半导体层中的电子往第二表面100b’扩散，随着电子的不断扩散，使靠近第二表面100b’的区域呈现负电荷，靠近第一表面100a’的区域呈现正电荷，由此即可产生从第一表面100a’指向第二表面100b’的自建电场V1。当施加正向偏压以使肖特基二极管导通时，对应于正向偏移的外部电场V2’需大于等于自建电场V1，以抵消自建电场V1，从而实现正向导通。
接着参考图3b所示，在本发明中的肖特基二极管中，由于半导体层 100中的掺杂离子的浓度呈梯度分布，并且靠近第二表面100b的区域中的掺杂浓度大于靠近第一表面100a的区域中的掺杂浓度，由于掺杂离子将会从浓度最高的地方向浓度最低的地方扩散，即，本实施例中电子沿着从第二表面100b至第一表面100a的方向扩散，从而在平衡状态下，靠近第一表面100a的区域呈现负电荷，靠近第二表面100b的区域呈现正电荷，由此即可产生一从第二表面100b指向第一表面100a的扩展电场V3。结合图3a和图3b所示，在与图3a所示的半导体层具有相同自建电场V1的情况下，本实施例中在半导体层110内还形成有扩展电场V3，所述扩展电场V3 的反向与自建电场V1的方向相反，从而可抵消部分所述自建电场V1的强度，使半导体层100在最终的平衡状态下所呈现出的电场强度为V1-V3。当然也可以理解为本实施例中的半导体层100在最终的平衡状态下所呈现出的电场强度为V1-V3即为其自建电场。基于此，在施加正向偏压以实现肖特基二极管的正向导通时，则所施加的正向偏压V2仅需要大于等于 (V1-V3)即可，由此即实现了所述肖特基二极管具备较小的正向导通电压的目的。
图4为本发明实施例一中的肖特基二极管在施加反向偏压时在半导体层中所形成的耗尽区的示意图。如图4所示，由于肖特基接触层300从半导体层100的第二表面100b延伸至半导体层100的内部，从而在施加反向偏压时，可使所形成的耗尽区600从靠近半导体层的第二表面100b的区域扩展到半导体层100内部中，拓宽了承受电压的区域，增强了反向阻断能力，从而有利于减小了反向漏电流并增大反向击穿电压。
在优选的方案中，还可进一步调整相邻的两个沟槽110之间的间距，以使得在施加反向偏压时，位于两个沟槽110之间的区域能够尽数耗尽，从而使相邻的沟槽110外围的耗尽层相互穿通，如此，进一步增强了反向阻断能力，以及，可实现更小的反向漏电流并具备更大的反向击穿电压。此外，也可以对所述沟槽110在所述半导体层100中的延伸深度进行调整，以实现对反向漏电流和反向击穿电压的调控。
结合图3a、图3b和图4可见，本发明中的肖特基二极管在实现降低其正向导通压降的基础上，不需要额外牺牲其反向漏电流和反向击穿电压的性能，即，本发明中的肖特基二极管能够在确保其反向漏电流和反向击穿电压的基础上，进一步降低其正向导通压降，如此即可有效提高肖特基二极管的整体性能。
继续参考图2所示，所述半导体层100在实现其掺杂离子的浓度梯度分布时，可直接通过离子注入的方式，在半导体层100的不同高度位置上分别形成相应浓度的掺杂区。当然，也可以通过外延生长具有不同掺杂浓度的外延叠层以构成所述半导体层100，其中，各个外延叠层中的掺杂离子的浓度呈梯度分布，此时可以认为每一个外延叠层即构成所述半导体层 100中的一个掺杂区。
具体的，可通过在所述半导体层中形成多个从所述第一表面至所述第二表面依次分布的掺杂区，多个所述掺杂区的掺杂浓度沿着从所述第一表面至所述第二表面的方向依次递增，而呈现浓度梯度分布。例如，本实施例中，在所述半导体层100中形成有4个掺杂区，并且4个掺杂区紧邻排布，具体的，4个掺杂区分别为第一掺杂区121、第二掺杂区122、第三掺杂区123和第四掺杂区124，并且所述第一掺杂区121、第二掺杂区122、第三掺杂区123和第四掺杂区124的掺杂浓度由第一表面至第二表面依次增加，即，所述第一掺杂区121的掺杂浓度最低，所述第四掺杂区124的掺杂浓度最高。以及，如上所述，本实施例中的多个掺杂区均为N型掺杂区。当然应当认识到，在其他实施例中，也可在所述半导体层100中形成 3个掺杂区、5个掺杂区或6个掺杂区等。
此外，如上所述，所述沟槽110的深度可根据实际需求进行调整。本实施例中，所述沟槽110延伸至多个掺杂区中最靠近所述第一表面100a的掺杂区中，即，所述沟槽110延伸至所述第一掺杂区121中。
进一步的，所述半导体层100的材质可以为氮化镓(GaN)和碳化硅(SiC) 中的其中一种。
在传统的肖特基二极管中，其主要是在硅(Si)基材料上制作的，硅材料发展历史悠久，硅单晶制备成本低、硅器件加工工艺成熟，因此硅基肖特基二极管的发展也是最为成熟的。但是，由于禁带宽度、电子迁移率等材料特性的限制，硅基功率肖特基二极管的性能已经接近其理论极限，不能满足当今高频、高功率、高耐温的需求。硅基肖特基二极管耐压低、电流输运能力有限、在高温条件下对系统散热要求苛刻，这造成了器件体积重量大、能耗大，而不利于电力电子系统向集成化、小型化、节能化发展。
为此，本实施例中，采用氮化镓(GaN)或碳化硅(SiC)材料以突破硅材料的自身限制，氮化镓(GaN)和碳化硅(SiC)为第三代半导体材料，其具有优异的物理和化学性质，例如禁带宽度大、击穿电场强度高、饱和电子漂移速度大、高电子迁移率、抗辐射能力强、化学稳定性好等，特别适合制作高耐压、高耐温、高频、大功率肖特基二极管器件。
在优选的方案中，所述半导体层100还可采用氧化锌(ZnO)材料形成。具体的，ZnO是一种新型的宽禁带半导体材料,其晶体结构、晶格常数和禁带宽度与GaN非常相近。此外，与GaN相比，ZnO具有生长温度低、激子复合能高(例如，60meV)、以及较低的电子诱生缺陷和阈值电压低等优点，因此，ZnO在高性能半导体器件领域中具有广阔的应用前景。
接着参考图2所示，所述肖特基接触层300形成在半导体层100的第二表面100b上并填充所述沟槽110，以进一步延伸至所述半导体层100的内部。可以理解的是，所述肖特基接触层300包括填充在沟槽内的第一导电部310和形成在所述半导体层100的第二表面上的第二导电部320，并且所述第二导电部320与所述第一导电部310相互连接。其中，所述第一导电部310和所述第二导电部320可以采用相同的材质形成，例如可均采用金属材料形成，具体的，所述金属材料例如为金(Au)、铂(Pt)或钨(W) 等具备高功函数的金属材料。当然，所述第一导电部310和所述第二导电部320也可以分别采用不同的材质形成，例如第一导电部310可以采用第二掺杂类型的掺杂多晶硅形成，本实施例中所述掺杂多晶硅为P型多晶硅；第二导电部320可以采用例如金(Au)、铂(Pt)或钨(W)等具备高功函数的金属材料形成。
可选的方案中，还可在所述沟槽110的底部和侧壁上形成一附加层 400，所述肖特基接触层300形成在所述附加层上。进一步的，可根据所述肖特基接触层300的材质，形成不同的附加层400。例如，当所述肖特基接触层300中的第一导电部310为掺杂多晶硅层时，则可在所述沟槽110 的底部和侧壁上形成一绝缘层，所述绝缘层例如为氧化硅层或者高K金属氧化物层等，所述绝缘层可通过氧化部分半导体层100而形成，从而能够改善半导体层100中与肖特基接触层300之间的界面缺陷。当所述肖特基接触层300均采用金属材料形成时，则可在所述沟槽110的底部和侧壁上形成一金属扩散阻挡层，即利用所述金属扩散阻挡层阻挡第一导电部310 中的金属离子扩散，其中所述金属扩散阻挡层例如可以为氮化钛(TiN)等。
此外，所述欧姆接触层200可以采用具备低功函数的导电材料形成，例如可以为导电玻璃、硅片或金属衬底等，具体的，用于构成所述欧姆接触层200的金属例如为铝(Al)。
实施例二
本实施例提供了一种肖特基二极管的形成方法，以使所形成的肖特基二极管在确保其反向漏电流和反向击穿电压的基础上，具备较小的正向导通压降。
图5为本发明实施例二中的肖特基二极管的形成方法的流程示意图，图6a～图6f为本发明实施例二中的肖特基二极管的形成方法在其制备过程中的结构示意图。以下结合图5和图6a～图6f，对本实施例中的各个形成步骤进行详细说明。
在步骤S110中，具体参考图6a所示，提供一支撑衬底700，所述支撑衬底700可用于对后续形成在其上方的结构进行支撑。
其中，所述支撑衬底700可以采用导电材料形成，例如其可以为导电玻璃、硅片或金属衬底等。当然，所述支撑衬底700也可以为绝缘衬底。当所述支撑衬底700采用导电材料形成时，则可选的方案中，可直接利用所述支撑衬底700构成后续所形成的肖特基二极管的欧姆接触层。当然，所述支撑衬底700也可以在后续工艺中被去除，而重新形成一导电层以构成欧姆接触层。此外，当所述支撑衬底700为绝缘衬底时，也可直接在所述支撑衬底700上优先形成一导电层以用于构成欧姆接触层，接着再继续执行后续的步骤，所述导电层的材质例如为铝(Al)等具备低功函数的金属材料。
此外，在该步骤中还可进一步包括对所述支撑衬底700进行清洗，以去除所述支撑衬底700上的杂质或污物，以避免对后续所形成的薄膜造成影响。
在步骤S120中，具体参考图6a和图6b所示，在所述支撑衬底700上形成一第一掺杂类型的半导体层100，所述半导体层100具有一靠近所述支撑衬底700的第一表面100a和一远离所述支撑衬底的第二表面100b，在所述半导体层100中掺杂离子的掺杂浓度从所述第一表面100a至所述第二表面100b依次递增而呈现浓度梯度分布，以及在所述半导体层100中还形成有多个沟槽110，所述沟槽110从所述半导体层100的所述第二表面 100b延伸至所述半导体层100中。
具体的，具有沟槽110的半导体层100的形成方法例如可参考如下步骤。
第一步骤，具体参考图6a所示，在支撑衬底700上沉积一第一掺杂类型的外延材料层120a，其中，所述外延材料层120a中靠近所述支撑衬底 700的表面为第一表面100a，所述外延材料层120a中远离所述支撑衬底 700并与所述第一表面100a相对的表面为第二表面100b，在所述半导体层 100中的掺杂离子的掺杂浓度从所述第一表面100a至所述第二表面100b 依次递增而呈现浓度梯度分布。本实施例中所述第一掺杂类型为N型。
具体的，可直接利用离子注入工艺，以在所述外延材料层120a中注入掺杂离子。即，在所述支撑衬底上形成非掺杂的外延材料层之后，通过离子注入工艺，在非掺杂的外延材料层的不同高度位置中依次注入相应浓度的掺杂离子以构成多个掺杂浓度呈梯度分布的掺杂区，从而形成掺杂浓度呈梯度分布的第一掺杂类型的外延材料层120a。当然，也可以通过外延工艺依次在所述支撑衬底上外延生长多个具备不同掺杂浓度的第一掺杂类型的外延叠层，并使多个所述外延叠层中的掺杂浓度依次增加，以使最终所形成的外延材料层中的掺杂离子呈梯度分布。可以理解的是，每一个外延叠层构成所述外延材料层120a中的一个掺杂区。
如图6a所示，本实施例中，以外延材料层120a中形成有4个掺杂区为例进行解释说明。其中，4个掺杂区分别为第一掺杂区121、第二掺杂区 122、第三掺杂区123和第四掺杂区124，所述4个掺杂区紧邻排布，并且所述第一掺杂区121、第二掺杂区122、第三掺杂区123和第四掺杂区124 的掺杂浓度由第一表面100a至第二表面100b依次增加，即，所述第一掺杂区121的掺杂浓度最低，所述第四掺杂区124的掺杂浓度最高。
进一步的，所述外延材料层120a的材质例如为氮化镓(GaN)或碳化硅 (SiC)等。在沉积所述外延材料层120a时可利用脉冲激光沉积(PLD)、物理气相沉积(PVD)等。以及，所形成的所述外延材料层120a的厚度例如可介于之间。
在优选的方案中，所述外延材料层120a还可采用氧化锌(ZnO)形成。具体的，氧化锌半导体层例如可通过化学合成或者物理气相沉积(PVD)直接制备，并且所制备出的氧化锌半导体层中其结晶质量较好，因此与制备其他材质的半导体层相比，制备氧化锌半导体层的工艺更为简单，从而可进一步减少肖特基二极管的制备成本。
第二步骤，具体参考图6b所示，利用光刻工艺和刻蚀工艺在所述外延材料层中形成多个沟槽110，从而构成具有所述沟槽110的半导体层100。
其中，多个沟槽110中相邻的两个沟槽110的间距可根据实际需求进行调整，并进一步可使各个沟槽110之间等间距排布。以及，每个沟槽110 的深度和宽度也均可根据实际需求进行调整。本实施例中，所述沟槽110 延伸至多个掺杂区中最靠近所述第一表面100a的掺杂区中，即，所述沟槽 110延伸至所述第一掺杂区121中。
接着参考图6c所示，在优选的方案中，在形成所述沟槽110之后，还包括在所述沟槽110的底部和侧壁上(即，暴露出表面上)形成一附加层 400。当然，所述附加层400还可进一步延伸到所述半导体层100的第二表面100b上。
其中，所述附加层400可以为一氧化层，并且所述氧化层可通过氧化部分所述半导体层100而形成，如此即可有效修复所述半导体层100在经过刻蚀工艺以形成沟槽110时在其表面上所产生的刻蚀缺陷，从而可改善后续所形成肖特基二极管中半导体层和肖特基接触层之间的界面。进一步的，所述附加层400的厚度优选为小于等于
此外，根据后续所形成的肖特基接触层的材质，还可进一步调整所述附加层400的特性。例如，当后续形成在所述沟槽110中的肖特基接触层为第二掺杂类型的掺杂多晶硅时，则所述附加层400可以为氧化层；当后续形成在所述沟槽110中的肖特基接触层为金属材质时，则所述附加层400 例如可以为一金属扩散阻挡层，所述金属扩散阻挡层例如为高K金属氧化层等。
在步骤S130中，具体参考图6c～图6d所示，在所述半导体层100的所述第二表面100b上形成一肖特基接触层300，所述肖特基接触层300填充所述沟槽110。
如上所述，本实施例中，所述肖特基接触层300形成在所述附加层400 上。其中，所述肖特基接触层300中位于所述沟槽110中的部分构成第一导电部310，所述肖特基接触层300中位于所述第二表面100b上的部分构成第二导电部320，第二导电部320覆盖所述第一导电部310以相互连接。
进一步的，所述肖特基接触层300中的第一导电部310和第二导电部 320可以采用相同的材质形成，也可以采用不同的材质形成。当采用相同的材质形成时，即可在同一工艺步骤中同时形成所述第一导电部310和第二导电部320。例如，当所述第一导电部310和第二导电部320的材质均采用钨(W)时，则可直接在半导体层的第二表面上形成一钨层，所述钨层填充沟槽110并覆盖第二表面，接着结合平坦化工艺以使钨层具有一平坦的表面，进而构成所述肖特基接触层。本实施例中，以所述第一导电部 310和所述第二导电部320分别采用不同的材质形成，对其形成方法进行解释说明。
具体的，所述肖特基接触层300的形成方法包括：
首先，在所述半导体层100的第二表面100b上沉积一第一导电材料层，所述第一导电材料层填充所述沟槽110并覆盖所述第二表面100b；其中，所述第一导电材料层的材质例如为P型多晶硅或者钨(W)等金属材料；
接着，参考图6c所示，利用平坦化工艺平坦化所述第一导电材料层，以使剩余的第一导电材料层仅填充在所述沟槽110中，以构成所述第一导电部310；
接着，参考图6d所示，在所述半导体层100的第二表面100b上形成一第二导电部320，所述第二导电部320覆盖所述第一导电部310，其中，所述第二导电部的材质例如为金(Au)或铂(Pt)等高功函数的金属。进一步的，可采用电子束蒸发工艺或溅射工艺等形成所述第二导电层。
在步骤S140中，具体参考图6e和图6f所示，在所述半导体层100的所述第一表面100a上形成一欧姆接触层200。
具体的，所述欧姆接触层200可以采用具有低功函数的金属材料形成，例如可采用铝(Al)形成所述欧姆接触层200。以及，所述欧姆接触层200 的厚度例如可以为并可利用物理气相沉积工艺(PVD)形成所述欧姆接触层200。
如在步骤S110中所述的，当所述支撑衬底的材质为导电材料时，则可直接利用所述支撑衬底构成欧姆接触层。当然，也可以去除所述支撑衬底后，接着在形成欧姆接触层。或者，当所述支撑衬底为绝缘衬底时，则可在形成半导体层100之前，优先的在所述支撑衬底上形成一导电层，并在所述半导体层100和所述肖特基接触层300依次形成在所述导电层上之后，去除所述支撑衬底以暴露出所述导电层，用于构成所述欧姆接触层。本实施例中，首先剥离所述支撑衬底，以暴露出所述半导体层100的第一表面 100a；接着在所述半导体层100a的第一表面100a上沉积一导电层，以构成欧姆接触层200，其中所述金属层可利用物理气相沉积工艺(PVD)沉积。
基于如上述的肖特基二极管，本发明还提供了一种半导体器件。即，所述半导体器件具备如上所述的肖特基二极管，从而可使所述半导体器件具备较好的性能。具体的，所述半导体器件例如可以为光探测器或者为集成肖特基二极管的场效应晶体管等。
综上所述，本发明提供的肖特基二极管中，通过对半导体层中的掺杂浓度进行优化，使半导体层中的掺杂离子的掺杂浓度呈现梯度分布，从而可弱化半导体层在平衡状况下的自建电场的电场强度，从而有利于减小肖特基二极管的正向导通压降。此外，通过在半导体层中形成沟槽，并使肖特基接触层从半导体层的表面上进一步延伸至半导体层的内部中，从而在反向偏压下，使所形成的耗尽区从半导体层的界面处扩展到半导体层内部中，拓宽了承受电压的区域，从而有利于减小了反向漏电流并增大反向击穿电压。可见，本发明中的肖特基二极管，能够在确保其反向漏电流和反向击穿电压的基础上，有效减低其正向导通压降，从而可提高肖特基二极管的整体性能。
进一步的，在本发明提供的肖特基二极管及其形成方法中，可利用氧化锌等宽禁带半导体材料形成半导体层，从而可在确保所形成的肖特基二极管的性能的基础上，降低半导体层的制备难度，进而可有效减少肖特基二极管的制备成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (19)
1.一种肖特基二极管，其特征在于，包括：
第一掺杂类型的半导体层，所述半导体层具有第一表面和与所述第一表面相背的第二表面，在所述半导体层中掺杂离子的掺杂浓度从所述第一表面至所述第二表面呈梯度分布并且掺杂浓度依次递增，以及在所述半导体层中还形成有多个沟槽，所述沟槽从所述半导体层的所述第二表面延伸至所述半导体层中；
欧姆接触层，形成在所述半导体层的所述第一表面上；以及，
肖特基接触层，形成在所述半导体层的所述第二表面上并填充所述沟槽。
2.如权利要求1所述的肖特基二极管，其特征在于，所述半导体层的材质为氧化锌、氮化镓和碳化硅中的其中一种。
3.如权利要求1所述的肖特基二极管，其特征在于，在所述半导体层中沿着从所述第一表面至所述第二表面的高度方向上依次分布有多个掺杂区，所述多个掺杂区相互连接，并且所述多个掺杂区的掺杂浓度沿着所述高度方向依次递增，而呈现浓度梯度分布。
4.如权利要求3所述的肖特基二极管，其特征在于，所述沟槽延伸至所述多个掺杂区中最靠近所述第一表面的掺杂区中。
5.如权利要求1所述的肖特基二极管，其特征在于，在所述半导体层中沿着从所述第一表面至所述第二表面的高度方向上依次分布有4个掺杂区，所述4个掺杂区的掺杂浓度沿着所述高度方向依次递增，而呈现浓度梯度分布。
6.如权利要求1所述的肖特基二极管，其特征在于，所述肖特基接触层包括第一导电部和第二导电部，所述第一导电部填充在所述沟槽中，所述第二导电部形成在所述半导体层的所述第二表面上并覆盖所述第一导电部，以和所述第一导电部连接。
7.如权利要求6所述的肖特基二极管，其特征在于，所述第一导电部的材质为第二掺杂类型的掺杂多晶硅，在所述沟槽的底部和侧壁上还形成有绝缘层。
8.如权利要求6所述的肖特基二极管，其特征在于，所述第一导电部的材质为金属，在所述沟槽的底部和侧壁上还形成有金属扩散阻挡层。
9.一种肖特基二极管的形成方法，其特征在于，包括：
提供支撑衬底；
在所述支撑衬底上形成第一掺杂类型的半导体层，所述半导体层具有靠近所述支撑衬底的第一表面和远离所述支撑衬底的第二表面，在所述半导体层中掺杂离子的掺杂浓度从所述第一表面至所述第二表面依次递增而呈现浓度梯度分布，以及在所述半导体层中还形成有多个沟槽，所述沟槽从所述半导体层的所述第二表面延伸至所述半导体层中；
在所述半导体层的所述第二表面上形成肖特基接触层，所述肖特基接触层填充所述沟槽；以及，
在所述半导体层的所述第一表面上形成欧姆接触层。
10.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述半导体层的材质为氧化锌、氮化镓和碳化硅中的其中一种。
11.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述半导体层的形成方法包括：
在所述支撑衬底上形成第一掺杂类型的外延材料层；以及，
利用图形化工艺，在所述外延材料层中形成多个所述沟槽，以构成具有所述沟槽的所述半导体层。
12.如权利要求11所述的肖特基二极管的形成方法，其特征在于，所述第一掺杂类型的外延材料层的形成方法包括：
在所述支撑衬底上形成非掺杂的外延材料层；以及，
利用离子注入工艺在所述非掺杂的外延材料层的不同高度位置中依次注入相应浓度的掺杂离子以构成多个掺杂浓度呈梯度分布的掺杂区，进而构成所述第一掺杂类型的外延材料层。
13.如权利要求11所述的肖特基二极管的形成方法，其特征在于，所述第一掺杂类型的外延材料层的形成方法包括：
通过外延工艺依次在所述支撑衬底上生长多个第一掺杂类型的外延叠层，多个所述外延叠层中的掺杂浓度依次增加，以构成所述第一掺杂类型的外延材料层。
14.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述肖特基接触层的形成方法包括：
在所述半导体层的所述沟槽中填充第一导电部；以及，
在所述半导体层的所述第二表面上形成第二导电部，所述第二导电部覆盖所述第一导电部，所述第一导电部和所述第二导电部连接用于构成所述肖特基接触层。
15.如权利要求14所述的肖特基二极管的形成方法，其特征在于，所述第一导电部的材质为第二掺杂类型的掺杂多晶硅，在形成所述第一导电部之前还包括：
在所述沟槽的底部和侧壁上形成绝缘层。
16.如权利要求14所述的肖特基二极管的形成方法，其特征在于，所述第一导电部的材质为金属，在形成所述第一导电部之前还包括：
在所述沟槽的底部和侧壁上形成金属扩散阻挡层。
17.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述欧姆接触层的形成方法包括：
在形成所述半导体层之前，在所述支撑衬底上形成导电层；以及，
在所述半导体层和所述肖特基接触层依次形成在所述导电层上之后，去除所述支撑衬底以暴露出所述导电层，构成所述欧姆接触层。
18.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述欧姆接触层的形成方法包括：
在形成所述半导体层和所述肖特基接触层之后，去除所述支撑衬底以暴露出所述半导体层的所述第一表面；以及，
在所述半导体层的所述第一表面上形成所述欧姆接触层。
19.一种半导体器件，其特征在于，包括如权利要求1～8任意一项所述的肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711287896.6A CN107910380A (zh) | 2017-12-07 | 2017-12-07 | 肖特基二极管及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711287896.6A CN107910380A (zh) | 2017-12-07 | 2017-12-07 | 肖特基二极管及其形成方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107910380A true CN107910380A (zh) | 2018-04-13 |
Family
ID=61854779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711287896.6A Pending CN107910380A (zh) | 2017-12-07 | 2017-12-07 | 肖特基二极管及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910380A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141884A (zh) * | 2021-12-14 | 2022-03-04 | 上海集成电路制造创新中心有限公司 | 可重构肖特基二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| CN105633172A (zh) * | 2014-10-31 | 2016-06-01 | 中航（重庆）微电子有限公司 | 肖特基势垒二极管及其制备方法 |
| CN106298975A (zh) * | 2015-05-29 | 2017-01-04 | 北大方正集团有限公司 | 一种肖特基二极管及制作方法 |
-
2017
- 2017-12-07 CN CN201711287896.6A patent/CN107910380A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| CN105633172A (zh) * | 2014-10-31 | 2016-06-01 | 中航（重庆）微电子有限公司 | 肖特基势垒二极管及其制备方法 |
| CN106298975A (zh) * | 2015-05-29 | 2017-01-04 | 北大方正集团有限公司 | 一种肖特基二极管及制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141884A (zh) * | 2021-12-14 | 2022-03-04 | 上海集成电路制造创新中心有限公司 | 可重构肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972714B2 (en) | Semiconductor device with a termination mesa between a termination structure and a cell field of field electrode structures | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN104425569B (zh) | 半导体器件、结型场效应晶体管和垂直场效应晶体管 | |
| US10062746B2 (en) | Semiconductor rectifier and manufacturing method thereof | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| US20210391428A1 (en) | Semiconductor device | |
| KR101016183B1 (ko) | Ｔｖｓ급 제너 다이오드 및 그 제조 방법 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN109065637B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN107910380A (zh) | 肖特基二极管及其形成方法、半导体器件 | |
| CN110931548A (zh) | 一种半导体器件结构及其制造方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN108198758B (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 | |
| US7291899B2 (en) | Power semiconductor component | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| US20200212177A1 (en) | High Voltage Power Device with Hybrid Schottky Trenches and Method of Fabricating the Same | |
| CN105810723B (zh) | 能实现反向阻断的mosfet的结构和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |
|
| RJ01 | Rejection of invention patent application after publication |