CN208674123U - 一种低压大电流功率vdmos - Google Patents
一种低压大电流功率vdmos Download PDFInfo
- Publication number
- CN208674123U CN208674123U CN201821429898.4U CN201821429898U CN208674123U CN 208674123 U CN208674123 U CN 208674123U CN 201821429898 U CN201821429898 U CN 201821429898U CN 208674123 U CN208674123 U CN 208674123U
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- low
- current power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种低压大电流功率VDMOS,属于半导体器件领域。该低压大电流功率VDMOS,包括衬底、在衬底之上的外延层、在外延层之上的氧化层、在外延层和氧化层之间的P型半导体层和N型半导体层、在氧化层之上的绝缘层、在绝缘层之上的第一金属层、在第一金属层之上的氮化硅钝化层;沟槽贯穿P型半导体层和N型半导体层,沟槽的底部在外延层,沟槽内生长有一层氧化层,沟槽内的氧化层上淀积有多晶硅栅;接触孔贯穿绝缘层、氧化层和N型半导体层,接触孔的一部分在P型半导体层,接触孔的下方为浓P型半导体区,接触孔内为第二金属;具有导通电阻低、电流处理能力强、性能稳定、可靠性高等特点。
Description
技术领域
本实用新型实施例涉及半导体器件领域,特别涉及一种低压大电流功率VDMOS。
背景技术
低压大电流功率VDMOS对器件承受耐压能力要求不高,但是要求器件具有极低的导通电阻、较高的开关速度和较高的雪崩耐量。
目前低压VDMOS的工艺主要为Trench工艺和平面工艺,利用Trench工艺制作的VDMOS由于不存在体内JFET器件,可以极大的降低导通电阻,但是器件的雪崩耐量较差,无法满足UPS、逆变器、电动车控制器等对雪崩耐量要求较高的产品;采用平面工艺制作的VDMOS虽然单位面积的导通电阻较大,但是雪崩耐量较高。
实用新型内容
为了解决现有技术的问题,本实用新型实施例提供了一种低压大电流功率VDMOS。该技术方案如下:
第一方面,提供了一种低压大电流功率VDMOS,包括衬底、在衬底之上的外延层、在外延层之上的氧化层、在外延层和氧化层之间的P型半导体层和N型半导体层、在氧化层之上的绝缘层、在绝缘层之上的第一金属层、在第一金属层之上的氮化硅钝化层;
沟槽贯穿P型半导体层和N型半导体层,沟槽的底部在外延层,沟槽内生长有一层氧化层,沟槽内的氧化层上淀积有多晶硅栅;
接触孔贯穿绝缘层、氧化层和N型半导体层,接触孔的一部分在P型半导体层,接触孔的下方为浓P型半导体区,接触孔内为第二金属。
可选的,N型半导体层在P型半导体层之上,P型半导体层在外延层之上;
沟槽内的氧化层与N型半导体层之上的氧化层相接。
可选的,衬底为低压大电流功率VDMOS的漏极;
第一金属层为低压大电流功率VDMOS的源极;
多晶硅栅为低压大电流功率VDMOS的栅极。
可选的,接触孔内为钨金属;
第一金属层为铝金属层。
可选的,绝缘层包括两层,两层绝缘层的绝缘介质材质不同。
本实用新型实施例提供的技术方案带来的有益效果是:
在制作过程中减少光罩次数,降低了生产成本,具有导通电阻低、电流处理能力强、性能稳定、可靠性高等特点。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种低压大电流功率VDMOS的结构示意图;
图2是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图;
图3是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图;
图4是根据一示例性实施例示出的一种低压大电流功率VDMOS的制作示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型实施方式作进一步地详细描述。
请参考图1,其示出了本实用新型一个实施例提供的低压大电流功率VDMOS的结构示意图。如图1所示,该低压大电流功率VDMOS包括衬底110、在衬底110之上的外延层120、在外延层120之上的氧化层150、在外延层120和氧化层150之间的P型半导体层130和N型半导体层140、在氧化层150之上的绝缘层、在绝缘层之上的第一金属层180、在第一金属层180之上的氮化硅钝化层190。
其中,N型半导体层140在P型半导体层130之上,P型半导体层130在外延层120之上。
外延层为N-型外延层,衬底为N+型衬底。
可选的,第一金属层为铝金属。
氮化硅钝化层190覆盖第一金属层180的部分区域。
沟槽200贯穿P型半导体层130和N型半导体层140,沟槽200的底部在外延层120,沟槽200内生长有一层氧化层151,沟槽内的氧化层151上淀积有多晶硅栅。
沟槽200内的氧化层151与N型半导体层140之上的氧化层150相接。
接触孔170贯穿绝缘层、氧化层150和N型半导体层140,接触孔170的一部分在P型半导体层130,接触孔170的下方为浓P型半导体区131,接触孔170内为第二金属。
可选的,接触孔170内的第二金属为钨金属。
在低压大电流功率VDMOS中,衬底110为漏极,第一金属层180为源极,多晶硅栅为栅极。
在低压达电路功率VDMOS中,绝缘层包括两层,两层绝缘层的绝缘介质材质不同,如图1所述,氧化层150上是绝缘层161,绝缘层161之上是绝缘层162,绝缘层161和绝缘层162的绝缘介质材质分别为BSG(硼硅玻璃)和PSG(磷硅玻璃)。
本实用新型实施例提供的低压大电流功率VDMOS的制作流程为:
准备带有外延层的衬底,进行第一次光罩过程,在衬底上刻蚀出沟槽,如图2所示;进行热氧化,生成氧化层150和氧化层151,如图3所示;腐蚀牺牲氧化层,多晶硅淀积形成多晶硅栅;大面积注入硼杂质并高温推结形成P型半导体层130;进行第二次光罩过程,注入磷杂质并高温推结形成N型半导体层140;生成绝缘层161和绝缘层162,如图4所示;进行第三次光罩过程,通过光刻,刻蚀形成接触孔170;在接触孔170内注硼并高温推结,P型半导体层140内对应接触孔170底部的区域形成浓P型半导体区131;溅射钨金属,接触孔170被钨金属充满;进行第四次光罩过程,通过光刻与刻蚀淀积铝金属;进行第五次光罩过程,在铝金属层180上制作氮化硅钝化层190,通过光刻与刻蚀掉一部分区域的氮化硅钝化层,漏出下方的铝金属作为电气接点。
本实用新型实施例提供的低压大电流功率VDMOS,在制作过程中减少光罩次数,降低了生产成本,具有导通电阻低、电流处理能力强、性能稳定、可靠性高等特点。
需要说明的是:上述本实用新型实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本实用新型的较佳实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种低压大电流功率VDMOS,其特征在于,包括衬底、在所述衬底之上的外延层、在所述外延层之上的氧化层、在所述外延层和所述氧化层之间的P型半导体层和N型半导体层、在所述氧化层之上的绝缘层、在所述绝缘层之上的第一金属层、在所述第一金属层之上的氮化硅钝化层;
沟槽贯穿所述P型半导体层和所述N型半导体层,所述沟槽的底部在所述外延层,所述沟槽内生长有一层氧化层,所述沟槽内的氧化层上淀积有多晶硅栅;
接触孔贯穿所述绝缘层、所述氧化层和所述N型半导体层,所述接触孔的一部分在所述P型半导体层,所述接触孔的下方为浓P型半导体区,所述接触孔内为第二金属。
2.根据权利要求1所述的低压大电流功率VDMOS,其特征在于,所述N型半导体层在所述P型半导体层之上,所述P型半导体层在所述外延层之上;
所述沟槽内的氧化层与所述N型半导体层之上的氧化层相接。
3.根据权利要求1所述的低压大电流功率VDMOS,其特征在于,所述衬底为所述低压大电流功率VDMOS的漏极;
所述第一金属层为所述低压大电流功率VDMOS的源极;
所述多晶硅栅为所述低压大电流功率VDMOS的栅极。
4.根据权利要求1所述的低压大电流功率VDMOS,其特征在于,所述接触孔内为钨金属;
所述第一金属层为铝金属层。
5.根据权利要求1所述的低压大电流功率VDMOS,其特征在于,所述绝缘层包括两层,两层绝缘层的绝缘介质材质不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821429898.4U CN208674123U (zh) | 2018-08-31 | 2018-08-31 | 一种低压大电流功率vdmos |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821429898.4U CN208674123U (zh) | 2018-08-31 | 2018-08-31 | 一种低压大电流功率vdmos |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208674123U true CN208674123U (zh) | 2019-03-29 |
Family
ID=65841357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821429898.4U Active CN208674123U (zh) | 2018-08-31 | 2018-08-31 | 一种低压大电流功率vdmos |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208674123U (zh) |
-
2018
- 2018-08-31 CN CN201821429898.4U patent/CN208674123U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
CN110518059B (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
CN104377245A (zh) | 一种沟槽型mos器件及其制造方法和终端保护结构 | |
CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
CN208674123U (zh) | 一种低压大电流功率vdmos | |
CN116487437A (zh) | 半导体器件 | |
CN106298897A (zh) | 一种具有分离式集电极的平面栅igbt及其制作方法 | |
CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN106098781B (zh) | 一种沟槽结构的vdmos | |
CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
CN209434191U (zh) | 沟槽型功率器件 | |
CN107863378B (zh) | 超结mos器件及其制造方法 | |
CN206194743U (zh) | 具有低导通压降的绝缘栅双极型晶体管器件 | |
CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
CN211088282U (zh) | 一种快恢复二极管 | |
CN109065638A (zh) | 一种功率二极管器件 | |
CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
CN204189799U (zh) | 一种沟槽型mos器件及其终端保护结构 | |
CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |