JP7385949B2 - トレンチキャパシタ及びその製造方法 - Google Patents
トレンチキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP7385949B2 JP7385949B2 JP2022083131A JP2022083131A JP7385949B2 JP 7385949 B2 JP7385949 B2 JP 7385949B2 JP 2022083131 A JP2022083131 A JP 2022083131A JP 2022083131 A JP2022083131 A JP 2022083131A JP 7385949 B2 JP7385949 B2 JP 7385949B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode layer
- layer
- trench
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010409 thin film Substances 0.000 claims description 46
- 238000002161 passivation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 17
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 173
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、トレンチキャパシタ及びその製造方法に関する。
各種の半導体素子の小型化及び高集積化の傾向に伴い、供給された電力を消費、蓄積又は放出する素子である受動素子を集積化するための研究が持続されている。
例えば、高集積受動素子の１つであるトレンチキャパシタ（ｔｒｅｎｃｈ ｃａｐａｃｉｔｏｒ）は、基板内に深い溝を掘り、それにより追加で確保される側壁の面積を活用して静電容量を増大させることで、高密度及び高容量を達成する構造のキャパシタである。係るトレンチキャパシタは、ＭＬＣＣ（ｍｕｌｔｉｌａｙｅｒ ｃｅｒａｍｉｃ ｃｏｎｄｅｎｓｅｒ、積層セラミックキャパシタ）、ＳＬＣ（ｓｉｎｇｌｅ ｌａｙｅｒ ｃａｐａｃｉｔｏｒ）と共に高集積キャパシタとしてその需要が増大しており、高集積化のための研究開発が持続的に行われている。
係るトレンチキャパシタは、トレンチの内部空間が空いていれば小さい衝撃にも亀裂が生じ、素子の堅固性が低下してしまう。
そこで、従来は、トレンチの空いている内部空間を埋めるためにポリシリコンを蒸着する別途の工程を行っていたが、ポリシリコンの蒸着を行う場合、高価な装備が必要となり、工程ステップが複雑になるという問題点があった。
本発明の１つの目的は、別途の工程を付け加えることなく、トレンチの内部空間が埋められたトレンチキャパシタ及びその製造方法を提供することである。
本発明の他の目的は、電極層を損傷させることなく工程を短縮することができるトレンチキャパシタの製造方法を提供することである。
但し、本実施例が解決しようとする技術的課題は、上記したような技術的課題に限定されるものではなく、また他の技術的課題が存在し得る。
本発明の一実施例に係るトレンチキャパシタの製造方法は、基板に複数個のトレンチを形成するステップと、当該基板上に複数個の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜を形成するステップと、当該多層構造の薄膜において各電極層の一部領域が露出するように当該多層構造の薄膜を順次にエッチングするステップと、基板の全面にパッシベーション層を形成するステップと、当該各電極層が露出するように当該パッシベーション層の一部領域を除去するステップと、少なくとも２つの電極層を並列連結するバンプを形成するステップとを含んでいても良い。
当該パッシベーション層を形成する前述のステップは、液状ポリイミド系列の感光性溶液を塗布するステップと、塗布された当該感光性溶液を熱処理するステップとを含んでいても良い。
当該パッシベーション層の一部領域を除去する前述のステップは、各電極層を露出させる予め設定された領域に露光及び現像工程によって当該パッシベーション層の当該領域を除去しても良い。
当該多層構造の薄膜を形成する前述のステップは、第１の電極層を蒸着するステップと、当該第１の電極層上に第１の誘電体層を蒸着するステップと、当該第１の誘電体層上に第２の電極層を蒸着するステップと、当該第２の電極層上に第２の誘電体層を蒸着するステップと、当該第２の誘電体層上に第３の電極層を蒸着するステップとを含んでいても良い。
当該多層構造の薄膜を順次にエッチングする前述のステップは、当該多層構造の薄膜において当該第２の電極層の第１の領域が露出するように当該第３の電極層及び当該第２の誘電体層の一部領域をエッチングするステップと、当該第１の電極層の第２の領域が露出するように当該第１の領域において当該第２の電極層及び当該第１の誘電体層の一部領域をエッチングするステップとを含んでいても良い。
本発明の一実施例に係るトレンチキャパシタは、複数個のトレンチを有する基板と、当該基板上の複数個の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜と、当該多層構造の薄膜上に形成され、各電極層の一部領域が露出するように開口された開口領域を含むパッシベーション層と、少なくとも２つの当該開口領域上に形成され、当該開口領域を連結するバンプとを含んでいても良い。
当該パッシベーション層は、ポリイミド系列の感光性物質を含んでいても良い。
当該複数個のトレンチは、当該トレンチの内面に沿って形成された当該多層構造の薄膜と、当該トレンチの内部空間に形成されたパッシベーション層とを含んでいても良い。
当該多層構造の薄膜は、第１の電極層と、当該第１の電極層の一部領域上の第１の誘電体層と、当該第１の誘電体層上の第２の電極層と、当該第２の電極層の一部領域上の第２の誘電体層と、当該第２の誘電体層上の第３の電極層とを含んでいても良い。
当該複数個の電極層は、当該基板から遠くなる方向へ電極層の面積が狭くなることを特徴としても良い。
上述した課題を解決するための手段によって構成される本発明によれば、次のような効果がある。
本発明に係るトレンチキャパシタの製造方法によれば、パッシベーション層を、感光性溶液を利用した溶液工程によって形成することにより、工程を短縮しながらも、トレンチキャパシタの構造的な安定性を高くすることができる。
本発明に係るトレンチキャパシタは、電極層上に電極層を保護するための別途の構成なしでも電極層が損傷しないので、素子の信頼性を向上させることができる。
以下では、添付した図面を参照しながら、本発明の属する技術分野において通常の知識を有する者が容易に実施できるように本発明の実施例を詳しく説明する。本発明は様々な異なる形態に具現されることができ、ここで説明する実施例に限定されるものではない。そして、図面において、本発明を明確に説明するために、説明とは関係ない部分は省略しており、明細書全体に亘って類似した部分に対しては類似した図面符号を付けている。
明細書全体において、ある部分がある構成要素を「含む」という場合、これは、特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含み得ることを意味する。また、明細書全体において、ある部分が他の部分と「連結」されているという場合、これは、直接的に連結されている場合だけでなく、その中間に他の部材を挟んで連結されている場合と、その中間に他の素子を挟んで電気的に連結されている場合も含む。さらに、本願の明細書全体において、ある部材が他の部材の「上に」位置しているという場合、これは、ある部材が他の部材に接している場合だけでなく、両部材の間にまた他の部材が存在する場合も含む。
本発明の一実施例に係るトレンチキャパシタの製造方法は、基板に複数個のトレンチを形成するステップと、基板上に複数個の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜を形成するステップと、多層構造の薄膜において各電極層の一部領域が露出するように多層構造の薄膜を順次にエッチングするステップと、基板全面にパッシベーション層を形成するステップと、各電極層が露出するようにパッシベーション層の一部領域を除去するステップと、少なくとも２つの電極層を並列連結するバンプを形成するステップとを含んでいても良い。
以下の実施例においては、３つの電極層を含む多層構造の薄膜を有するトレンチキャパシタを例に挙げて説明することとする。
図１は、本発明の一実施例に係るトレンチキャパシタの製造方法を示すフローチャートである。
図１の各ステップは、図２ａ乃至図２ｇの平面図及び図３ａ乃至図３ｇの断面図に対応する。図４ａ及び図４ｂは、図３ａ乃至図３ｇと切断面の位置が異なる位置で切断した断面図を示す。つまり、図４ａは、図２ｆのＢ－Ｂ線に沿って切断した断面図であり、図４ｂは、図２ｆのＣ－Ｃ線に沿って切断した断面図である。以下では、トレンチキャパシタの製造方法の各ステップ別に図面を参照しながら説明することとする。
以下では、図１に示された各ステップを図２ａ乃至図２ｇ及び図３ａ乃至図３ｇを参照しながら説明する。
図１に示すように、本発明の一実施例に係るトレンチキャパシタの製造方法は、基板にトレンチを形成するステップＳ１１０と、第１の電極層乃至第３の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜を形成するステップＳ１２０と、第２の電極層が露出するように一部領域をエッチングするステップＳ１３０と、第１の電極層が露出するように一部領域をエッチングするステップＳ１４０と、全面にパッシベーション層を形成するステップＳ１５０と、第１の電極層乃至第３の電極層が露出するようにパッシベーション層の一部領域を除去するステップＳ１６０と、第１の電極層と第３の電極層とを並列連結するバンプを形成するステップＳ１７０とを含んでいても良い。
基板にトレンチを形成するステップＳ１１０は、基板１０の厚さ方向に予め設定された深さの複数個のトレンチ（又は溝）１１１を形成しても良い。この場合、複数個のトレンチ１１１は、基板１０上の予め設定されたトレンチ領域１１０に形成されても良い。例えば、トレンチ領域１１０は、図２ａに示すように十字状に設定されても良い。
第１の電極層乃至第３の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜を形成するステップＳ１２０は、トレンチが形成された基板上に第１の電極層を蒸着するステップと、第１の電極層上に第１の誘電体層を蒸着するステップと、第１の誘電体層上に第２の電極層を蒸着するステップと、第２の電極層上に第２の誘電体層を蒸着するステップと、第２の誘電体層上に第３の電極層を蒸着するステップとを順次に進行することで、基板１０全面に多層構造の薄膜１２０を形成しても良い（図２ｂ）。一実施例において、電極層と誘電体層は原子層蒸着法（ＡＬＤ）により蒸着されても良い。例えば、第１乃至第３の電極層は、チタンナイトライド（ＴｉＮ）薄膜であっても良く、第１及び第２の誘電体層は、ハフニウムオキサイド（ＨｆＯ２）薄膜であっても良い。つまり、多層構造の薄膜１２０は、ＴｉＮ／ＨｆＯ２／ＴｉＮ／ＨｆＯ２／ＴｉＮ構造の薄膜であっても良い。
多層構造の薄膜１２０は、図３ｂに示すように、トレンチ領域１１０に形成された複数個のトレンチ１１１の内面を囲むように形成されても良い。また、多層構造の薄膜１２０の厚さはトレンチ１１１の幅よりも遥かに薄く形成されるので、多層構造の薄膜１２０がトレンチ１１１の内面を囲むように形成されても、トレンチ１１１の内部空間が全部埋められるものではない。つまり、基板１０のトレンチ領域１１０において、多層構造の薄膜は、蒸着された後もトレンチ１１１が依然として存在する形態で蒸着される。
第２の電極層が露出するように一部領域をエッチングするステップＳ１３０は、図２ｃ及び図３ｃに示すように、多層構造の薄膜１２０において第２の電極層１２２の予め設定された一部領域である第１の領域が露出するように第３の電極層及び第２の誘電体層の一部領域をエッチングしても良い。この場合、第１の領域は、トレンチ領域１１０に対応する領域に予め設定されても良い。
第１の電極層が露出するように一部領域をエッチングするステップＳ１４０は、図２ｄ及び図３ｄに示すように、第１の電極層１２１の第２の領域が露出するように第２の電極層１２２の第１の領域において第２の電極層及び第１の誘電体層の一部領域をエッチングしても良い。この場合、第２の領域は、第１の領域において第２の電極層を電極として使用する領域を除いた領域であっても良い。
一実施例において、ステップＳ１３０、Ｓ１４０において、電極層及び誘電体層は、乾式エッチング（ｄｒｙ ｅｔｃｈｉｎｇ）工程により選択的にエッチングされても良く、エッチングのための反応ガスとして塩素ガスが使用されても良い。このように選択的にエッチングされた多層構造の薄膜は、電極層が基板から遠くなる方向へ面積が狭くなる構造に形成されても良い。
全面にパッシベーション層を形成するステップＳ１５０は、液状ポリイミド系列の感光性溶液を塗布するステップと、塗布された感光性溶液を熱処理するステップとを含んでいても良い。つまり、パッシベーション層１５０は、溶液工程により形成されても良い。
液状ポリイミド（ＰＩ）感光性溶液を塗布するステップは、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）により行われても良い。これにより、ポリイミド感光性溶液は、基板１０の複数個のトレンチに残っている内部空間を満たし、基板全面に亘って均一に塗布されることができる（図２ｅ及び図３ｅ）。その後、熱処理するステップにおいて、塗布されたポリイミド感光性溶液の残っている溶剤を蒸発させても良い。
第１の電極層乃至第３の電極層が露出するようにパッシベーション層の一部領域を除去するステップＳ１６０は、各電極層を露出させる予め設定された領域に露光及び現像工程を行うことでパッシベーション層１５０の当該領域を除去しても良い。つまり、図２ｆに示すように、各電極層が露出するように一部領域が除去されたパッシベーション層１５０は、第１の電極層１２１が露出する第１の開口領域２１０と、第２の電極層１２１が露出する第２の開口領域２２０と、第３の電極層１２３が露出する第３の開口領域２３０とを含んでいても良い。この場合、電極層間の並列構造の配線連結が容易なように少なくとも第１の開口領域２１０と第３の開口領域２３０とは同一線上に形成されても良い。
具体的に、パッシベーション層の一部領域を除去するステップＳ１６０は、各電極層を露出させる領域を除いた残りの領域上にマスクを形成するステップと、マスクを利用して選択的に光源から照射するステップと、熱処理ステップと、現像液を利用して光源から照射された領域又は照射されていない領域を除去するステップとを含んでいても良い。
つまり、パッシベーション層がフォトレジスト（ＰＲ）の役割をするため、別途のＰＲ形成工程及びエッチング工程なしでもパッシベーション層の一部領域を除去することができる。それだけでなく、パッシベーション層にエッチング工程が行われず、電極層に損傷が与えられないので、電極層の損傷を防止するための別途の構成や工程を付け加えることなく素子の信頼性を向上させることができる。
第１の電極層と第３の電極層とを並列連結するバンプを形成するステップＳ１７０は、図２ｆ、図２ｇ、および図３ｇに示すように、第１の開口領域２１０及び第３の開口領域２３０を連結するバンプ１７１と、両第２の開口領域２２０を連結するバンプ１７２を形成しても良い。係るバンプ形成工程により、各開口領域に露出した電極層に配線連結が可能となる。この場合、第１の開口領域２１０に露出した第１の電極層１２１と第３の開口領域２３０に露出した第３の電極層１２３とが１つのバンプ１７１で連結され、並列構造の配線連結をすることができる。
一例において、バンプは、各開口領域に露出した電極層の上面と接触するＣｕ層を含み、Ｃｕ層上に開口領域を連結するＳｎＡｇ層が形成された構造であっても良い。例えば、Ｃｕ層は、めっき用シード（ｓｅｅｄ）電極を使用し、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）により蒸着されても良い。ＳｎＡｇ層は、電気めっき方式により各開口領域の深さよりも厚い厚さに形成されても良い。
上述したキャパシタ製造方法により製造されたトレンチキャパシタは、複数個のトレンチを有する基板１０と、基板１０上の複数個の電極層及び各電極層の間の誘電体層を含む多層構造の薄膜１２０と、多層構造の薄膜上に形成され、各電極層の一部領域が露出するように開口された開口領域を含むパッシベーション層１５０と、少なくとも２つの開口領域上に形成され、開口領域を連結するバンプ１７０とを含んでいても良い。一実施例において、パッシベーション層１５０は、ポリイミド系列の感光性物質を含むポリイミド感光性薄膜であっても良い。
複数個のトレンチの内部空間は、多層構造の薄膜１２０と、パッシベーション層１５０とを含んでいても良い。つまり、トレンチの内面に沿って多層構造の薄膜１２０が形成され、残っている内部空間にはパッシベーション層が形成されても良い。例えば、トレンチの内部空間は、トレンチの内面に接触する多層構造の薄膜１２０と、多層構造の薄膜１２０の上面と接触するパッシベーション層とを含んでいても良い。
一実施例において、多層構造の薄膜１２０は、第１の電極層１２１と、第１の電極層１２１の一部領域上の第１の誘電体層（未図示）と、第１の誘電体層上の第２の電極層１２２と、第２の電極層の一部領域上の第２の誘電体層（未図示）と、第２の誘電体層上の第３の電極層１２３とを含んでいても良い。つまり、第１乃至第３の電極層は、基板から遠くなる方向へ電極層の面積が狭くなる構造に形成されても良い。
一実施例において、パッシベーション層１５０は、複数の電極層が露出するように貫通形成された開口領域を含んでいても良い。例えば、開口領域は、第１の電極層１２１の予め設定された一部領域が露出するように開口された第１の開口領域２１０と、第２の電極層１２２の予め設定された一部領域が露出するように開口された第２の開口領域２２０と、第３の電極層１２３の予め設定された一部領域が露出するように開口された第３の開口領域２３０とを含んでいても良い。
一実施例において、パッシベーション層１５０に形成された開口領域は、複数の電極層を並列構造で配線連結することが容易なように、並列連結される電極層が露出する開口領域が同一線上にあるように形成されても良い。例えば、第１の電極層１２１が露出する開口領域２１０と第３の電極層１２３が露出する開口領域２３０とは同一線上に形成されても良い。
以上のように本発明に係るトレンチキャパシタの製造方法によれば、パッシベーション層をポリイミド感光性溶液を使用して形成することにより、製造工程を短縮しながらも、集積度を高め、構造的な安定性を有するトレンチキャパシタを製造することができる。
上述した本発明の説明は例示のためのものであり、本発明の属する技術分野において通常の知識を有する者であれば、本発明の技術的思想や必須の特徴を変更せずに他の具体的な形態に容易に変形可能であるということを理解できるはずである。それゆえ、上記した実施例は全ての面において例示的なものであり、限定的なものではないと理解すべきである。例えば、単一型で説明されている各構成要素は分散して実施されても良く、同様に、分散したものと説明されている構成要素も結合された形態で実施されても良い。
また、本発明の範囲は、上記詳細な説明よりは後述する特許請求の範囲によって示され、請求の範囲の意味及び範囲、並びにその均等概念から導出される全ての変更又は変形された形態が本発明の範囲に含まれると解釈されなければならない。
１０：基板
１１０：トレンチ領域
１１１：トレンチ
１２０：多層構造の薄膜
１２１：第１の電極層
１２２：第２の電極層
１２３：第３の電極層
１５０：パッシベーション層
１７０：バンプ
１１０：トレンチ領域
１１１：トレンチ
１２０：多層構造の薄膜
１２１：第１の電極層
１２２：第２の電極層
１２３：第３の電極層
１５０：パッシベーション層
１７０：バンプ
Claims (8)
- トレンチキャパシタを製造する方法において、
基板のトレンチ領域に複数個のトレンチを形成するステップと、
前記基板上に、複数個の電極層及び前記各電極層の間の誘電体層を含む多層構造の薄膜を形成するステップと、
前記多層構造の薄膜において前記各電極層の一部領域が露出するように前記多層構造の薄膜を順次にエッチングするステップと、
前記基板の全面にパッシベーション層を形成するステップと、
前記各電極層が露出するように前記パッシベーション層の一部領域を除去するステップと、
少なくとも２つの前記電極層を並列連結するバンプを形成するステップと
を含み、
前記多層構造の薄膜を形成する前記ステップは、
第１の電極層を蒸着するステップと、
前記第１の電極層上に第１の誘電体層を蒸着するステップと、
前記第１の誘電体層上に第２の電極層を蒸着するステップと、
前記第２の電極層上に第２の誘電体層を蒸着するステップと、
前記第２の誘電体層上に第３の電極層を蒸着するステップとを含み、
前記多層構造の薄膜を順次にエッチングする前記ステップは、
前記多層構造の薄膜において前記第２の電極層の第１の領域が露出するように前記第３の電極層及び前記第２の誘電体層の一部領域をエッチングするステップと、
前記第１の電極層の第２の領域が露出するように前記第１の領域において前記第２の電極層及び前記第１の誘電体層の一部領域をエッチングするステップとを含み、
前記トレンチ領域は、前記基板に十字状に形成された領域であり、
前記第１の領域は、前記基板において前記トレンチ領域を除いた領域であり、
前記第２の領域は、前記第１の領域において、十字状の前記トレンチ領域のうちの１つの凸領域を挟む位置に形成され、前記第２の電極層を電極として使用する２つの領域を除いた領域であるトレンチキャパシタの製造方法。 - 前記パッシベーション層を形成する前記ステップは、
液状ポリイミド系列の感光性溶液を塗布するステップと、
塗布された前記感光性溶液を熱処理するステップとを含む、請求項１に記載のトレンチキャパシタの製造方法。 - 前記パッシベーション層の一部領域を除去する前記ステップは、
前記各電極層を露出させる予め設定された領域に露光及び現像工程によって前記パッシベーション層の当該領域を除去する、請求項１に記載のトレンチキャパシタの製造方法。 - 前記パッシベーション層の一部領域を除去する前記ステップでは、
前記バンプを介して前記第１の電極層及び前記第３の電極層を並列連結させるために、十字状の前記トレンチ領域のうち、前記凸領域とは反対側に位置する他の凸領域を挟む位置において、前記第第１の電極層を露出させるとともに、前記他の凸領域内において、前記第３の電極層を露出させることを特徴とする請求項１に記載のトレンチキャパシタの製造方法。 - 複数個のトレンチが形成されたトレンチ領域を有する基板と、
前記基板上の複数個の電極層及び前記各電極層の間の誘電体層を含む多層構造の薄膜と、
前記多層構造の薄膜上に形成され、前記各電極層の一部領域が露出するように開口された開口領域を含むパッシベーション層と、
少なくとも２つの前記開口領域上に形成され、前記開口領域を連結するバンプとを含み、
前記多層構造の薄膜は、
第１の電極層と、
前記第１の電極層において第２の領域を除いた領域上に形成された第１の誘電体層と、
前記第１の誘電体層上の全面に形成された第２の電極層と、
前記第２の電極層において第１の領域を除いた領域上に形成された第２の誘電体層と、
前記第２の誘電体層上の全面に形成された第３の電極層とを含み、
前記トレンチ領域は、前記基板に十字状に形成された領域であり、
前記第１の領域は、前記基板において前記トレンチ領域を除いた領域であり、
前記第２の領域は、前記第１の領域において、十字状の前記トレンチ領域のうちの１つの凸領域を挟む位置に形成され、前記第２の電極層を電極として使用する２つの領域を除いた領域であるトレンチキャパシタ。 - 前記パッシベーション層は、
ポリイミド系列の感光性物質を含む、請求項５に記載のトレンチキャパシタ。 - 前記複数個のトレンチは、
前記トレンチの内面に沿って形成された前記多層構造の薄膜と、
前記トレンチの内部空間に形成されたパッシベーション層とを含む、請求項５に記載のトレンチキャパシタ。 - 前記複数個の電極層は、
前記基板から遠くなる方向へ前記電極層の面積が狭くなることを特徴とする、請求項５に記載のトレンチキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0152342 | 2021-11-08 | ||
| KR1020210152342A KR102668436B1 (ko) | 2021-11-08 | 2021-11-08 | 트렌치 커패시터 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023070011A JP2023070011A (ja) | 2023-05-18 |
| JP7385949B2 true JP7385949B2 (ja) | 2023-11-24 |
Family
ID=86327824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022083131A Active JP7385949B2 (ja) | 2021-11-08 | 2022-05-20 | トレンチキャパシタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7385949B2 (ja) |
| KR (1) | KR102668436B1 (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000514243A (ja) | 1996-06-27 | 2000-10-24 | ジェナム コーポレーション | 多層膜キャパシタ構造及び方法 |
| JP2007180425A (ja) | 2005-12-28 | 2007-07-12 | Eudyna Devices Inc | 半導体装置 |
| JP2008251972A (ja) | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
| JP2008270573A (ja) | 2007-04-20 | 2008-11-06 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009267376A (ja) | 2008-03-31 | 2009-11-12 | Tdk Corp | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 |
| US20120211868A1 (en) | 2009-09-23 | 2012-08-23 | X-Fab Semiconductor Foundries Ag | Ultra-low voltage coefficient capacitors |
| US20130221483A1 (en) | 2012-02-24 | 2013-08-29 | Infineon Technologies Ag | Trench Capacitors and Methods of Forming the Same |
| EP2963695A2 (fr) | 2014-06-10 | 2016-01-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif électrique multicouches |
| JP2016046454A (ja) | 2014-08-26 | 2016-04-04 | 太陽誘電株式会社 | 薄膜電子部品 |
| JP2017175104A (ja) | 2016-03-22 | 2017-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| CN207303087U (zh) | 2017-07-10 | 2018-05-01 | 宏衍微电子（大连）有限公司 | 具有沟槽结构的高容量硅电容器 |
| JP2021114597A (ja) | 2020-01-17 | 2021-08-05 | 株式会社村田製作所 | 半導体装置及びモジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045297A (ja) * | 2008-08-18 | 2010-02-25 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
| KR102402798B1 (ko) * | 2017-07-13 | 2022-05-27 | 삼성전기주식회사 | 커패시터 및 이를 포함하는 실장기판 |
-
2021
- 2021-11-08 KR KR1020210152342A patent/KR102668436B1/ko active IP Right Grant
-
2022
- 2022-05-20 JP JP2022083131A patent/JP7385949B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000514243A (ja) | 1996-06-27 | 2000-10-24 | ジェナム コーポレーション | 多層膜キャパシタ構造及び方法 |
| JP2007180425A (ja) | 2005-12-28 | 2007-07-12 | Eudyna Devices Inc | 半導体装置 |
| JP2008251972A (ja) | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
| JP2008270573A (ja) | 2007-04-20 | 2008-11-06 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009267376A (ja) | 2008-03-31 | 2009-11-12 | Tdk Corp | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 |
| US20120211868A1 (en) | 2009-09-23 | 2012-08-23 | X-Fab Semiconductor Foundries Ag | Ultra-low voltage coefficient capacitors |
| US20130221483A1 (en) | 2012-02-24 | 2013-08-29 | Infineon Technologies Ag | Trench Capacitors and Methods of Forming the Same |
| EP2963695A2 (fr) | 2014-06-10 | 2016-01-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif électrique multicouches |
| JP2016046454A (ja) | 2014-08-26 | 2016-04-04 | 太陽誘電株式会社 | 薄膜電子部品 |
| JP2017175104A (ja) | 2016-03-22 | 2017-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| CN207303087U (zh) | 2017-07-10 | 2018-05-01 | 宏衍微电子（大连）有限公司 | 具有沟槽结构的高容量硅电容器 |
| JP2021114597A (ja) | 2020-01-17 | 2021-08-05 | 株式会社村田製作所 | 半導体装置及びモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102668436B1 (ko) | 2024-05-24 |
| KR20230066875A (ko) | 2023-05-16 |
| JP2023070011A (ja) | 2023-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012222141A (ja) | 半導体チップ | |
| US6448134B2 (en) | Method for fabricating semiconductor device | |
| TW591791B (en) | Semiconductor device | |
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4559757B2 (ja) | 半導体装置およびその製造方法 | |
| KR20080106066A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP7385949B2 (ja) | トレンチキャパシタ及びその製造方法 | |
| KR100589078B1 (ko) | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 | |
| CN113206196A (zh) | 基于硅通孔技术的三维mim电容器及其制备方法 | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| JPS58184741A (ja) | 半導体装置の製造方法 | |
| KR100361516B1 (ko) | 반도체 장치의 제조방법 | |
| WO2023124476A1 (zh) | 硅通孔互连结构及其制备方法、量子计算设备 | |
| KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR19990082907A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI578346B (zh) | 電容結構與其形成方法 | |
| KR20050059476A (ko) | 반도체 소자의 메탈콘택 형성 방법 | |
| KR100811250B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| US20230013953A1 (en) | Method for fabricating semiconductor structure, and semiconductor structure | |
| KR100524917B1 (ko) | 반도체 소자의 금속 배선간 절연막 및 그 형성방법 | |
| CN118173440A (zh) | 控制栅极高度的方法及半导体结构 | |
| KR20070122037A (ko) | 반도체 소자의 비아홀 형성방법 및 캐패시터 형성방법 | |
| US20090087978A1 (en) | Interconnect manufacturing process | |
| KR100684439B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7385949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |