CN110164851B - 三维固态电容器的制造方法、三维固态电容器及电子设备 - Google Patents
三维固态电容器的制造方法、三维固态电容器及电子设备 Download PDFInfo
- Publication number
- CN110164851B CN110164851B CN201910380546.7A CN201910380546A CN110164851B CN 110164851 B CN110164851 B CN 110164851B CN 201910380546 A CN201910380546 A CN 201910380546A CN 110164851 B CN110164851 B CN 110164851B
- Authority
- CN
- China
- Prior art keywords
- layer metal
- composite film
- semiconductor materials
- support body
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 184
- 229910052751 metal Inorganic materials 0.000 claims abstract description 184
- 239000000463 material Substances 0.000 claims abstract description 154
- 238000005530 etching Methods 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000002131 composite material Substances 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 239000007787 solid Substances 0.000 claims description 14
- 239000002861 polymer material Substances 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229910005898 GeSn Inorganic materials 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910003465 moissanite Inorganic materials 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种三维固态电容器的制造方法、三维固态电容器及电子设备，包括：在硅衬底上形成一个支撑体，支撑体包括由两种半导体材料形成的叠层结构；通过各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出硅衬底；在多个深槽中，通过各向同性刻蚀工艺，选择性横向刻蚀支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，两种半导体材料的刻蚀速率不同；在支撑体的外表面先沉积一隔离层，再沉积复合膜，复合膜包括下层金属、高介电常数材料、上层金属。相比现有技术，本发明电容器的支撑体所包含的半导体材料层数更多，每层的厚度更薄，且支撑体被横向选择性刻蚀的深度更大，因此，本发明提出的电容器的比表面积更大。
Description
技术领域
本发明涉及半导体器件制备领域，特别涉及一种三维固态电容器的制造方法、三维固态电容器及电子设备。
背景技术
由于石油资源日趋短缺，并且燃烧石油的内燃机尾气排放对环境的污染越来越严重(尤其是在大、中城市)，人们都在研究替代内燃机的新型能源装置。超级电容器是利用双电层原理的电容器。当外加电压加到超级电容器的两个极板上时，与普通电容器一样，极板的正电极存储正电荷，负极板存储负电荷，在超级电容器的两极板上电荷产生的电场作用下，在电解液与电极间的界面上形成相反的电荷，以平衡电解液的内电场，这种正电荷与负电荷在两个不同相之间的接触面上，以正负电荷之间极短间隙排列在相反的位置上，这个电荷分布层叫做双电层，因此电容量非常大。
现有技术CN101207019B提出了采用堆叠结构来增加电容的比表面积，但现有技术中的堆叠结构采用的是绝缘材料，用的是选择性湿法刻蚀，湿法刻蚀因受表面张力及毛细管力限制，此堆叠结构每层的厚度不能控制得太薄，薄了湿法溶液受毛细管力限制，很难选择性刻蚀一定深度，导致堆叠层数有限，电容密度无法再提高。
发明内容
基于现有技术的问题，本发明提供了一种三维固态电容器的制造方法、三维固态电容器及电子设备。
本发明提出了一种三维固态电容器的制造方法，包括：
在硅衬底上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构；
通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出硅衬底；
在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
在所述支撑体的外表面先沉积一隔离层，再沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
本发明提出了一种三维固态电容器的制造方法，包括：
在硅衬底的埋层上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构；
通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出埋层；
在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
在所述支撑体的外表面沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
综上所述，本实施例采用的是两种半导体材料制成的电容器的支撑体，相比现有技术，半导体材料可以精确控制生长厚度，从而增加支撑体的层数，以提高电容器的比表面积。另外，本发明相比现有技术，半导体材料的横向刻蚀采用的是干法刻蚀，而在现有技术中采用的是湿法刻蚀，湿法刻蚀存在毛细管效应，表面张力等问题，而且湿法刻蚀无法进行小于5nm宽微槽的刻蚀，但是干法刻蚀几乎无尺寸限制，小于3nm甚至更薄的刻蚀，也可以轻松实现，所以本实施中横向深度采用干法刻蚀，进一步提供了电容器的密度。
本发明还提出了一种三维固态电容器，所述电容器包括由两种半导体材料交错堆叠而成的支撑体、复合膜和电极引出结构；
所述支撑体包括通过干法各向异性刻蚀工艺在支撑体上刻蚀出的多个深槽，及在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
所述复合膜包括下层金属、高介电常数材料、上层金属，所述复合膜在所述支撑体的外表面附着；
所述电极引出结构，为在所述复合膜上的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
本发明又提出了一种电子设备，包括如下电容器：
所述电容器包括由两种半导体材料交错堆叠而成的支撑体、复合膜和电极引出结构；
所述支撑体包括通过干法各向异性刻蚀工艺在支撑体上刻蚀出的多个深槽，及在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
所述复合膜包括下层金属、高介电常数材料、上层金属，所述复合膜在所述支撑体的外表面附着；
所述电极引出结构，为在所述复合膜上的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
综上所述，相比现有技术，本发明实施例提出的电容器采用的是两种半导体材料制成的支撑体，所述支撑体所包含的半导体材料层数更多，每层的厚度更薄，且支撑体被横向选择性刻蚀的深度更大，因此，本发明提出的电容器的比表面积更大，且不存在湿法刻蚀工艺引起的毛细管效应，表面张力等问题。
附图说明
图1是本发明实施例一制造方法中执行101步骤后电容器结构图；
图2是本发明实施例一制造方法中执行102步骤后电容器结构图；
图3是本发明实施例一制造方法中执行103步骤后电容器结构图；
图4是本发明实施例一制造方法中执行104步骤后电容器结构图；
图5是本发明实施例一制造方法中执行105步骤后电容器结构图；
图6是本发明实施例一制造方法中执行106步骤后电容器结构图；
图7是本发明实施例一制造方法中执行107步骤后电容器结构图；
图8是本发明实施例一制造方法中执行108步骤后电容器结构图；
图9是本发明实施例二制造方法中执行201步骤后电容器结构图；
图10是本发明实施例二制造方法中执行202步骤后电容器结构图；
图11是本发明实施例二制造方法中执行203步骤后电容器结构图；
图12是本发明实施例二制造方法中执行204步骤后电容器结构图；
图13是本发明实施例二制造方法中执行205步骤后电容器结构图；
图14是本发明实施例二制造方法中执行206步骤后电容器结构图；
图15是本发明实施例二制造方法中执行207步骤后电容器结构图；
图16是本发明实施例二制造方法中执行208步骤后电容器结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后、水平、竖直等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的“连接”可以是直接连接，也可以是间接连接，所述的“设置”、“设置于”、“设于”可以是直接设于，也可以是间接设于。
实施例一
本发明实施例提供了一种三维固态电容器的制造方法，包括：
101，在硅衬底的埋层上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构，如图1所示。
在本实施例中，所述埋层是SiO2，起的作用是将所述衬底和后面要生长的两种半导体材料隔离开。
在本实施例中，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、 Sn、SiGe、GeSn或SiC的任意两种。优选地，所述两种半导体材料为Si和SiGe，而SiGe 中的Ge的含量是5％-99％。
在本实施例的101步骤中，所述支撑体是在所述埋层上通过外延工艺或原子层沉积工艺生长所述两种半导体材料获得的。
所述两种半导体材料的厚度范围均是3nm-100nm；所述支撑体包含2-200层堆叠结构,其中，一种所述半导体材料占一层。
在本实施例中，采用半导体材料做电容器的支撑体，相比现有技术采用绝缘材料做电容器的支撑体，有如下优势：
两种半导体材料的生长厚度可以精确控制，即厚度可以仅为3nm，厚度越薄，即在同一个厚度的支撑体上，可以有更多层的堆叠结构，如可以有200层，层数越多，越有利于增加电容的表面积，越有利于提高电容密度。
102，通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出埋层，如图2所示。
在本实施例的102步骤中，所述深槽的光刻图形可以为孔，点阵，或者矩形；所述深槽不止一个，深槽之间可以为等间距。所述深槽的光刻图形的长度可以根据光刻能力来决定，在本实施例中为100nm-10um。
103，在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同，如图3所示。
在本实施例的103步骤中，所述干法选择性各向同性刻蚀工艺中，采用等离子体刻蚀机，用的是CF4、O2和He混合气体，CF4、O2和He的总流量为100–1000sccm。
另外，其他刻蚀参数包括：气压控制在3mT-80mT，混合气体的反应温度为0-90℃，上射频功率为100W-2000W，下射频功率为0W-30W。
优选地，所述两种半导体材料是SiGe和Si，在所述干法选择性刻蚀工艺下，SiGe和Si的刻蚀速率比大于10:1。
刻蚀速率越大，则横向刻蚀的深度越大。参见图3，SiGe相对Si被刻蚀掉更快，所以SiGe层都较窄，而Si层都较宽。刻蚀深度越大，则可进一步增加电容器的比表面积。
104，在所述支撑体的外表面沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属，如图4所示。
在本实施例的104步骤中，所述复合膜采用ALD(原子层沉积)方法在所述支撑体上沉积。
通常，高介电常数材料简称高K，而所述复合膜包括下层金属膜、高K膜、上层金属膜，所以所述复合膜简称MIM膜。
在本实施例中，所述下层金属和上层金属可以选择适合ALD生长的W或TiN等，所述高K可以优选HfO2、ZrO2、TiO2或Al2O3等介电常数较高的材料。
105，通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路，如图5所示。
在本实施例中，所述复合膜MIM膜的上层金属构成了所述三维固态电容器的顶部电极层，下层金属构成了所述三维固态电容器的底部电极层。
所述下层金属要引出，必须在MIM膜上刻蚀出引线槽，在所述引线槽中淀积金属以连通所述下层金属，但为了避免此金属与所述上层金属连通造成短路，需要通过刻蚀工艺，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶。
在另一实施例中，所述复合膜为多层复合膜，即包括多层MIM膜。
在另一实施例的105’步骤中，通过刻蚀工艺，在所述支撑体表面上刻蚀掉多层复合膜的上层金属和高介电常数材料和下层金属，从而使每层复合膜内部的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
在另一实施例中，105’步骤之后还包括：
106’，通过光刻工艺，在所述多层复合膜表面光刻出引线槽，并在所述引线槽中淀积金属，使多层复合膜的上层金属和下层金属通过所述淀积的金属引出。
107’，将所述多层复合膜的上层金属并联，将多层复合膜的下层金属并联。
可见，通过101-104步骤可以制成硬性的三维固态电容器，如果复合膜为多层，则还需通过105’-107’步骤，将多层复合膜的上层金属和下层金属引出，且将多层复合膜的上层金属并联，将多层复合膜的下层金属并联。复合膜为多层，可进一步提高电容器的密度。
综上所述，本实施例采用的是两种半导体材料制成的电容器的支撑体，相比现有技术，半导体材料可以精确控制生长厚度，从而增加支撑体的层数，以提高电容器的比表面积。另外，本发明相比现有技术，半导体材料的横向刻蚀采用的是干法刻蚀，而在现有技术中采用的是湿法刻蚀，湿法刻蚀存在毛细管效应，表面张力等问题，而且湿法刻蚀无法进行小于5nm宽微槽的刻蚀，但是干法刻蚀几乎无尺寸限制，小于3nm甚至更薄的刻蚀，也可以轻松实现，所以本实施中横向深度采用干法刻蚀，进一步提供了电容器的密度。
在又一实施例中，为了制造柔性电容器，所述制造方法还包括：
106，在所述复合膜的外表面涂覆聚合材料，使其充满所述支撑体的深槽和覆盖所述支撑体的上表面，如图6所示。
在本实施例中，所述聚合材料为聚酰亚胺。所述聚酰亚胺为柔性材料，可以使所述电容器具有柔性特点，方便可穿戴式电子产品的设计。
107，通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积的金属引出，如图7所示。
在步骤105中，通过刻蚀工艺，将下层金属和上层金属错开，避免了短路，在步骤107中，可通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积金属引出；从而将所述电容器的顶部电极层和底部电极层引出。
108，去除所述硅衬底和所述埋层，并在所述支撑体的下部涂覆聚合材料，得到柔性电容器，如图8所示。
为了得到柔性电容器，需要将硬性材料的硅衬底和埋层去除，并在所述支撑体的下部涂覆聚合材料。
在本实施例中，去除硬性材料的硅衬底和埋层,采用的是研磨或选择性腐蚀工艺，应当理解，其他工艺也可实现，在此不对去除方法进行限制。
可见，通过101-105步骤可以制成硬性的三维固态电容器，而通过106-108步骤可以将硬性电容器改制成柔性的三维固态电容器。
实施例二
本发明实施例提供了一种三维固态电容器的制造方法，包括：
201，在硅衬底上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构，如图9所示。
在本实施例中，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、SiGe、GeSn或SiC的任意两种。优选地，所述两种半导体材料为Si和SiGe，而SiGe 中的Ge的含量是5％-99％。
在本实施例的201步骤中，所述支撑体是在所述硅衬底上通过外延工艺或原子层沉积工艺生长所述两种半导体材料获得的。
所述两种半导体材料的厚度范围均是3nm-100nm；所述支撑体包含2-200层堆叠结构,其中，一种所述半导体材料占一层。
在本实施例中，采用半导体材料做电容器的支撑体，相比现有技术采用绝缘材料做电容器的支撑体，有如下优势：
两种半导体材料的生长厚度可以精确控制，即厚度可以仅为3nm，厚度越薄，即在同一个厚度的支撑体上，可以有更多层的堆叠结构，如可以有200层，层数越多，越有利于增加电容的表面积，越有利于提高电容密度。
相比实施例一，本实施例不使用带埋层的硅衬底，可以进一步节约制造成本。
202，通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出所述硅衬底，如图10所示。
在本实施例的202步骤中，所述深槽的光刻图形可以为孔，点阵，或者矩形；所述深槽不止一个，深槽之间可以为等间距。所述深槽的光刻图形的长度可以根据光刻能力来决定，在本实施例中为100nm-10um。
203，在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同，如图11所示。
在本实施例的203步骤中，所述干法选择性各向同性刻蚀工艺中，采用等离子体刻蚀机，用的是CF4、O2和He混合气体，CF4、O2和He的总流量为100–1000sccm。
另外，其他刻蚀参数包括：气压控制在3mT-80mT，混合气体的反应温度为0-90℃，上射频功率为100W-2000W，下射频功率为0W-30W。
优选地，所述两种半导体材料是SiGe和Si，在所述干法选择性刻蚀工艺下，SiGe和Si的刻蚀速率比大于10:1。
刻蚀速率越大，则横向刻蚀的深度越大。参见图11，SiGe相对Si被刻蚀掉更快，所以SiGe层都较窄，而Si层都较宽。刻蚀深度越大，则可进一步增加电容器的比表面积。
204，在所述支撑体的外表面先沉积一隔离层，再沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属，如图12所示。
在本实施例的204步骤中，所述复合膜采用ALD(原子层沉积)方法在所述支撑体上沉积。
通常，高介电常数材料简称高K，而所述复合膜包括下层金属膜、高K膜、上层金属膜，所以所述复合膜简称MIM膜。进一步地，所述隔离层的填充材料为高介电常数材料，或普通的介质材料，包括SiO2，SiN，或SiON。
在本实施例中，所述下层金属和上层金属可以选择适合ALD生长的W或TiN等，所述高K可以优选HfO2、ZrO2、TiO2或Al2O3等介电常数较高的材料。
205，通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路，如图13所示。
在本实施例中，所述复合膜MIM膜的上层金属构成了所述三维固态电容器的顶部电极层，下层金属构成了所述三维固态电容器的底部电极层。
所述下层金属要引出，必须在MIM膜上刻蚀出引线槽，在所述引线槽中淀积金属以连通所述下层金属，但为了避免此金属与所述上层金属连通造成短路，需要通过刻蚀工艺，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶。
在另一实施例中，所述复合膜为多层复合膜，即包括多层MIM膜。
在另一实施例的205’步骤中，通过刻蚀工艺，在所述支撑体表面上刻蚀掉多层复合膜的上层金属和高介电常数材料和下层金属，从而使每层复合膜内部的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
在另一实施例中，205’步骤之后还包括：
206’，通过光刻工艺，在所述多层复合膜表面光刻出引线槽，并在所述引线槽中淀积金属，使多层复合膜的上层金属和下层金属通过所述淀积的金属引出。
207’，将所述多层复合膜的上层金属并联，将多层复合膜的下层金属并联。
可见，通过201-204步骤可以制成硬性的三维固态电容器，如果复合膜为多层，则还需通过205’-207’步骤，将多层复合膜的上层金属和下层金属引出，且将多层复合膜的上层金属并联，将多层复合膜的下层金属并联。复合膜为多层，可进一步提高电容器的密度。
综上所述，本实施例采用的是两种半导体材料制成的电容器的支撑体，相比现有技术，半导体材料可以精确控制生长厚度，从而增加支撑体的层数，以提高电容器的比表面积。另外，本发明相比现有技术，半导体材料的横向刻蚀采用的是干法刻蚀，而在现有技术中采用的是湿法刻蚀，湿法刻蚀存在毛细管效应，表面张力等问题，而且湿法刻蚀无法进行小于5nm宽微槽的刻蚀，但是干法刻蚀几乎无尺寸限制，小于3nm甚至更薄的刻蚀，也可以轻松实现，所以本实施中横向深度采用干法刻蚀，进一步提供了电容器的密度。
在又一实施例中，为了制造柔性电容器，所述制造方法还包括：
206，在所述复合膜的外表面涂覆聚合材料，使其充满所述支撑体的深槽和覆盖所述支撑体的上表面，如图14所示。
在本实施例中，所述聚合材料为聚酰亚胺。所述聚酰亚胺为柔性材料，可以使所述电容器具有柔性特点，方便可穿戴式电子产品的设计。
207，通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积的金属引出，如图15所示。
在步骤205中，通过刻蚀工艺，将下层金属和上层金属错开，避免了短路，在步骤207中，可通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积金属引出；从而将所述电容器的顶部电极层和底部电极层引出。
208，去除所述硅衬底，并在所述支撑体的下部涂覆聚合材料，得到柔性电容器，如图16所示。
为了得到柔性电容器，需要将硬性材料的硅衬底去除，并在所述支撑体的下部涂覆聚合材料。
在本实施例中，去除硬性材料的硅衬底,采用的是研磨或选择性腐蚀工艺，应当理解，其他工艺也可实现，在此不对去除方法进行限制。
可见，通过201-205步骤可以制成硬性的三维固态电容器，而通过206-208步骤可以将硬性电容器改制成柔性的三维固态电容器。
实施例三
本发明实施例还提供了一种三维固态电容器，所述电容器包括由两种半导体材料交错堆叠而成的支撑体、复合膜和电极引出结构，如图1所示。
所述支撑体包括通过干法各向异性刻蚀工艺在支撑体上刻蚀出的多个深槽，及在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同，如图3所示。
所述复合膜包括下层金属、高介电常数材料、上层金属，所述复合膜在所述支撑体的外表面附着，如图4所示。
所述电极引出结构，为在所述复合膜上的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路，如图5所示。
进一步地，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、 SiGe、GeSn或SiC的任意两种。
进一步地，所述两种半导体材料的厚度范围均是3nm-100nm；所述支撑体包含 2-200层堆叠结构,其中，一种所述半导体材料占一层。
优选地，在所述干法选择性刻蚀工艺下，所述两种半导体材料是SiGe和Si，SiGe和Si的刻蚀速率比大于10:1。
进一步地，所述电容器还包括聚合材料，填充在所述支撑体的深槽中和所处支撑体的外表面，如图9所示。
综上所述，相比现有技术，本实施例提出的电容器采用的是两种半导体材料制成的支撑体，所述支撑体所包含的半导体材料层数更多，每层的厚度更薄，且支撑体被横向选择性刻蚀的深度更大，因此，本发明提出的电容器的比表面积更大，且不存在湿法刻蚀工艺引起的毛细管效应，表面张力等问题。
实施例四
本发明实施例还提供了一种电子设备，包括如下任一项所述电容器。
所述电容器包括由两种半导体材料交错堆叠而成的支撑体、复合膜和电极引出结构，如图1所示。
所述支撑体包括通过干法各向异性刻蚀工艺在支撑体上刻蚀出的多个深槽，及在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同，如图3所示。
所述复合膜包括下层金属、高介电常数材料、上层金属，所述复合膜在所述支撑体的外表面附着，如图4所示。
所述电极引出结构，为在所述复合膜上的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路，如图5所示。
进一步地，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、 SiGe、GeSn或SiC的任意两种。
进一步地，所述两种半导体材料的厚度范围均是3nm-100nm；所述支撑体包含 2-200层堆叠结构,其中，一种所述半导体材料占一层。
优选地，在所述干法选择性刻蚀工艺下，所述两种半导体材料是SiGe和Si，SiGe和Si的刻蚀速率比大于10:1。
进一步地，所述电容器还包括聚合材料，填充在所述支撑体的深槽中和所处支撑体的外表面，如图9所示。
所述电子设备可以是手机、手环、适配器等。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (22)
1.一种三维固态电容器的制造方法，其特征在于，包括：
在硅衬底上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构；
通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出硅衬底；
在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
在所述支撑体的外表面先沉积一隔离层，再沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
2.如权利要求1所述的制造方法，其特征在于，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、SiGe、GeSn或SiC的任意两种；所述隔离层的填充材料为高介电常数材料，或普通的介质材料，包括SiO2，SiN，或SiON。
3.如权利要求1所述的制造方法，其特征在于，所述支撑体是在所述硅衬底上通过外延工艺或原子层沉积工艺生长所述两种半导体材料获得的。
4.如权利要求1所述的制造方法，其特征在于，所述干法选择性各向同性刻蚀工艺中，采用等离子体刻蚀机，用的是CF4、O2和He混合气体，CF4、O2和He的总流量为100–1000sccm。
5.如权利要求4所述的制造方法，其特征在于，所述两种半导体材料是SiGe和Si，在所述干法选择性各向同性刻蚀工艺下，SiGe和Si的刻蚀速率比大于10:1。
6.如权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
在所述复合膜的外表面涂覆聚合材料，使其充满所述支撑体的深槽和覆盖所述支撑体的上表面；
通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积金属引出；
去除所述硅衬底，并在所述支撑体的下部涂覆聚合材料，得到柔性电容器。
7.如权利要求1所述的制造方法，其特征在于，所述沉积复合膜为沉积多层复合膜；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉多层复合膜的上层金属和高介电常数材料和下层金属，从而使每层复合膜内部的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
8.如权利要求7所述的制造方法，其特征在于，所述制造方法还包括：
通过光刻工艺，在所述多层复合膜表面光刻出引线槽，并在所述引线槽中淀积金属，使多层复合膜的上层金属和下层金属通过所述淀积金属引出；
将多层复合膜的上层金属并联，将多层复合膜的下层金属并联。
9.一种三维固态电容器的制造方法，其特征在于，包括：
在硅衬底的埋层上形成一个支撑体，所述支撑体包括由两种半导体材料交错堆叠而成的叠层结构；
通过干法各向异性刻蚀工艺在支撑体上竖向刻蚀出多个深槽，直至露出所述埋层；
在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
在所述支撑体的外表面沉积复合膜，所述复合膜包括下层金属、高介电常数材料、上层金属；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉复合膜的上层金属和高介电常数材料，从而使上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
10.如权利要求9所述的制造方法，其特征在于，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、SiGe、GeSn或SiC的任意两种。
11.如权利要求9所述的制造方法，其特征在于，所述支撑体是在所述埋层上通过外延工艺或原子层沉积工艺生长所述两种半导体材料获得的。
12.如权利要求9所述的制造方法，其特征在于，所述干法选择性各向同性刻蚀工艺中，采用等离子体刻蚀机，用的是CF4、O2和He混合气体，CF4、O2和He的总流量为100–1000sccm。
13.如权利要求12所述的制造方法，其特征在于，所述两种半导体材料是SiGe和Si，在所述干法选择性各向同性刻蚀工艺下，SiGe和Si的刻蚀速率比大于10:1。
14.如权利要求9所述的制造方法，其特征在于，所述制造方法还包括：
在所述复合膜的外表面涂覆聚合材料，使其充满所述支撑体的深槽和覆盖所述支撑体的上表面；
通过光刻工艺，在所述聚合材料上表面光刻出引线槽，并在所述引线槽中淀积金属，使上层金属和下层金属通过所述淀积金属引出；
去除所述硅衬底和所述埋层，并在所述支撑体的下部涂覆聚合材料，得到柔性电容器。
15.如权利要求9所述的制造方法，其特征在于，所述沉积复合膜为沉积多层复合膜；
通过刻蚀工艺，在所述支撑体表面上刻蚀掉多层复合膜的上层金属和高介电常数材料和下层金属，从而使每层复合膜内部的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
16.如权利要求15所述的制造方法，其特征在于，所述制造方法还包括：
通过光刻工艺，在所述多层复合膜表面光刻出引线槽，并在所述引线槽中淀积金属，使多层复合膜的上层金属和下层金属通过所述淀积金属引出；
将多层复合膜的上层金属并联，将多层复合膜的下层金属并联。
17.一种三维固态电容器，其特征在于，所述电容器包括由两种半导体材料交错堆叠而成的支撑体、复合膜和电极引出结构；
所述支撑体包括通过干法各向异性刻蚀工艺在支撑体上刻蚀出的多个深槽，及在所述多个深槽中，通过干法选择性各向同性刻蚀工艺，选择性横向刻蚀所述支撑体中的一种半导体材料层，以形成立体侧壁及表面都是深槽的结构，所述两种半导体材料的刻蚀速率不同；
所述复合膜包括下层金属、高介电常数材料、上层金属，所述复合膜在所述支撑体的外表面附着；
所述电极引出结构，为在所述复合膜上的上层金属、高介电常数材料、下层金属形成自上而下的台阶，避免所述上层金属和下层金属在引出时短路。
18.如权利要求17所述的电容器，其特征在于，所述两种半导体材料为：两四价的半导体材料，为C、Si、Ge、Sn、SiGe、GeSn或SiC的任意两种。
19.如权利要求17所述的电容器，其特征在于，所述两种半导体材料的厚度范围均是3nm-100nm；所述支撑体包含2-200层堆叠结构,其中，一种所述半导体材料占一层。
20.如权利要求17所述的电容器，其特征在于，在所述干法选择性刻蚀工艺下，所述两种半导体材料是SiGe和Si，SiGe和Si的刻蚀速率比大于10:1。
21.如权利要求17所述的电容器，其特征在于，所述电容器还包括聚合材料，填充在所述支撑体的深槽中和所处支撑体的外表面。
22.一种电子设备，包括由权利要求17～21中的任一项所述电容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910380546.7A CN110164851B (zh) | 2019-05-08 | 2019-05-08 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910380546.7A CN110164851B (zh) | 2019-05-08 | 2019-05-08 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110164851A CN110164851A (zh) | 2019-08-23 |
| CN110164851B true CN110164851B (zh) | 2020-10-27 |
Family
ID=67633744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910380546.7A Active CN110164851B (zh) | 2019-05-08 | 2019-05-08 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110164851B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113748527B (zh) * | 2020-03-31 | 2024-01-23 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| WO2021196018A1 (zh) * | 2020-03-31 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| KR20220010874A (ko) * | 2020-07-20 | 2022-01-27 | 에스케이하이닉스 주식회사 | 3차원 메모리 장치 및 그 제조방법 |
| CN117715407A (zh) * | 2022-09-06 | 2024-03-15 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050116276A1 (en) * | 2003-11-28 | 2005-06-02 | Jing-Horng Gau | Metal-insulator-metal (MIM) capacitor and fabrication method for making the same |
| US7666737B2 (en) * | 2006-12-18 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a metal-insulator-metal capacitor |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN208142182U (zh) * | 2018-05-17 | 2018-11-23 | 长鑫存储技术有限公司 | 柱状电容器阵列结构 |
-
2019
- 2019-05-08 CN CN201910380546.7A patent/CN110164851B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110164851A (zh) | 2019-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110164851B (zh) | 三维固态电容器的制造方法、三维固态电容器及电子设备 | |
| CN107996001B (zh) | 用于存储器结构中的控制栅电极的含钴导电层 | |
| US10050320B2 (en) | Integrated circuit with shared electrode energy storage devices | |
| CN108735719B (zh) | 电容器及制造该电容器的方法 | |
| US6980413B1 (en) | Thin film multi-layered ceramic capacitor and method of manufacturing the same | |
| US10811193B2 (en) | Capacitor component | |
| CN107967995A (zh) | 电容器装置及其制造方法 | |
| EP3627558A1 (en) | Double-sided capacitor and manufacturing method therefor | |
| US10468201B2 (en) | Integrated super-capacitor | |
| EP3780044B1 (en) | Capacitor and manufacturing method therefor | |
| US11063113B2 (en) | Capacitor and method for fabricating the same | |
| CN115172338A (zh) | 一种图案化衬底、一种电容器 | |
| US11462609B2 (en) | Capacitor and manufacturing method therefor | |
| CN113748527B (zh) | 电容器及其制作方法 | |
| US20210005707A1 (en) | Capacitor and manufacturing method therefor | |
| CN110770926A (zh) | 用于3d mim电容封装处理的方法和设备 | |
| EP3758067B1 (en) | Capacitor and manufacturing method therefor | |
| US11239308B2 (en) | Capacitor and method for producing capacitor | |
| CN112908992B (zh) | 三维集成结构及其制造方法 | |
| CN113130444B (zh) | 一种半导体结构及其形成方法 | |
| CN102446709A (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN211929311U (zh) | 电容器 | |
| CN110998856B (zh) | 电容器及其制作方法 | |
| WO2021196018A1 (zh) | 电容器及其制作方法 | |
| JP7353211B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |